一种阵列基板和显示装置制造方法
【专利摘要】本实用新型提供了一种阵列基板和显示装置，用以减小不同像素单元之间公共电极层的电压差异，同时增大像素的开口率。阵列基板包括：衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极层，所述薄膜晶体管包括栅极、第一绝缘层、源极、漏极和有源层，所述阵列基板还包括：设置在像素单元的非显示区域的具有导电性能的黑矩阵，所述黑矩阵与所述公共电极层电连接；以及，用于将所述黑矩阵以及公共电极层与所述薄膜晶体管绝缘的第二绝缘层，所述第二绝缘层的覆盖区域与所述黑矩阵和所述公共电极层的覆盖区域重叠。
【专利说明】一种阵列基板和显示装置
【技术领域】
[0001]本实用新型涉及液晶显示【技术领域】，尤其涉及一种阵列基板和显示装置。
【背景技术】
[0002]薄膜晶体管液晶显不器(ThinFilm Transistor Liquid Crystal Display,TFT-LCD)具有体积小、功耗低、无辐射等特点，近年来得到了迅速地发展，在当前的平板显示器市场中占据了主导地位。TFT-LCD在各种大中小尺寸的产品上得到了广泛的应用，几乎涵盖了当今信息社会的主要电子产品，如液晶电视、高清晰度数字电视、电脑、手机、车载显示、投影显示、摄像机、数码相机、电子手表、计算器、电子仪器、仪表、公共显示和虚幻显示
坐寸。
[0003]TFT-1XD由液晶显示面板、驱动电路以及背光模组组成，液晶显示面板是TFT-1XD的重要部分。液晶显示面板是通过在阵列基板和彩膜基板之间注入液晶，四周用封框胶密封，然后在阵列基板和彩膜基板上分别贴敷偏振方向相互垂直的偏振片等过程形成的。其中所述阵列基板上形成有矩阵式排列的薄膜晶体管、像素电极和周边电路。彩膜基板(Color Filter, CF，)由红(R)、绿(G)、蓝⑶三原色树脂构成像素，并形成有透明的公共电极。
[0004]为了遮挡透光区域的光线，现有技术的液晶面板均在彩膜基板上设置有黑矩阵。在设计中，黑矩阵的宽度为漏光区域的宽度与对盒精度误差之和，但由于对盒精度误差较大，造成设置在彩膜基板上的黑矩阵的宽度dl —般比较大，导致TFT-1XD存在开口率低和显不売度低等缺陷。
[0005]同时，为了减少像素间公共电极的电压差异，对于多维电场型TFT-1XD，目前有设计如下图1所示，图1为现有技术中为减小公共电极层电阻的显示面板的剖面结构图，使透明导电的公共电极层20直接置于与栅极10同层的金属层11之上，这样由于与栅极10同层设置的金属层11所用材料一般为铬(0)、钨(胃)、钛(11)、(了&)、化0)、(41)、((:11)等金属及其合金，公共电极层20 —般为氧化铟锡，氧化铟锌，氧化铝锌等，前者的电阻率比后者的电阻率小很多，因而两者并联后的总电阻比公共电极层的电阻要小很多，可有效降低公共电极层的电阻值，从而减少像素间公共电极的电压差异。但是由于与所述栅极10同层的金属层11为非透明金属，因此会对像素的开口率造成很大的损耗。
[0006]参见图1和图2，其中图2为图1所示的显示面板的平面结构示意图。结合图1和图2，可以看出所述显示面板包括:TFT阵列基板，彩膜基板，以及设置在所述阵列基板和所述彩膜基板之间的液晶层(未图示)，其中所述阵列基板包括:栅极10，与所述栅极10同层设置且同材质的金属层11和栅线12，透明导电的公共电极层20，且所述公共电极层20覆盖所述金属层11 ;第一绝缘层30，有源层40，数据线层50(具体包括:数据线501，源极502和漏极503)，以及像素电极层60 ;其中，所述栅极10、第一绝缘层30，有源层40，数据线层50组成了一薄膜晶体管，栅线12用于向薄膜晶体管提供开启信号，数据线501用于向像素电极60提供数据信号；其中像素电极60也为一透明导电层，与数据线层50同层设置，且与所述漏极503电连接。为了使得公共电极层20与像素电极60之间的电场能作用到介于阵列基板与彩膜基板之间的液晶上，像素电极60 —般设计为平面挖空结构，如图3所示。另外在工艺上可以先经过构图工艺形成数据线层50后再形成像素电极层60，也可以先经过构图工艺形成像素电极层60后再形成数据线层50，这里所说的构图工艺主要包括成膜，曝光和刻蚀等过程。
[0007]所述阵列基板还包括设置在所述薄膜晶体管和像素电极60上方的保护层70，所述保护层70用于保护薄膜晶体管不被腐蚀。所述显示面板还包括设置在所述彩膜基板200上的黑矩阵80，所述黑矩阵80用于遮挡漏光区域。虚线AA’与虚线BB’所界定的区域为薄膜晶体管区域(或称为像素单元的非显示区域，简称为非显示区域)，虚线BB’与虚线CC’所界定区域为像素单元的显示区域(简称为显示区域)。
[0008]现有技术中，由于所述金属层11与栅极10同层设置且采用相同的制作材料，所用材料一般为Cr、W、T1、Ta、Mo、Al、Cu等金属及其合金，使得金属层11与公共电极层20并联后能在一定程度上降低公共电极层20的电阻，但是由于介于彩膜基板上的黑矩阵80的宽度dl的限制，且为了防止金属层11与栅极10发生短路，所述金属层11和栅极10之间的间隔约为5微米(um)，所以所述金属层11的宽度d2非常有限，因而对降低公共电极层20的电阻效果不是非常明显，但是，通过增大d2长度来减小公共电极层20的电阻的方式则会导致d2进入到BB’ -CC’内部，导致像素开口率降低。
实用新型内容
[0009]本实用新型实施例提供了一种阵列基板和显示面板，用以减小不同像素单元之间公共电极层的电压差异，同时增大像素的开口率。
[0010]本实用新型实施例提供的阵列基板包括:衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极层，所述薄膜晶体管包括栅极、第一绝缘层、有源层、源极和漏极，所述阵列基板还包括:
[0011]设置在像素单元的非显示区域的具有导电性能的黑矩阵，所述黑矩阵与所述公共电极层电连接；以及，
[0012]用于将所述黑矩阵以及公共电极层与所述薄膜晶体管绝缘的第二绝缘层，所述第二绝缘层的覆盖区域与所述黑矩阵和所述公共电极层的覆盖区域重叠。
[0013]所述阵列基板中，设置有导电的黑矩阵，所述黑矩阵和公共电极层电连接，电连接部分的黑矩阵的电阻与公共电极层的电阻并联，使得并联后的总电阻小于所述公共电极层的电阻，有效的降低了公共电极层的电阻值，从而减少不同像素单元之间公共电极层的电压差异；同时，由于所述黑矩阵设置在阵列基板上，不需要考虑对盒精度误差，并且，该阵列基板中设置有第二绝缘层层，用于将所述栅极与所述黑矩阵和公共电极绝缘，所以不需要在公共电极与栅极之间设置较大的间隔距离，因此所述阵列基板中的黑矩阵的宽度较现有技术中黑矩阵的宽度变小，有利于提高像素单元的开口率。
[0014]较佳的，所述黑矩阵设置在薄膜晶体管与衬底基板之间，所述第二绝缘层设置在薄膜晶体管与黑矩阵之间，可有效阻挡背光源的光照射到有源层，有利于减小了薄膜晶体管中的暗电流。此外，所述黑矩阵还可以设置在薄膜晶体管的上方，所述第二绝缘层设置在所述黑矩阵与所述薄膜晶体管之间。
[0015]较佳的，所述黑矩阵的材料为非透明金属材料；所述非透明金属材料制作的黑矩阵可以同时具有导电功能和遮光功能，且金属材料的电阻远小于用于制作公共电极层的透明导电材料的电阻，二者并联后，使得并联后的并联电阻远小于所述公共电极层的电阻，可有效的降低由公共电极层的电阻值所引起的电压差异。
[0016]较佳的，所述黑矩阵位于所述公共电极层的上方，或者所述黑矩阵位于所述公共电极层的下方，使得所述黑矩阵和所述公共电极层电连接。
[0017]较佳的，所述黑矩阵与所述公共电极层的电连接部分的覆盖区域与所述栅极的覆盖区域不重叠，用于防止所述公共电极层与栅极之间形成耦合电容，以免对薄膜晶体管的性能造成影响。
[0018]较佳的，所述阵列基板还包括钝化层，所述钝化层设置在所述薄膜晶体管所在层的上方，覆盖所述薄膜晶体管和像素电极的上方区域，所述钝化层主要用于保护薄膜晶体管不被腐蚀。
[0019]较佳的，在所述第二绝缘层上依次形成有所述栅极、所述第一绝缘层、所述有源层、所述源极和漏极及所述像素电极；
[0020]或者，在所述第二绝缘层上依次形成有所述源极和漏极及所述像素电极、所述有源层、所述第一绝缘层、所述栅极；
[0021]所述阵列基板中同层设置源极、漏极和像素电极，使得所述漏极和像素电极直接电连接，有利于减少制作工艺。
[0022]本实用新型实施例提供了一种显示装置，所述显示装置包括上述的阵列基板。
【专利附图】
【附图说明】
[0023]图1为现有技术中的一种显示面板的剖面结构示意图；
[0024]图2为图1所示显示面板的平面结构示意图；
[0025]图3为像素电极的平面结构图；
[0026]图4为本实用新型实施例一提供的一种阵列基板的剖面结构示意图；
[0027]图5为图4所示的阵列基板的平面结构示意图；
[0028]图6为本实用新型实施例二提供的一种阵列基板的剖面结构示意图；
[0029]图7为本实用新型实施例三提供的一种阵列基板的剖面结构示意图；
[0030]图8为本实用新型实施例四提供的一种阵列基板的剖面结构示意图；
[0031]图9为完成黑矩阵和公共电极层制作的阵列基板的剖面结构示意图；
[0032]图10为完成第二绝缘层制作的阵列基板的剖面结构示意图；
[0033]图11为完成薄膜晶体管制作的阵列基板的剖面结构示意图；
[0034]图12为完成像素电极制作的阵列基板的剖面结构示意图；
[0035]图13为在制备实施例二提供的阵列基板的过程中，完成黑矩阵和公共电极层制作后的阵列基板的剖面结构示意图。
【具体实施方式】
[0036]本实用新型实施例提供了一种阵列基板和显示面板，用以减小不同像素单元之间公共电极层的电压差异，同时增大像素的开口率。
[0037]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0038]本实用新型实施例一提供了一种阵列基板，参见图4和图5，其中图4为本实用新型实施例一提供的阵列基板的剖面结构示意图，图5为图4所示阵列基板的平面结构示意图。结合图4和图5，可以看出所述阵列基板包括:衬底基板1001、黑矩阵80、公共电极层20、第二绝缘层90、栅极10、栅线12、第一绝缘层30、有源层40、数据线层50 (具体包括:数据线501、源极502、漏极503)和像素电极60 ；
[0039]具体的，所述黑矩阵80位于所述衬底基板1001的上方，所述黑矩阵的材料为非透明金属材料，所述采用非透明金属材料制作的黑矩阵可以同时具有导电功能和遮光功能，且金属材料的电阻远小于用于利用其它非透明导电材料的电阻。
[0040]所述黑矩阵80的宽度为d3，其覆盖每一像素单元的非显示区域，用于防止非显示区域内光的透过；由于所述黑矩阵80设置在阵列基板上，因此在设计黑矩阵80时，不需要考虑对盒精度误差，有利于减小黑矩阵的尺寸，提高像素的开口率；
[0041]此外，所述黑矩阵80还能够遮住有源层40的沟道区域，使得照射到有源层40的光全部被遮住，进而降低有源层的漏电流。
[0042]所述公共电极层20位于所述黑矩阵80所在层的上方，且与所述黑矩阵80电连接，所述公共电极层20的材料一般为氧化铟锡、氧化铟锌或氧化铝锌等透明氧化物。
[0043]所述黑矩阵80与所述公共电极层20的电连接部分的宽度为d4，所述电连接部分的覆盖区域与所述栅极10的覆盖区域不重叠，用于防止所述公共电极层20与栅极10之间形成耦合电容，以免影响薄膜晶体管的性能。本文中所指的覆盖区域是指相关结构(例如所述黑矩阵与所述公共电极层的电连接部分或栅极)在衬底基板上的投影区域。
[0044]在所述黑矩阵80与所述公共电极层20的电连接部分，电连接部分的黑矩阵的电阻与所述公共电极层20的电阻并联，由于所述电连接部分的电阻值远小于所述公共电极层20的电阻，因此，并联后的总电阻的阻值远小于所述公共电极层20的阻值，进而使得由公共电极层20的电阻所引起的电压差异减小。
[0045]所述第二绝缘层90，设置在所述公共电极层20所在层与所述栅极10和栅线12所在层之间，所述第二绝缘层的覆盖区域与所述黑矩阵和所述公共电极层的覆盖区域重叠，即所述第二绝缘层覆盖所述黑矩阵80与所述公共电极层20的上方区域，用于将所述薄膜晶体管的栅极10与所述黑矩阵80和所述公共电极层20绝缘。因此，在该阵列基板中，不需要考虑公共电极层20与栅线10之间的间隔距离。有利于进一步减小黑矩阵的尺寸，提高像素的开口率。
[0046]所述栅极10与栅线12同层设置，均位于所述第一绝缘层30和第二绝缘层90之间，且所述栅极10与所述栅线12采用相同的制作材料，所用制作材料一般为Cr、W、T1、Ta、Mo、Al、Cu等非透明金属及其合金。
[0047]所述第一绝缘层30位于所述栅极10与栅线12的上方，覆盖所述栅极10和栅线12的上方区域；本实施例中，所述第一绝缘层30的制作材料为光刻胶，其厚度约为20000埃米，同时，所述第一绝缘层30还可以用其它的绝缘层材料，且厚度应根据实际需要来确定。
[0048]所述有源层40位于所述第一绝缘层30的上方；
[0049]所述数据线501、源极502和漏极503同层设置，位于所述有源层40所在层的上方，且采用相同的材料制作；
[0050]所述数据线501与所述源极502电连接，且与栅线12交叉设置；
[0051]所述源极502和漏极503位于所述有源层40上方的相对两侧。
[0052]所述像素电极60与所述数据线501、源极502、漏极503同层设置，且所述像素电极60与所述漏极503电连接，所述像素电极一般采用氧化铟锡、氧化铟锌或氧化铝锌等透明氧化物材料制作，所述像素电极为狭缝状。
[0053]所述阵列基板还包括位于所述数据线501、源极502和漏极503上方的钝化层70，所述钝化层70用于保护薄膜晶体管不被腐蚀；所述钝化层70采用氮化硅或氧化硅等透明绝缘材料形成。
[0054]为了更好的解释本设计方案对薄膜晶体管像素的开口率及栅线和数据线的影响，现以图2所示的显示面板中的像素单元和图5所示的阵列基板中的像素单元为例进行说明:
[0055]图2为现有技术中设计的显示面板中的像素单元结构示意图，具体各层薄膜的材质和膜厚数据请参见表1 ;`[0056]表1现有技术中各层薄膜的材质和膜厚数据
[0057]
【权利要求】
1.一种阵列基板，所述阵列基板包括衬底基板、在所述衬底基板上交叉布置的栅线、数据线以及由所述栅线和数据线划分出的呈矩阵排列的像素单元，所述像素单元内设置有薄膜晶体管、像素电极和公共电极层，所述薄膜晶体管包括栅极、第一绝缘层、有源层、源极和漏极，其特征在于，所述阵列基板还包括:设置在像素单元的非显示区域的具有导电性能的黑矩阵，所述黑矩阵与所述公共电极层电连接；以及，用于将所述黑矩阵以及公共电极层与所述薄膜晶体管绝缘的第二绝缘层，所述第二绝缘层的覆盖区域与所述黑矩阵和所述公共电极层的覆盖区域重叠。
2.如权利要求1所述的阵列基板，其特征在于，所述黑矩阵设置在所述薄膜晶体管与所述衬底基板之间，所述第二绝缘层设置在所述薄膜晶体管与所述黑矩阵之间。
3.如权利要求1所述的阵列基板，其特征在于，所述黑矩阵设置在所述薄膜晶体管的上方，所述第二绝缘层设置在所述黑矩阵与所述薄膜晶体管之间。
4.如权利要求2所述的阵列基板，其特征在于，所述黑矩阵的材料为非透明金属材料。
5.如权利要求2所述的阵列基板，其特征在于，所述黑矩阵位于所述公共电极层的上方，或者所述黑矩阵位于所述公共电极层的下方。
6.如权利要求2所述的阵列基板，其特征在于，所述黑矩阵与所述公共电极层的电连接部分的覆盖区域与所述栅极的覆盖区域不重叠。
7.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括钝化层，所述钝化层设置在所述薄膜晶体管所在层的上方，覆盖所述薄膜晶体管和像素电极的上方区域。
8.如权利要求7所述的阵列基板，其特征在于，在所述第二绝缘层上依次形成有所述栅极、所述第一绝缘层、所述有源层、所述源极和漏极及所述像素电极。
9.如权利要求7所述的阵列基板，其特征在于，在所述第二绝缘层上依次形成有所述源极和漏极及所述像素电极、所述有源层、所述第一绝缘层、所述栅极。
10.一种显示装置，其特征在于，所述显示装置包括权利要求1?9任一所述的阵列基板。
【文档编号】G02F1/1368GK203480179SQ201320531218
【公开日】2014年3月12日 申请日期:2013年8月28日 优先权日:2013年8月28日
【发明者】姜清华, 秦锋, 李小和, 刘永, 邵贤杰 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司