一种阵列基板及显示装置制造方法
【专利摘要】本发明公开了一种阵列基板及显示装置，阵列基板包括：衬底基板，以及位于衬底基板上多个薄膜晶体管和与薄膜晶体管一一对应的多个像素电极；由于每个薄膜晶体管在衬底基板的正投影完全位于对应的像素电极在衬底基板的正投影内，这样，数据线上加载的灰阶信号通过薄膜晶体管对像素电极充电时，可以从像素电极的内部向周围进行充电，可以实现对像素电极的快速充电，从而可以提高对像素电极的充电效率，进而可以提高平板显示器的响应速度。
【专利说明】—种阵列基板及显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002]随着显示技术的不断发展，发光二极管(Light Emitting D1de, LED)、有机发光二极管(Organic Light Emitting D1de, OLED)、等离子显不器(Plasma DisplayPanel, PDP)及液晶显示器(Liquid Crystal Display, LCD)等平板显示器发展迅速。
[0003]现有的平板显示器中的阵列基板，如图1所示，包括:衬底基板，以及位于衬底基板上的栅线101、数据线102、薄膜晶体管(Thin Film Transistor, TFT) 103和像素电极104 ;薄膜晶体管103—般包括栅极105、有源层106、源极107以及漏极108，其中，栅极105与栅线101相连，源极107与数据线102相连，漏极108与像素电极104相连。以N型TFT为例，在栅线输入高电位的扫描信号时，与栅线连接的TFT处于开启状态，数据线加载的灰阶信号通过TFT施加到像素电极上，对像素电极进行充电。
[0004]在现有的阵列基板中，由于TFT中仅部分漏极与像素电极相互交叠，这样，使得数据线加载的灰阶信号通过TFT对像素电极充电时，只能从像素电极的边缘中的一点，即像素电极与TFT中的漏极电性连接的位置，开始对像素电极进行充电，这样，会导致对像素电极的充电效率较低，从而影响平板显示器的响应速度。
[0005]因此，如何提高对像素电极的充电效率，是本领域技术人员亟需解决的技术问题。
【发明内容】
[0006]有鉴于此，本发明实施例提供了一种阵列基板及显示装置，用以提高对像素电极的充电效率。
[0007]因此，本发明实施例提供了一种阵列基板，包括:衬底基板，以及位于所述衬底基板上交叉而置的栅线和数据线、多个薄膜晶体管和与所述薄膜晶体管一一对应的多个像素电极；其中，每个所述薄膜晶体管包括相互绝缘的栅极和有源层，以及与所述有源层分别电性连接的源极和漏极；
[0008]每个所述薄膜晶体管在所述衬底基板的正投影完全位于对应的所述像素电极在所述衬底基板的正投影内。
[0009]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，每个所述薄膜晶体管在所述衬底基板的正投影位于对应的像素电极在所述衬底基板的正投影的中心。
[0010]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，每个所述薄膜晶体管在所述衬底基板的正投影覆盖所述栅线和所述数据线的交叠区域。
[0011]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述栅线和所述数据线的交叠区域在所述衬底基板的正投影，位于各所述薄膜晶体管在所述衬底基板的正投影的中心；每个所述像素电极由呈两行两列排布的形状相同且面积相等的四个分离的像素子电极组成，每个所述像素电极中的四个像素子电极均与对应的薄膜晶体管中的漏极电性连接；
[0012]每个所述像素电极中两列像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的源极电性连接的数据线在所述衬底基板的正投影的两侧；每个所述像素电极中两行像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的栅极电性连接的栅线在所述衬底基板的正投影的两侧。
[0013]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在每个所述薄膜晶体管中，所述源极包围所述漏极，使所述源极和所述漏极之间形成闭合的沟道。
[0014]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，所述漏极在所述衬底基板的正投影的形状为圆形，所述沟道在所述衬底基板的正投影的形状为圆环形。
[0015]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在每个所述薄膜晶体管中，所述源极和所述漏极均位于所述有源层的上方，所述栅极位于所述有源层的下方；
[0016]每个所述像素电极位于对应的薄膜晶体管中的源极和漏极的上方。
[0017]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，在每个所述薄膜晶体管中，所述源极和所述漏极均位于所述有源层的上方，所述栅极位于所述源极和所述漏极的上方；
[0018]每个所述像素电极位于对应的薄膜晶体管中的栅极的上方，且与对应的薄膜晶体管中的栅极相互绝缘。
[0019]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括:位于各所述薄膜晶体管中的源极和漏极所在膜层与各所述像素电极所在膜层之间的钝化层；
[0020]每个所述像素电极通过所述钝化层中的过孔与对应的薄膜晶体管中的漏极电性连接。
[0021]在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括:部分填充于所述过孔内的隔垫物。
[0022]本发明实施例还提供了一种显示装置，包括:本发明实施例提供的上述阵列基板。
[0023]本发明实施例提供的上述阵列基板及显示装置，阵列基板包括:衬底基板，以及位于衬底基板上的多个薄膜晶体管和与薄膜晶体管一一对应的多个像素电极；由于每个薄膜晶体管在衬底基板的正投影完全位于对应的像素电极在衬底基板的正投影内，这样，数据线上加载的灰阶信号通过薄膜晶体管对像素电极充电时，可以从像素电极的内部向周围进行充电，可以实现对像素电极的快速充电，从而可以提高对像素电极的充电效率，进而可以提闻平板显不器的响应速度。
【专利附图】
【附图说明】
[0024]图1为现有的阵列基板的结构不意图；
[0025]图2-图7分别为本发明实施例提供的阵列基板的结构示意图之一；
[0026]图8a为图6沿AA方向的剖视图；
[0027]图Sb为本发明实施例提供的阵列基板的结构示意图之二 ；
[0028]图9a_图9d分别为图6所示的阵列基板的制备方法在执行各步骤后的结构示意图；
[0029]图1Oa-图1Oe分别为图8a所示的阵列基板的制备方法在执行各步骤后的结构示意图。
【具体实施方式】
[0030]下面结合附图，对本发明实施例提供的阵列基板及显示装置的【具体实施方式】进行详细地说明。
[0031]附图中各膜层的形状和厚度不反映阵列基板的真实比例，目的只是示意说明本
【发明内容】
。
[0032]本发明实施例提供的一种阵列基板，如图2所示，包括:衬底基板，以及位于衬底基板上交叉而置的栅线I和数据线2 (图2以栅线和数据线相互垂直为例)、多个薄膜晶体管3和与薄膜晶体管3 —一对应的多个像素电极4(图2以其中一个薄膜晶体管和对应的像素电极为例)；其中，每个薄膜晶体管3包括相互绝缘的栅极5和有源层6，以及与有源层6分别电性连接的源极7和漏极8 ；
[0033]每个薄膜晶体管3在衬底基板的正投影完全位于对应的像素电极4在衬底基板的正投影内。
[0034]本发明实施例提供的上述阵列基板，由于每个薄膜晶体管3在衬底基板的正投影完全位于对应的像素电极4在衬底基板的正投影内，这样，数据线2上加载的灰阶信号通过薄膜晶体管3对像素电极4充电时，可以从像素电极4的内部向周围进行充电，可以实现对像素电极4的快速充电，从而可以提高对像素电极4的充电效率，进而可以提高平板显示器的响应速度。
[0035]在具体实施时，在本发明实施例提供的上述阵列基板中，如图3所示，每个薄膜晶体管3在衬底基板的正投影位于对应的像素电极4在衬底基板的正投影的中心，这样，数据线2上加载的灰阶信号通过薄膜晶体管3对像素电极4充电时，可以从像素电极4的中心向周围进行充电，可以实现对像素电极4更加均匀地充电，从而可以进一步地提高对像素电极4的充电效率，进而使具有本发明实施例提供的上述阵列基板的平板显示器具有更快的响应速度。
[0036]在具体实施时，在本发明实施例提供的上述阵列基板中，如图4所示，每个薄膜晶体管3在衬底基板的正投影位于对应的像素电极4在衬底基板的正投影的中心，每个薄膜晶体管3在衬底基板的正投影覆盖栅线I和数据线2的交叠区域，与现有的阵列基板中薄膜晶体管与栅线和数据线的交叠区域互不重叠的情况相比，具有本发明实施例提供的上述阵列基板的平板显示器可以具有更高的开口率。
[0037]在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，每个薄膜晶体管3在衬底基板的正投影位于对应的像素电极4在衬底基板的正投影的中心，栅线I和数据线2的交叠区域在衬底基板的正投影位于各薄膜晶体管3在衬底基板的正投影的中心，因此，栅线I和数据线2的交叠区域在衬底基板的正投影位于对应的像素电极4在衬底基板的正投影的中心；每个像素电极4由呈两行两列排布的形状相同且面积相等的四个分离的像素子电极组成，每个像素电极4中的四个像素子电极均与对应的薄膜晶体管3中的漏极8电性连接；并且，每个像素电极4中两列像素子电极在衬底基板的正投影，位于与对应的薄膜晶体管3中的源极7电性连接的数据线2在衬底基板的正投影的两侧；每个像素电极4中两行像素子电极在衬底基板的正投影，位于与对应的薄膜晶体管3中的栅极5电性连接的栅线I在衬底基板的正投影的两侧；这样，每个薄膜晶体管3在衬底基板的正投影位于对应的四个像素子电极在衬底基板的正投影的中心，数据线2上加载的灰阶信号通过薄膜晶体管3对对应的四个像素子电极进行充电时，可以实现对对应的四个像素子电极均匀地充电，从而提高对像素电极4的充电效率，进而使具有本发明实施例提供的上述阵列基板的平板显示器具有更快的响应速度。
[0038]当然，在具体实施时，在本发明实施例提供的上述阵列基板中，每个像素电极4的结构并非局限于如图2-图4所示的面状电极，也不局限于如图5所示分为四个像素子电极，每个像素电极4还可以分为更多个像素子电极，在此不做限定。并且，每个像素电极4的形状并非局限于如图2-图4所示的矩形，还可以为其他形状，在此不做限定。
[0039]在具体实施时，在本发明实施例提供的上述阵列基板中，如图6所示，在每个薄膜晶体管3中，源极7包围漏极8，使源极7和漏极8之间形成闭合的沟道9，这样，可以在不影响平板显示器的开口率的前提下增大每个薄膜晶体管3中沟道9的宽长比，从而可以增大对像素电极4的充电电流，进而可以进一步地提高对像素电极4的充电效率，使得具有本发明实施例提供的上述阵列基板的平板显示器具有更快的响应速度。
[0040]较佳地，在本发明实施例提供的上述阵列基板中，如图6所示，漏极8在衬底基板的正投影的形状为圆形，沟道9在衬底基板的正投影的形状为圆环形，这样，可以使每个薄膜晶体管3中沟道9的宽长比最大，从而使得对像素电极4的充电电流最大，进而可以最大程度地提高对像素电极4的充电效率，使得具有本发明实施例提供的上述阵列基板的平板显示器具有更快的响应速度。图7为四个如图6所示结构的薄膜晶体管3和对应的像素电极4的结构示意图。
[0041]当然，在具体实施时，在本发明实施例提供的上述阵列基板中，每个薄膜晶体管3中的漏极8在衬底基板的正投影的形状也可以为其他形状，例如:多边形等；每个薄膜晶体管3中的沟道9在衬底基板的正投影的形状也可以为其他闭合的形状，在此不做限定。
[0042]在具体实施时，在本发明实施例提供的上述阵列基板中，每个薄膜晶体管3具体可以为底栅型结构；或者，也可以为顶栅型结构，在此不做限定。
[0043]具体地，在本发明实施例提供的上述阵列基板中的薄膜晶体管3为底栅型结构时，如图8a所示，图8a为图6沿AA方向的剖视图，在每个薄膜晶体管3中，源极7和漏极8均位于有源层6的上方，栅极5位于有源层6的下方；每个像素电极4位于对应的薄膜晶体管3中的源极7和漏极8的上方。
[0044]具体地，在本发明实施例提供的上述阵列基板中的薄膜晶体管3为顶栅型结构时，如图8b所示，在每个薄膜晶体管3中，源极7和漏极8均位于有源层6的上方，栅极5位于源极7和漏极8的上方；每个像素电极4位于对应的薄膜晶体管3中的栅极5的上方，且与对应的薄膜晶体管3中的栅极5相互绝缘。其中，栅极5通过第一钝化层10与源极7和漏极8相互绝缘，像素电极4通过第二钝化层11与栅极5相互绝缘。
[0045]并且，在本发明实施例提供的上述阵列基板中，如图8a和图Sb所示，还可以包括:位于各薄膜晶体管3中的源极7和漏极8所在膜层与各像素电极4所在膜层之间的钝化层12(图Sb所示的第一钝化层10和第二钝化层11);每个像素电极4通过钝化层12中的过孔与对应的薄膜晶体管3中的漏极8电性连接。在每个像素电极4由分离的四个像素子电极组成时，每个像素电极4中的四个像素子电极均通过钝化层12中的过孔与对应的薄膜晶体管3中的漏极8电性连接。
[0046]此外，在本发明实施例提供的上述阵列基板中，如图8a和图Sb所示，还可以包括:部分填充于过孔内的隔垫物13，即隔垫物13的高度大于过孔的深度，并且，隔垫物13可以与过孔一一对应，或者，也可以在部分过孔内设置隔垫物13，在此不做限定；这样，钝化层12中的过孔还可以对隔垫物13起到一定的固定作用，在具有本发明实施例提供的上述阵列基板的平板显示器受到外部压力的作用时，可以防止隔垫物13滑动而使平板显示器出现显示不良等问题，从而可以提高平板显示器的抗压性能。
[0047]需要说明的是，在本发明实施例提供的上述阵列基板中，如图8a和图Sb所示，源极7和漏极8均位于有源层6的上方，为了避免在对源极7和漏极8进行构图工艺过程中，对位于源极7和漏极8下方的氧化物有源层6造成损坏，该阵列基板还可以包括:位于源极7和漏极8所在膜层与有源层6所在膜层之间的刻蚀阻挡层。
[0048]下面以制备如图6和图8a所示的阵列基板为例，对上述阵列基板的制备过程进行详细地说明，具体制备过程包括以下几个步骤:
[0049](I)、在衬底基板上形成栅极5和栅线I的图形，如图9a和图1Oa所示；
[0050](2)、在形成有栅极5和栅线I的衬底基板上沉积栅极绝缘层，如图1Ob所示；
[0051](3)、在栅极绝缘层上形成有源层6的图形，如图9b和图1Oc所示；
[0052](4)、通过一次构图工艺在形成有有源层6的衬底基板上形成源极7、漏极8和数据线2的图形，其中，源极7和漏极8之间形成圆环形的沟道9，如图9c和图1Od所示；
[0053](5)、在形成有源极7、漏极8和数据线2的衬底基板上沉积钝化层12，在漏极8上方的钝化层12中形成过孔，如图9d和图1Oe所示；
[0054](6)、在钝化层12上形成由四个像素子电极组成的像素电极4，该四个像素子电极均通过钝化层12中的过孔与漏极8电性连接，如图6和图8a所示。
[0055]基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
[0056]本发明实施例提供的一种阵列基板及显示装置，阵列基板包括:衬底基板，以及位于衬底基板上的多个薄膜晶体管和与薄膜晶体管一一对应的多个像素电极；由于每个薄膜晶体管在衬底基板的正投影完全位于对应的像素电极在衬底基板的正投影内，这样，数据线上加载的灰阶信号通过薄膜晶体管对像素电极充电时，可以从像素电极的内部向周围进行充电，可以实现对像素电极的快速充电，从而可以提高对像素电极的充电效率，进而可以提闻平板显不器的响应速度。
[0057]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
【权利要求】
1.一种阵列基板，包括:衬底基板，以及位于所述衬底基板上交叉而置的栅线和数据线、多个薄膜晶体管和与所述薄膜晶体管一一对应的多个像素电极；其中，每个所述薄膜晶体管包括相互绝缘的栅极和有源层，以及与所述有源层分别电性连接的源极和漏极；其特征在于: 每个所述薄膜晶体管在所述衬底基板的正投影完全位于对应的所述像素电极在所述衬底基板的正投影内。
2.如权利要求1所述的阵列基板，其特征在于，每个所述薄膜晶体管在所述衬底基板的正投影位于对应的像素电极在所述衬底基板的正投影的中心。
3.如权利要求2所述的阵列基板，其特征在于，每个所述薄膜晶体管在所述衬底基板的正投影覆盖所述栅线和所述数据线的交叠区域。
4.如权利要求3所述的阵列基板，其特征在于，所述栅线和所述数据线的交叠区域在所述衬底基板的正投影，位于各所述薄膜晶体管在所述衬底基板的正投影的中心；每个所述像素电极由呈两行两列排布的形状相同且面积相等的四个分离的像素子电极组成，每个所述像素电极中的四个像素子电极均与对应的薄膜晶体管中的漏极电性连接； 每个所述像素电极中两列像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的源极电性连接的数据线在所述衬底基板的正投影的两侧；每个所述像素电极中两行像素子电极在所述衬底基板的正投影，位于与对应的薄膜晶体管中的栅极电性连接的栅线在所述衬底基板的正投影的两侧。
5.如权利要求1-4任一项所述的阵列基板，其特征在于，在每个所述薄膜晶体管中，所述源极包围所述漏极，使所述源极和所述漏极之间形成闭合的沟道。
6.如权利要求5所述的阵列基板，其特征在于，所述漏极在所述衬底基板的正投影的形状为圆形，所述沟道在所述衬底基板的正投影的形状为圆环形。
7.如权利要求6所述的阵列基板，其特征在于，在每个所述薄膜晶体管中，所述源极和所述漏极均位于所述有源层的上方，所述栅极位于所述有源层的下方； 每个所述像素电极位于对应的薄膜晶体管中的源极和漏极的上方。
8.如权利要求6所述的阵列基板，其特征在于，在每个所述薄膜晶体管中，所述源极和所述漏极均位于所述有源层的上方，所述栅极位于所述源极和所述漏极的上方； 每个所述像素电极位于对应的薄膜晶体管中的栅极的上方，且与对应的薄膜晶体管中的栅极相互绝缘。
9.如权利要求7或8所述的阵列基板，其特征在于，还包括:位于各所述薄膜晶体管中的源极和漏极所在膜层与各所述像素电极所在膜层之间的钝化层； 每个所述像素电极通过所述钝化层中的过孔与对应的薄膜晶体管中的漏极电性连接。
10.如权利要求9所述的阵列基板，其特征在于，还包括:部分填充于所述过孔内的隔垫物。
11.一种显示装置，其特征在于，包括:如权利要求1-10任一项所述的阵列基板。
【文档编号】G02F1/1368GK104269410SQ201410446700
【公开日】2015年1月7日 申请日期:2014年9月3日 优先权日:2014年9月3日
【发明者】马俊才 申请人:合肥京东方光电科技有限公司, 京东方科技集团股份有限公司