一种阵列基板及其制作方法、显示装置制造方法
一种阵列基板及其制作方法、显示装置制造方法
【专利摘要】本发明实施例提供一种阵列基板及其制作方法、显示装置，涉及显示【技术领域】，能够解决在Cell工艺中，产生的白Mura不良的问题。上述制作方法包括形成显示区域和非显示区域的方法。还包括：通过构图工艺，在显示区域形成取向膜的图案，并至少在非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案。然后，通过摩擦压印工艺，在取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列；其中，上述透明保护层的表面高度小于等于取向膜的表面高度。
【专利说明】一种阵列基板及其制作方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
[0003]TFT-1XD由阵列基板和彩膜基板构成。在阵列基板和彩膜基板之间设置有液晶层，通过控制液晶层中液晶分子的偏转，实现对光线强弱的控制，最终达到图像显示的目的。现有TFT-1XD的制造工艺主要包括四个阶段，分别为彩膜基板制备工艺、Array (阵列基板制造)工艺、Cell (液晶盒制备)工艺以及Module (模块组装)工艺。为了有效的对液晶分子的偏转进行控制，在Cell工艺中，如图1所示，需要在已经制备好的阵列基板的有效显示区域(Active Area，简称AA区域)的表面设置取向膜10，以使得位于所述取向膜10表面的液晶分子能够排列一致。具体的，在所述AA区域的表面形成一透明树脂层，然后采用印刷辊(Rubbing Cloth)在所述透明树脂层的表面进行摩擦，以制作出整齐的纹路，从而完成取向膜10的制备。
[0004]然而，在上述制备取向膜的过程中，当印刷辊在所述取向膜材料层的表面进行摩擦时，同时会对AA区域以外的区域(非显示区域)进行摩擦。由于非显示区域内设置有用于传输控制信号的金属线20或用于电路绑定区域21的金属层。当印刷辊与金属线20或金属层摩擦时，会产生金属碎屑以及过多的印刷辊上的印刷布料(Cloth)碎屑。在清洗过程中，由于所述金属碎屑的质地较硬，在水流的冲击作用下会对已经制备好的取向膜10的表面进行破坏，并且上述Cloth碎屑会残留于取向膜的表面。从而导致部分液晶分子无法按照预设位置进行排序。这样一来，在显示过程中，上述处于无序排列状态的液晶分子，其偏转状态将无法被有效控制。从而导致AA区域出现不受控的亮像素点(即白Mura不良)，对画面品质造成不良的影响。虽然现有技术中会对阵列基板进行光学检测，以对检测出的不良进行修复。然而由于所述阵列基板上的像素电极层的厚度较薄，降低了光学检测的识别度，因此导致白Mura不良漏检率升高。从而严重降低了产品的质量和显示效果。
【发明内容】
[0005]本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够解决在Cell工艺中，产生的白Mura不良的问题。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]本发明实施例的一方面，提供一种阵列基板的制作方法，包括形成显示区域和非显示区域的方法，还包括:
[0008]通过构图工艺，在所述显示区域形成取向膜的图案；
[0009]通过构图工艺，至少在所述非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案；
[0010]通过摩擦压印工艺，在所述取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列；
[0011]其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
[0012]本发明实施例的另一方面，提供一种阵列基板，包括显示区域和非显示区域，还包括:
[0013]位于显示区域的取向膜，所述取向膜的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列；
[0014]至少位于非显示区域中除电路绑定区域以外部分的透明保护层；
[0015]其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
[0016]本发明实施例的又一方面，提供一种显示装置，包括如上所述的任意一种阵列基板。
[0017]本发明实施例提供一种阵列基板及其制作方法、显示装置。其中上述制作方法包括形成显示区域和非显示区域的方法。还包括:通过构图工艺，在显示区域形成取向膜的图案，并至少在非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案。然后，通过摩擦压印工艺，在取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列；其中，上述透明保护层的表面高度小于等于取向膜的表面高度。这样一来，在对取向膜进行摩擦压印工艺的过程中，由于保护层的存在，能够防止印刷辊对保护层下方的用于传输控制信号的金属线进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域的表面没有覆盖透明保护层，但是在阵列基板的制作过程中，上述电路绑定区域的面积一般小于印刷辊的印刷面积，且透明保护层位于电路绑定区域的上方。因此印刷辊会与电路绑定区域周边的透明保护层相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。因此在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
【专利附图】
【附图说明】
[0018]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为现有技术中提供的一种阵列基板的结构示意图；
[0020]图2为本发明实施例提供的一种阵列基板的制作方法流程图；
[0021]图3为本发明实施例提供的一种阵列基板的结构示意图；
[0022]图4为本发明实施例提供的另一种阵列基板的制作方法流程图；
[0023]图5a_图5e为本发明实施例提供的一种阵列基板的制作过程示意图；
[0024]图6为本发明实施例提供的又一种阵列基板的制作方法流程图；
[0025]图7a_图7g为本发明实施例提供的另一种阵列基板的制作过程示意图。
[0026]【专利附图】
【附图说明】:
[0027]O1-阵列基板；I O-取向膜；20-金属线；21 -电路绑定区域；30-透明保护层；40-光刻胶；101-第一树脂层；201_第二树脂层；401_第一光刻胶完全覆盖区域；402_第一光刻胶完全去除区域；411_第二光刻胶完全覆盖区域；412_第二光刻胶完全去除区域；413-光刻胶部分去除区域-M-显示区域。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]本发明实施例提供一种阵列基板的制作方法，包括形成如图1所示的，显示区域AA和非显示区域(除了显示区域AA以外的区域，图中未示出)的方法，如图2所示，还可以包括:
[0030]S101、通过构图工艺，如图3所示，在显示区域AA形成取向膜的图案。
[0031]S102、通过构图工艺，至少在非显示区域中除电路绑定区域21以外的部分，形成透明保护层30的图案。
[0032]S103、通过摩擦压印工艺，在所述取向膜10的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列。
[0033]其中，透明保护层30的表面高度小于等于取向膜10的表面高度。
[0034]本发明实施例提供一种阵列基板的制作方法，包括形成显示区域和非显示区域的方法。还包括:通过构图工艺，在显示区域形成取向膜的图案，并至少在非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案。然后，通过摩擦压印工艺，在取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列；其中，上述透明保护层的表面高度小于等于取向膜的表面高度。这样一来，在对取向膜进行摩擦压印工艺的过程中，由于保护层的存在，能够防止印刷辊对保护层下方的用于传输控制信号的金属线进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域的表面没有覆盖透明保护层，但是在阵列基板的制作过程中，上述电路绑定区域的面积一般小于印刷辊的印刷面积，且透明保护层位于电路绑定区域的上方。因此印刷辊会与电路绑定区域周边的透明保护层相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。因此在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0035]需要说明的是，第一、上述电路绑定区域21可以用于绑定驱动IC(integratedcircuit，集成电路)，例如用于驱动栅线或数据线的驱动IC;以及柔性电路板(FlexiblePrinted Circuit board, FPC)。由于上述透明保护层30将电路绑定区域21露出，因此在显示装置的Module (模块组装)工艺中，不会对控制电路的绑定造成影响。
[0036]第二、当透明保护层30的表面高度等于取向膜10的表面高度时，不仅能够解决在Cell工艺中，产生的白Mura不良的问题，而且能够降低阵列基板表面的各个薄膜层之间的段差，使得阵列基板的表面平整。避免了在生产或运输过程中灰尘、杂质在上述段差处的堆积，提升了产品质量。并且在取向膜10的表面制作纹路的过程中，能够避免上述灰尘或杂质污染印刷辊上的布料。
[0037]第三、需要说明的是，当阵列基板包括衬底基板时，上述表面高度可以是薄膜层远离上述衬底基板一侧表面距离所述衬底基板的高度。因此透明保护层30的表面高度小于等于取向膜10的表面高度，具体是指，透明保护层30远离衬底基板一侧表面距离衬底基板的高度小于等于，取向膜10远离衬底基板一侧表面距离衬底基板的高度。这样一来，能够保证在摩擦压印过程中，印刷辊能够与取向膜10的表面接触。
[0038]第四、在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。
[0039]以下对在上述步骤S103之前，透明保护层30或取向膜10的形成过程进行详细的描述。
[0040]实施例一
[0041]在上述步骤S103之前，形成透明保护层30的方法，如图4所示，可以包括:
[0042]S201、如图5a所示(沿图3中的0_0’进行剖切)，在形成有取向膜10的基板表面，涂覆第一树脂层101。
[0043]由于在制作阵列基板01的过程中，已经完成了金属线20以及电路绑定区域21的制作。因此本发明的实施例提供的附图中示意的将金属线20以及电路绑定区域21画于阵列基板01中。
[0044]S202、如图5b所不,在第一树脂层101的表面形成光刻胶40。
[0045]S203、通过一次掩膜曝光工艺，并进行显影后，如图5c所示，形成第一光刻胶完全覆盖区域401和第一光刻胶完全去除区域402。其中，第一光刻胶完全覆盖区域401对应待形成的透明保护层30的图案；第一光刻胶完全去除区域402对应取向膜10的图案以及电路绑定区域21。
[0046]S204、如图5d所示，刻蚀对应第一光刻胶完全去除区域402的第一树脂层101。
[0047]S205、如图5e所示，对第一光刻胶完全覆盖区域401的光刻胶40进行剥离，以形成透明保护层30。该透明保护层30覆盖非显示区域中除了电路绑定区域21以为的部分。
[0048]需要说明的是，本发明实施例中的光刻胶层，在经过掩膜版的曝光显影后，可以是曝光区域的光刻胶层在显影过程中被去除，未曝光区域的光刻胶在显影过程中被保留。也可以采用一种反性光刻胶层，即在曝光区域的光刻胶层在显影过程中被保留，而未曝光区域的光刻胶在显影过程中被去除。本发明对此不作限制。但是本发明中的实施例，均是以曝光区域的光刻胶层在显影过程中被去除，未曝光区域的光刻胶在显影过程中被保留为例进行的说明。
[0049]从图5e中可以看出，由于透明保护层30的表面高度小于等于位于显示区域AA的取向膜10的表面高度。这样一来，在将进行步骤S103之前时，印刷辊可以与取向膜10接触，并在其表面形成具有一致排列方向的纹路图案。由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。这样一来，在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0050]优选的，上述透明保护层30的厚度范围可以包括2μπι?5μπι。因为当透明保护层30的厚度小于2 μ m时，会因为厚度太薄而不容易在基板上成膜。当透明保护层30的厚度大于5 μ m时，会因为其厚度可能大于取向膜10的厚度，而导致在摩擦压印工艺的过程中，印刷辊无法与取向膜10的表面接触，而无法形成位于其表面的纹路。
[0051]实施例二、
[0052]在上述步骤S103之前，形成取向膜10和透明保护层30的方法，如图6所示，可以包括:
[0053]S301、如图7a所示,在形成有显示区域AA和非显示区域(图中未示出)的阵列基板01的表面，涂覆第一树脂层101。
[0054]S302、如图7b所示，在形成有上述结构的基板表面，涂覆第二树脂层201。
[0055]S303、如图7c所示，在第二树脂层201的表面形成光刻胶40。
[0056]S304、通过一次掩膜曝光工艺，并进行显影后，如图7d所示，形成第二光刻胶完全覆盖区域411、第二光刻胶完全去除区域412以及光刻胶部分去除区域413。其中，所第二光刻胶完全覆盖区域411对应待形成的10取向膜的图案，第二光刻胶完全去除区域412对应电路绑定区域21，光刻胶部分去除区域413对应待形成的透明保护层30的图案。
[0057]S305、如图7e所示，刻蚀对应第二光刻胶完全去除区域412的第二树脂层201和第一树脂层101。使得电路绑定区域21露出。
[0058]S306、如图7f所示，将光刻胶部分去除区域413的光刻胶40进行灰化，并刻蚀对应光刻胶部分去除区域413的所述第二树脂层201，以形成取向层10。在此过程中，第二光刻胶完全覆盖区域411的光刻胶的厚度减薄。
[0059]S307、如图7g所示，对第二光刻胶完全覆盖区域411的光刻胶40进行剥离，以形成透明保护层30的图案。
[0060]从图7g中可以看出，取向层10位于透明保护层30的表面，这样一来，既可以实现对取向层10表面进行纹路印刷，又由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。这样一来，在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0061]对比实施例一和实施例二,实施例一中取向层10与阵列基板之间无其他层级结构，这样一来不会对显示过程中，施加于液晶层两端的电场产生影响。但是在制作过程中，由于需要将覆盖于取向层10表面的第一树脂层101刻蚀，因此对刻蚀精度要求较高，以避免在刻蚀过程中对取向层10的表面造成损伤。
[0062]实施例二中，由于取向层10位于透明保护层30的表面，因此无需对取向层10表面进行刻蚀工艺，避免了由于刻蚀精度而对取向层10的表面造成损伤。但是该实施例提供的方案中，在取向层10与阵列基板之间设置了透明保护层30，对于将公共电极制作与彩膜基板上的TN(Twist Nematic，扭曲向列)型显示装置而言，增加了上述公共电极与位于彩膜基板上的像素电极之间的距离。所以会对施加于液晶层两端的电场产生影响。
[0063]本领域技术人员可以根据实际需要对上述两种方式进行选择。
[0064]本发明实施例提供一种阵列基板，包括如图1所示的，显示区域AA和非显示区域(除了显示区域AA以外的区域，图中未示出)，还可以包括:
[0065]位于显示区域AA的取向膜10，其中，取向膜10的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列。
[0066]至少位于非显示区域中除电路绑定区域21以外部分的透明保护层30。其中，透明保护层30的表面高度小于等于取向膜10的表面高度。
[0067]本发明实施例提供一种阵列基板，包括显示区域和非显示区域，还可以包括:位于显示区域的取向膜。其中，取向膜的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列。以及至少位于非显示区域中除电路绑定区域以外部分的透明保护层。其中，透明保护层的表面高度小于等于取向膜的表面高度。这样一来，在对取向膜进行摩擦压印工艺的过程中，由于保护层的存在，能够防止印刷辊对保护层下方的用于传输控制信号的金属线进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域的表面没有覆盖透明保护层，但是在阵列基板的制作过程中，上述电路绑定区域的面积一般小于印刷辊的印刷面积，且透明保护层位于电路绑定区域的上方。因此印刷辊会与电路绑定区域周边的透明保护层相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。因此在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0068]以下对透明保护层30或取向膜10的结构进行详细的描述。
[0069]实施例三
[0070]如图5e所示，阵列基板对应显示区域AA的表面上仅设置有取向膜10。由于透明保护层30的表面高度小于等于位于显示区域AA的取向膜10的表面高度。这样一来，在将进行步骤S103之前时，印刷辊可以与取向膜10接触，并在其表面形成具有一致排列方向的纹路图案。由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑和过多Cloth碎屑的产生。
[0071]优选的，上述透明保护层30的厚度范围可以包括2μπι?5μπι。因为当透明保护层30的厚度小于2 μ m时，会因为厚度太薄而不容易在基板上成膜。当透明保护层30的厚度大于5 μ m时，会因为其厚度可能大于取向膜10的厚度，而导致在摩擦压印工艺的过程中，印刷辊无法与取向膜10的表面接触，而无法形成位于其表面的纹路。
[0072]实施例四
[0073]如图7g所示，阵列基板对应显示区域AA的表面上依次设置有透明保护层30以及取向膜10。由于取向层10位于透明保护层30的表面，这样一来，既可以实现对取向层10表面进行纹路印刷，又由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。
[0074]对比实施例三和实施例四，实施例三中取向层10与阵列基板之间无其他层级结构，这样一来不会对显示过程中，施加于液晶层两端的电场产生影响。但是在制作过程中，由于需要将覆盖于取向层10表面的第一树脂层101刻蚀，因此对刻蚀精度要求较高，以避免在刻蚀过程中对取向层10的表面造成损伤。
[0075]实施例四中，由于取向层10位于透明保护层30的表面，因此无需对取向层10表面进行刻蚀工艺，避免了由于刻蚀精度而对取向层10的表面造成损伤。但是该实施例提供的方案中，在取向层10与阵列基板之间设置了透明保护层30，对于将公共电极制作与彩膜基板上的TN(Twist Nematic，扭曲向列)型显示装置而言，增加了上述公共电极与位于彩膜基板上的像素电极之间的距离。所以会对施加于液晶层两端的电场产生影响。
[0076]本领域技术人员可以根据实际需要对上述两种方式进行选择。
[0077]本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板，具有前述实施例中的阵列基板相同的有益效果，由于阵列基板的结构和有益效果在前述实施例中已经进行了详细的描述，此处不再赘述。
[0078]在本发明实施例中，显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
[0079]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种阵列基板的制作方法，包括形成显示区域和非显示区域的方法，其特征在于，还包括: 通过构图工艺，在所述显示区域形成取向膜的图案； 通过构图工艺，至少在所述非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案； 通过摩擦压印工艺，在所述取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列； 其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，在进行所述摩擦压印工艺之前，形成透明保护层的方法包括: 在形成有所述取向膜的基板表面，涂覆第一树脂层； 在所述第一树脂层的表面形成光刻胶； 通过一次掩膜曝光工艺，并进行显影后形成第一光刻胶完全覆盖区域和第一光刻胶完全去除区域，所述第一光刻胶完全覆盖区域对应待形成的所述透明保护层的图案；所述第一光刻胶完全去除区域对应所述取向膜的图案以及所述电路绑定区域； 刻蚀对应所述第一光刻胶去除区域的所述第一树脂层； 对所述第一光刻胶完全覆盖区域的光刻胶进行剥离，以形成所述透明保护层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，在进行所述摩擦压印工艺之前，形成所述取向膜和所述透明保护层的方法包括: 在形成有所述显示区域和所述非显示区域的阵列基板的表面，涂覆所述第一树脂层； 在形成有上述结构的基板表面，涂覆第二树脂层； 在所述第二树脂层的表面形成所述光刻胶； 通过一次掩膜曝光工艺，并进行显影后形成第二光刻胶完全覆盖区域、第二光刻胶完全去除区域以及光刻胶部分去除区域；所述第二光刻胶完全覆盖区域对应待形成的所述取向膜的图案；所述第二光刻胶完全去除区域对应所述电路绑定区域，所述光刻胶部分去除区域对应待形成的所述透明保护层的图案； 刻蚀对应所述第二光刻胶完全去除区域的所述第二树脂层和所述第一树脂层； 将所述光刻胶部分去除区域的光刻胶进行灰化，并刻蚀对应所述光刻胶部分去除区域的所述第二树脂层； 对所述第二光刻胶完全覆盖区域的光刻胶进行剥离，已形成所述透明保护层的图案。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述透明保护层的厚度范围包括2 μ m?5 μ m。
5.一种阵列基板，包括显示区域和非显示区域，其特征在于，还包括: 位于显示区域的取向膜，所述取向膜的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列； 至少位于非显示区域中除电路绑定区域以外部分的透明保护层； 其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板对应所述显示区域的表面上仅设置有所述取向膜。
7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板对应所述显示区域的表面上依次设置有所述透明保护层以及所述取向膜。
8.根据权利要求6所述的阵列基板，其特征在于，所述透明保护层的厚度范围包括2μ m ?5 μ m0
9.一种显示装置，其特征在于，包括如权利要求5-8任一项所述的阵列基板。
【文档编号】G02F1/1337GK104280958SQ201410505653
【公开日】2015年1月14日 申请日期:2014年9月26日 优先权日:2014年9月26日
【发明者】董廷泽, 王羽佳, 莫骏, 管培强, 张志男 申请人:京东方科技集团股份有限公司, 北京京东方光电科技有限公司
【专利摘要】本发明实施例提供一种阵列基板及其制作方法、显示装置，涉及显示【技术领域】，能够解决在Cell工艺中，产生的白Mura不良的问题。上述制作方法包括形成显示区域和非显示区域的方法。还包括：通过构图工艺，在显示区域形成取向膜的图案，并至少在非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案。然后，通过摩擦压印工艺，在取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列；其中，上述透明保护层的表面高度小于等于取向膜的表面高度。
【专利说明】一种阵列基板及其制作方法、显示装置
【技术领域】
[0001]本发明涉及显示【技术领域】，尤其涉及一种阵列基板及其制作方法、显示装置。
【背景技术】
[0002]TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶体管-液晶显示器)作为一种平板显示装置，因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点，而越来越多地被应用于高性能显示领域当中。
[0003]TFT-1XD由阵列基板和彩膜基板构成。在阵列基板和彩膜基板之间设置有液晶层，通过控制液晶层中液晶分子的偏转，实现对光线强弱的控制，最终达到图像显示的目的。现有TFT-1XD的制造工艺主要包括四个阶段，分别为彩膜基板制备工艺、Array (阵列基板制造)工艺、Cell (液晶盒制备)工艺以及Module (模块组装)工艺。为了有效的对液晶分子的偏转进行控制，在Cell工艺中，如图1所示，需要在已经制备好的阵列基板的有效显示区域(Active Area，简称AA区域)的表面设置取向膜10，以使得位于所述取向膜10表面的液晶分子能够排列一致。具体的，在所述AA区域的表面形成一透明树脂层，然后采用印刷辊(Rubbing Cloth)在所述透明树脂层的表面进行摩擦，以制作出整齐的纹路，从而完成取向膜10的制备。
[0004]然而，在上述制备取向膜的过程中，当印刷辊在所述取向膜材料层的表面进行摩擦时，同时会对AA区域以外的区域(非显示区域)进行摩擦。由于非显示区域内设置有用于传输控制信号的金属线20或用于电路绑定区域21的金属层。当印刷辊与金属线20或金属层摩擦时，会产生金属碎屑以及过多的印刷辊上的印刷布料(Cloth)碎屑。在清洗过程中，由于所述金属碎屑的质地较硬，在水流的冲击作用下会对已经制备好的取向膜10的表面进行破坏，并且上述Cloth碎屑会残留于取向膜的表面。从而导致部分液晶分子无法按照预设位置进行排序。这样一来，在显示过程中，上述处于无序排列状态的液晶分子，其偏转状态将无法被有效控制。从而导致AA区域出现不受控的亮像素点(即白Mura不良)，对画面品质造成不良的影响。虽然现有技术中会对阵列基板进行光学检测，以对检测出的不良进行修复。然而由于所述阵列基板上的像素电极层的厚度较薄，降低了光学检测的识别度，因此导致白Mura不良漏检率升高。从而严重降低了产品的质量和显示效果。
【发明内容】
[0005]本发明的实施例提供一种阵列基板及其制作方法、显示装置，能够解决在Cell工艺中，产生的白Mura不良的问题。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]本发明实施例的一方面，提供一种阵列基板的制作方法，包括形成显示区域和非显示区域的方法，还包括:
[0008]通过构图工艺，在所述显示区域形成取向膜的图案；
[0009]通过构图工艺，至少在所述非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案；
[0010]通过摩擦压印工艺，在所述取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列；
[0011]其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
[0012]本发明实施例的另一方面，提供一种阵列基板，包括显示区域和非显示区域，还包括:
[0013]位于显示区域的取向膜，所述取向膜的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列；
[0014]至少位于非显示区域中除电路绑定区域以外部分的透明保护层；
[0015]其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
[0016]本发明实施例的又一方面，提供一种显示装置，包括如上所述的任意一种阵列基板。
[0017]本发明实施例提供一种阵列基板及其制作方法、显示装置。其中上述制作方法包括形成显示区域和非显示区域的方法。还包括:通过构图工艺，在显示区域形成取向膜的图案，并至少在非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案。然后，通过摩擦压印工艺，在取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列；其中，上述透明保护层的表面高度小于等于取向膜的表面高度。这样一来，在对取向膜进行摩擦压印工艺的过程中，由于保护层的存在，能够防止印刷辊对保护层下方的用于传输控制信号的金属线进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域的表面没有覆盖透明保护层，但是在阵列基板的制作过程中，上述电路绑定区域的面积一般小于印刷辊的印刷面积，且透明保护层位于电路绑定区域的上方。因此印刷辊会与电路绑定区域周边的透明保护层相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。因此在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
【专利附图】
【附图说明】
[0018]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为现有技术中提供的一种阵列基板的结构示意图；
[0020]图2为本发明实施例提供的一种阵列基板的制作方法流程图；
[0021]图3为本发明实施例提供的一种阵列基板的结构示意图；
[0022]图4为本发明实施例提供的另一种阵列基板的制作方法流程图；
[0023]图5a_图5e为本发明实施例提供的一种阵列基板的制作过程示意图；
[0024]图6为本发明实施例提供的又一种阵列基板的制作方法流程图；
[0025]图7a_图7g为本发明实施例提供的另一种阵列基板的制作过程示意图。
[0026]【专利附图】
【附图说明】:
[0027]O1-阵列基板；I O-取向膜；20-金属线；21 -电路绑定区域；30-透明保护层；40-光刻胶；101-第一树脂层；201_第二树脂层；401_第一光刻胶完全覆盖区域；402_第一光刻胶完全去除区域；411_第二光刻胶完全覆盖区域；412_第二光刻胶完全去除区域；413-光刻胶部分去除区域-M-显示区域。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]本发明实施例提供一种阵列基板的制作方法，包括形成如图1所示的，显示区域AA和非显示区域(除了显示区域AA以外的区域，图中未示出)的方法，如图2所示，还可以包括:
[0030]S101、通过构图工艺，如图3所示，在显示区域AA形成取向膜的图案。
[0031]S102、通过构图工艺，至少在非显示区域中除电路绑定区域21以外的部分，形成透明保护层30的图案。
[0032]S103、通过摩擦压印工艺，在所述取向膜10的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列。
[0033]其中，透明保护层30的表面高度小于等于取向膜10的表面高度。
[0034]本发明实施例提供一种阵列基板的制作方法，包括形成显示区域和非显示区域的方法。还包括:通过构图工艺，在显示区域形成取向膜的图案，并至少在非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案。然后，通过摩擦压印工艺，在取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶层中的液晶分子进行有序排列；其中，上述透明保护层的表面高度小于等于取向膜的表面高度。这样一来，在对取向膜进行摩擦压印工艺的过程中，由于保护层的存在，能够防止印刷辊对保护层下方的用于传输控制信号的金属线进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域的表面没有覆盖透明保护层，但是在阵列基板的制作过程中，上述电路绑定区域的面积一般小于印刷辊的印刷面积，且透明保护层位于电路绑定区域的上方。因此印刷辊会与电路绑定区域周边的透明保护层相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。因此在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0035]需要说明的是，第一、上述电路绑定区域21可以用于绑定驱动IC(integratedcircuit，集成电路)，例如用于驱动栅线或数据线的驱动IC;以及柔性电路板(FlexiblePrinted Circuit board, FPC)。由于上述透明保护层30将电路绑定区域21露出，因此在显示装置的Module (模块组装)工艺中，不会对控制电路的绑定造成影响。
[0036]第二、当透明保护层30的表面高度等于取向膜10的表面高度时，不仅能够解决在Cell工艺中，产生的白Mura不良的问题，而且能够降低阵列基板表面的各个薄膜层之间的段差，使得阵列基板的表面平整。避免了在生产或运输过程中灰尘、杂质在上述段差处的堆积，提升了产品质量。并且在取向膜10的表面制作纹路的过程中，能够避免上述灰尘或杂质污染印刷辊上的布料。
[0037]第三、需要说明的是，当阵列基板包括衬底基板时，上述表面高度可以是薄膜层远离上述衬底基板一侧表面距离所述衬底基板的高度。因此透明保护层30的表面高度小于等于取向膜10的表面高度，具体是指，透明保护层30远离衬底基板一侧表面距离衬底基板的高度小于等于，取向膜10远离衬底基板一侧表面距离衬底基板的高度。这样一来，能够保证在摩擦压印过程中，印刷辊能够与取向膜10的表面接触。
[0038]第四、在本发明中，构图工艺，可指包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。其中，本发明实施例中的一次构图工艺，是以通过一次掩膜曝光工艺形成不同的曝光区域，然后对不同的曝光区域进行多次刻蚀、灰化等去除工艺最终得到预期图案为例进行的说明。
[0039]以下对在上述步骤S103之前，透明保护层30或取向膜10的形成过程进行详细的描述。
[0040]实施例一
[0041]在上述步骤S103之前，形成透明保护层30的方法，如图4所示，可以包括:
[0042]S201、如图5a所示(沿图3中的0_0’进行剖切)，在形成有取向膜10的基板表面，涂覆第一树脂层101。
[0043]由于在制作阵列基板01的过程中，已经完成了金属线20以及电路绑定区域21的制作。因此本发明的实施例提供的附图中示意的将金属线20以及电路绑定区域21画于阵列基板01中。
[0044]S202、如图5b所不,在第一树脂层101的表面形成光刻胶40。
[0045]S203、通过一次掩膜曝光工艺，并进行显影后，如图5c所示，形成第一光刻胶完全覆盖区域401和第一光刻胶完全去除区域402。其中，第一光刻胶完全覆盖区域401对应待形成的透明保护层30的图案；第一光刻胶完全去除区域402对应取向膜10的图案以及电路绑定区域21。
[0046]S204、如图5d所示，刻蚀对应第一光刻胶完全去除区域402的第一树脂层101。
[0047]S205、如图5e所示，对第一光刻胶完全覆盖区域401的光刻胶40进行剥离，以形成透明保护层30。该透明保护层30覆盖非显示区域中除了电路绑定区域21以为的部分。
[0048]需要说明的是，本发明实施例中的光刻胶层，在经过掩膜版的曝光显影后，可以是曝光区域的光刻胶层在显影过程中被去除，未曝光区域的光刻胶在显影过程中被保留。也可以采用一种反性光刻胶层，即在曝光区域的光刻胶层在显影过程中被保留，而未曝光区域的光刻胶在显影过程中被去除。本发明对此不作限制。但是本发明中的实施例，均是以曝光区域的光刻胶层在显影过程中被去除，未曝光区域的光刻胶在显影过程中被保留为例进行的说明。
[0049]从图5e中可以看出，由于透明保护层30的表面高度小于等于位于显示区域AA的取向膜10的表面高度。这样一来，在将进行步骤S103之前时，印刷辊可以与取向膜10接触，并在其表面形成具有一致排列方向的纹路图案。由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。这样一来，在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0050]优选的，上述透明保护层30的厚度范围可以包括2μπι?5μπι。因为当透明保护层30的厚度小于2 μ m时，会因为厚度太薄而不容易在基板上成膜。当透明保护层30的厚度大于5 μ m时，会因为其厚度可能大于取向膜10的厚度，而导致在摩擦压印工艺的过程中，印刷辊无法与取向膜10的表面接触，而无法形成位于其表面的纹路。
[0051]实施例二、
[0052]在上述步骤S103之前，形成取向膜10和透明保护层30的方法，如图6所示，可以包括:
[0053]S301、如图7a所示,在形成有显示区域AA和非显示区域(图中未示出)的阵列基板01的表面，涂覆第一树脂层101。
[0054]S302、如图7b所示，在形成有上述结构的基板表面，涂覆第二树脂层201。
[0055]S303、如图7c所示，在第二树脂层201的表面形成光刻胶40。
[0056]S304、通过一次掩膜曝光工艺，并进行显影后，如图7d所示，形成第二光刻胶完全覆盖区域411、第二光刻胶完全去除区域412以及光刻胶部分去除区域413。其中，所第二光刻胶完全覆盖区域411对应待形成的10取向膜的图案，第二光刻胶完全去除区域412对应电路绑定区域21，光刻胶部分去除区域413对应待形成的透明保护层30的图案。
[0057]S305、如图7e所示，刻蚀对应第二光刻胶完全去除区域412的第二树脂层201和第一树脂层101。使得电路绑定区域21露出。
[0058]S306、如图7f所示，将光刻胶部分去除区域413的光刻胶40进行灰化，并刻蚀对应光刻胶部分去除区域413的所述第二树脂层201，以形成取向层10。在此过程中，第二光刻胶完全覆盖区域411的光刻胶的厚度减薄。
[0059]S307、如图7g所示，对第二光刻胶完全覆盖区域411的光刻胶40进行剥离，以形成透明保护层30的图案。
[0060]从图7g中可以看出，取向层10位于透明保护层30的表面，这样一来，既可以实现对取向层10表面进行纹路印刷，又由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。这样一来，在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0061]对比实施例一和实施例二,实施例一中取向层10与阵列基板之间无其他层级结构，这样一来不会对显示过程中，施加于液晶层两端的电场产生影响。但是在制作过程中，由于需要将覆盖于取向层10表面的第一树脂层101刻蚀，因此对刻蚀精度要求较高，以避免在刻蚀过程中对取向层10的表面造成损伤。
[0062]实施例二中，由于取向层10位于透明保护层30的表面，因此无需对取向层10表面进行刻蚀工艺，避免了由于刻蚀精度而对取向层10的表面造成损伤。但是该实施例提供的方案中，在取向层10与阵列基板之间设置了透明保护层30，对于将公共电极制作与彩膜基板上的TN(Twist Nematic，扭曲向列)型显示装置而言，增加了上述公共电极与位于彩膜基板上的像素电极之间的距离。所以会对施加于液晶层两端的电场产生影响。
[0063]本领域技术人员可以根据实际需要对上述两种方式进行选择。
[0064]本发明实施例提供一种阵列基板，包括如图1所示的，显示区域AA和非显示区域(除了显示区域AA以外的区域，图中未示出)，还可以包括:
[0065]位于显示区域AA的取向膜10，其中，取向膜10的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列。
[0066]至少位于非显示区域中除电路绑定区域21以外部分的透明保护层30。其中，透明保护层30的表面高度小于等于取向膜10的表面高度。
[0067]本发明实施例提供一种阵列基板，包括显示区域和非显示区域，还可以包括:位于显示区域的取向膜。其中，取向膜的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列。以及至少位于非显示区域中除电路绑定区域以外部分的透明保护层。其中，透明保护层的表面高度小于等于取向膜的表面高度。这样一来，在对取向膜进行摩擦压印工艺的过程中，由于保护层的存在，能够防止印刷辊对保护层下方的用于传输控制信号的金属线进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域的表面没有覆盖透明保护层，但是在阵列基板的制作过程中，上述电路绑定区域的面积一般小于印刷辊的印刷面积，且透明保护层位于电路绑定区域的上方。因此印刷辊会与电路绑定区域周边的透明保护层相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。因此在后续的冲洗过程中，由于没有质地较硬的金属碎屑对已经制备好的取向膜的表面进行破坏，并且由于Cloth碎屑的减少，降低了其在取向膜表面的残留数量。因此可以使得液晶分子能够按照预设位置在取向膜的表面进行排序，解决在Cell工艺中，产生的白Mura不良的问题。
[0068]以下对透明保护层30或取向膜10的结构进行详细的描述。
[0069]实施例三
[0070]如图5e所示，阵列基板对应显示区域AA的表面上仅设置有取向膜10。由于透明保护层30的表面高度小于等于位于显示区域AA的取向膜10的表面高度。这样一来，在将进行步骤S103之前时，印刷辊可以与取向膜10接触，并在其表面形成具有一致排列方向的纹路图案。由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑和过多Cloth碎屑的产生。
[0071]优选的，上述透明保护层30的厚度范围可以包括2μπι?5μπι。因为当透明保护层30的厚度小于2 μ m时，会因为厚度太薄而不容易在基板上成膜。当透明保护层30的厚度大于5 μ m时，会因为其厚度可能大于取向膜10的厚度，而导致在摩擦压印工艺的过程中，印刷辊无法与取向膜10的表面接触，而无法形成位于其表面的纹路。
[0072]实施例四
[0073]如图7g所示，阵列基板对应显示区域AA的表面上依次设置有透明保护层30以及取向膜10。由于取向层10位于透明保护层30的表面，这样一来，既可以实现对取向层10表面进行纹路印刷，又由于透明保护层30可以将金属线20进行覆盖，因此能够防止印刷辊对保护层下方的金属线20进行摩擦，从而避免了金属碎屑和过多Cloth碎屑的产生。此外，虽然电路绑定区域21的表面没有覆盖透明保护层30，但是在阵列基板的制作过程中，上述电路绑定区域21的面积一般小于印刷辊的印刷面积，且透明保护层30位于电路绑定区域21的上方。因此印刷辊会与电路绑定区域21周边的透明保护层30相接触而不会磨损到电路绑定区域的金属层，避免了金属碎屑的产生。
[0074]对比实施例三和实施例四，实施例三中取向层10与阵列基板之间无其他层级结构，这样一来不会对显示过程中，施加于液晶层两端的电场产生影响。但是在制作过程中，由于需要将覆盖于取向层10表面的第一树脂层101刻蚀，因此对刻蚀精度要求较高，以避免在刻蚀过程中对取向层10的表面造成损伤。
[0075]实施例四中，由于取向层10位于透明保护层30的表面，因此无需对取向层10表面进行刻蚀工艺，避免了由于刻蚀精度而对取向层10的表面造成损伤。但是该实施例提供的方案中，在取向层10与阵列基板之间设置了透明保护层30，对于将公共电极制作与彩膜基板上的TN(Twist Nematic，扭曲向列)型显示装置而言，增加了上述公共电极与位于彩膜基板上的像素电极之间的距离。所以会对施加于液晶层两端的电场产生影响。
[0076]本领域技术人员可以根据实际需要对上述两种方式进行选择。
[0077]本发明实施例提供一种显示装置，包括如上所述的任意一种阵列基板，具有前述实施例中的阵列基板相同的有益效果，由于阵列基板的结构和有益效果在前述实施例中已经进行了详细的描述，此处不再赘述。
[0078]在本发明实施例中，显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。
[0079]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
【权利要求】
1.一种阵列基板的制作方法，包括形成显示区域和非显示区域的方法，其特征在于，还包括: 通过构图工艺，在所述显示区域形成取向膜的图案； 通过构图工艺，至少在所述非显示区域中除电路绑定区域以外的部分，形成透明保护层的图案； 通过摩擦压印工艺，在所述取向膜的表面形成多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列； 其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，在进行所述摩擦压印工艺之前，形成透明保护层的方法包括: 在形成有所述取向膜的基板表面，涂覆第一树脂层； 在所述第一树脂层的表面形成光刻胶； 通过一次掩膜曝光工艺，并进行显影后形成第一光刻胶完全覆盖区域和第一光刻胶完全去除区域，所述第一光刻胶完全覆盖区域对应待形成的所述透明保护层的图案；所述第一光刻胶完全去除区域对应所述取向膜的图案以及所述电路绑定区域； 刻蚀对应所述第一光刻胶去除区域的所述第一树脂层； 对所述第一光刻胶完全覆盖区域的光刻胶进行剥离，以形成所述透明保护层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，在进行所述摩擦压印工艺之前，形成所述取向膜和所述透明保护层的方法包括: 在形成有所述显示区域和所述非显示区域的阵列基板的表面，涂覆所述第一树脂层； 在形成有上述结构的基板表面，涂覆第二树脂层； 在所述第二树脂层的表面形成所述光刻胶； 通过一次掩膜曝光工艺，并进行显影后形成第二光刻胶完全覆盖区域、第二光刻胶完全去除区域以及光刻胶部分去除区域；所述第二光刻胶完全覆盖区域对应待形成的所述取向膜的图案；所述第二光刻胶完全去除区域对应所述电路绑定区域，所述光刻胶部分去除区域对应待形成的所述透明保护层的图案； 刻蚀对应所述第二光刻胶完全去除区域的所述第二树脂层和所述第一树脂层； 将所述光刻胶部分去除区域的光刻胶进行灰化，并刻蚀对应所述光刻胶部分去除区域的所述第二树脂层； 对所述第二光刻胶完全覆盖区域的光刻胶进行剥离，已形成所述透明保护层的图案。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述透明保护层的厚度范围包括2 μ m?5 μ m。
5.一种阵列基板，包括显示区域和非显示区域，其特征在于，还包括: 位于显示区域的取向膜，所述取向膜的表面设置有多条具有一致排列方向的纹路图案，用于对液晶分子进行有序排列； 至少位于非显示区域中除电路绑定区域以外部分的透明保护层； 其中，所述透明保护层的表面高度小于等于所述取向膜的表面高度。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板对应所述显示区域的表面上仅设置有所述取向膜。
7.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板对应所述显示区域的表面上依次设置有所述透明保护层以及所述取向膜。
8.根据权利要求6所述的阵列基板，其特征在于，所述透明保护层的厚度范围包括2μ m ?5 μ m0
9.一种显示装置，其特征在于，包括如权利要求5-8任一项所述的阵列基板。
【文档编号】G02F1/1337GK104280958SQ201410505653
【公开日】2015年1月14日 申请日期:2014年9月26日 优先权日:2014年9月26日
【发明者】董廷泽, 王羽佳, 莫骏, 管培强, 张志男 申请人:京东方科技集团股份有限公司, 北京京东方光电科技有限公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1