一种阵列基板及显示装置制造方法
【专利摘要】本实用新型提供一种阵列基板及显示装置，该阵列基板包括多条栅线、多条与栅线交叉的数据线以及多个连接至所述栅线和数据线的薄膜晶体管，所述数据线在与所述栅线的交叉点所在的预设区域内分成第一分支和第二分支，其中，所述第一分支与所述栅线交叠，第一分支的宽度小于所述数据线在与所述栅线的非交叠部分的宽度，所述第二分支与所述薄膜晶体管的栅极交叠，作为所述薄膜晶体管的源极或者与所述薄膜晶体管的源极连接。本实用新型可以减小数据线与栅线的交叠区域的面积，进而减小数据线与栅线之间的耦合电容，使得基于本实用新型提供的阵列基板制作的显示装置的显示效果可以得到较好的提高。
【专利说明】-种阵列基板及显示装置
【技术领域】
[0001] 本实用新型涉及显示【技术领域】，尤其涉及一种阵列基板及显示装置。
【背景技术】
[0002] 液晶显示技术广泛应用于电视、手机以及公共信息显示，液晶显示面板的包括对 盒设置的阵列基板和彩膜基板，阵列基板包括多条栅线与多条数据线，栅线与数据线交叉 设置，栅线与数据线的交叠部分存在耦合电容，该耦合电容会影响栅线信号和数据线信号 的传递，并造成显示质量变差。随着显示面板尺寸越来越大，这个问题也变得更加严重。 实用新型内容
[0003] 有鉴于此，本实用新型提供一种阵列基板及显示装置，用以减小栅线和数据线交 叠区域的耦合电容。
[0004] 为解决上述技术问题，本实用新型提供一种阵列基板，包括：多条栅线、多条与栅 线交叉的数据线以及多个连接至所述栅线和数据线的薄膜晶体管，所述数据线在与所述栅 线的交叉点所在的预设区域内分成第一分支和第二分支，其中，所述第一分支与所述栅线 交叠，第一分支的宽度小于所述数据线在与所述栅线的非交叠部分的宽度，所述第二分支 与所述薄膜晶体管的栅极交叠，作为所述薄膜晶体管的源极或者与所述薄膜晶体管的源极 连接。
[0005] 优选地，所述第二分支的宽度小于所述数据线在与所述栅线的非交叠部分的宽 度。
[0006] 优选地，所述栅线包括细化部，所述细化部与所述第一分支交叠，所述细化部的宽 度小于所述栅线在与所述数据线的非交叠部分的宽度。
[0007] 优选地，所述栅线上设置有宽化部，所述宽化部的宽度大于所述栅线在与所述数 据线的非交叠部分的宽度，所述宽化部作为所述薄膜晶体管的栅极，与所述第二分支交叠， 所述宽化部的一部分位于所述第一分支和所述第二分支之间的间隙中。
[0008] 优选地，所述第一分支的靠近所述第二分支的边缘与所述数据线的与所述栅线的 非交叠部分的靠近所述第二分支的边缘的延长线之间形成一区域，所述宽化部的一部分位 于所述区域内。
[0009] 优选地，所述第二分支的第一端与所述第一分支的第一端连接，所述第二分支的 第二端与所述第一分支的第二端连接。
[0010] 优选地，所述第二分支的第一端与所述第一分支的第一端连接，所述第二分支的 第二端与所述第一分支的第二端不连接。
[0011] 本实用新型还提供一种显示装置，其特征在于，包括上述阵列基板。
[0012] 本实用新型的上述技术方案的有益效果如下：
[0013] 数据线的第一分支与栅线交叠，第二分支与薄膜晶体管的栅极交叠，由于第一分 支的宽度小于所述数据线在与所述栅线的非交叠部分的宽度，因而，可以减小数据线与栅 线的交叠区域的面积，进而减小数据线与栅线之间的耦合电容，使得基于本实用新型提供 的阵列基板制作的显示装置的显示效果可以得到较好的提高。
【专利附图】
【附图说明】
[0014] 图1为本实用新型实施例一的阵列基板的结构示意图；
[0015] 图2为图1中的阵列基板沿A1-A2的剖面图；
[0016] 图3为本实用新型实施例二的阵列基板的结构示意图；
[0017] 图4为本实用新型实施例的数据线的结构示意图；
[0018] 图5为本实用新型实施例的栅线的结构示意图。
[0019] 附图标记：
[0020] 1-衬底；
[0021] 10-栅线；
[0022] 10a_栅线细化部；10b_栅线宽化部；
[0023] 20-数据线；
[0024] 20a-数据线第一分支；20b-数据线第二分支；20c-间隙
[0025] 21-源极；22-漏极；
[0026] 12-栅极绝缘层；13-有源层；30-钝化层；
[0027] 31-过孔；32-像素电极；
[0028] 41-第一分支20a的靠近第二分支20b的边缘；42-数据线20的与栅线10的非交 叠部分的靠近第二分支20b的边缘的延长线。
【具体实施方式】
[0029] 针对现有技术中的阵列基板由于栅线和数据线的交叠部分的耦合电容产生的信 号延迟，影响到了显示装置的显示效果的问题，本实用新型实施例提供一种阵列基板，包括 多条栅线、多条与栅线交叉的数据线以及多个连接至所述栅线和数据线的薄膜晶体管，所 述数据线在与所述栅线的交叉点所在的预设区域内分成第一分支和第二分支，其中，所述 第一分支与所述栅线交叠，第一分支的宽度小于所述数据线在与所述栅线的非交叠部分的 宽度，所述第二分支与所述薄膜晶体管的栅极交叠，作为所述薄膜晶体管的源极或者与所 述薄膜晶体管的源极连接。
[0030] 其中，所述数据线与所述栅线的交叉点所在的预设区域是指所述数据线与所述栅 线的交叠区域或交叠区域附近。
[0031] 所述数据线的与所述栅线的非交叠部分是指所述数据线的除所述第一分支和所 述第二分支之外的其他部分。
[0032] 本实施例中，数据线的第一分支与栅线交叠，第二分支与薄膜晶体管的栅极交叠， 即数据线与栅线的实际交叠区域为第一分支与栅线的交叠区域，由于第一分支的宽度小于 所述数据线在与所述栅线的非交叠部分的宽度，因而，可以减小数据线与栅线的交叠区域 的面积，进而减小数据线与栅线之间的耦合电容，使得基于本实用新型实施例提供的阵列 基板制作的显示装置的显示效果可以得到较好的提高。
[0033] 本实用新型实施例中，所述数据线的第二分支与所述薄膜晶体管的栅极交叠，第 二分支作为所述薄膜晶体管的源极或者与所述薄膜晶体管的源极连接，优选地，所述数据 线的第二分支的宽度小于所述数据线在与所述栅线的非交叠部分的宽度，以减小薄膜晶体 管的栅极与源极之间的耦合电容。
[0034] 为进一步减小所述数据线与所述栅线的交叠区域的面积，优选地，所述栅线包括 细化部，所述细化部与所述第一分支交叠，所述细化部的宽度小于所述栅线在与所述数据 线的非交叠部分的宽度。
[0035] 优选地，所述栅线上设置有宽化部，所述宽化部的宽度大于所述栅线在与所述数 据线的非交叠部分的宽度，所述宽化部作为所述薄膜晶体管的栅极，与所述第二分支交叠， 所述宽化部的一部分位于所述第一分支和第二分支之间的间隙中。
[0036] 进一步地，所述第一分支的靠近所述第二分支的边缘与所述数据线的与所述栅线 的非交叠部分的靠近所述第二分支的边缘的延长线之间形成一区域，所述宽化部的一部分 位于所述区域内，从而可以减小薄膜晶体管所占用的像素区域的面积，增加像素的开口率， 进一步提高显示装置的显示效果。
[0037] 为使本实用新型要解决的技术问题、技术方案和优点更加清楚，下面将结合附图 及具体实施例进行详细描述。
[0038] 请参考图1、图2、图4和图5,图1为本实用新型实施例一的阵列基板的结构示意 图，图2为图1中的阵列基板沿A1-A2的剖面图，图4为本实用新型实施例的数据线的结构 示意图，图5为本实用新型实施例的栅线的结构示意图。
[0039] 本实用新型实施例的阵列基板包括：多条栅线10、多条与所述栅线10交叉设置的 数据线20以及多个连接至所述栅线10和数据线20的薄膜晶体管。
[0040] 所述数据线20在与所述栅线10的交叉点所在的预设区域内分成第一分支20a和 第二分支20b，所述第二分支20b的第一端与所述第一分支20a的第一端连接，所述第二分 支20b的第二端与所述第一分支20a的第二端连接，即从上至下，数据线20在接近与栅线 10的交叉点时，分成第一分支20a和第二分支20b，超过所述交叉点后，第一分支20a和第 二分支20b又汇合在一起。当然，在本实用新型的其他实施例中，所述第一分支20a和第二 分支20b也可以在超过交叉点后，不汇合在一起，即所述第二分支20b的第一端与所述第一 分支20a的第一端连接，所述第二分支20b的第二端与所述第一分支20a的第二端不连接。
[0041] 自左至右，所述栅线10在接近所述栅线10和数据线20的交叉点时，宽度变细，形 成细化部l〇a，所述细化部10a与所述第一分支20a交叠。在数据线20的第一分支20a和 第二分支20b之间的间隙20c，所述栅线10的宽度变宽，形成宽化部10b。即，所述宽化部 l〇b的一部分位于所述第一分支20a和第二分支20b之间的间隙中。所述宽化部10b作为 所述薄膜晶体管的栅极，与所述第二分支20b交叠。
[0042] 本实施例中，所述第一分支20a的靠近所述第二分支20b的边缘41与所述数据线 20的与所述栅线10的非交叠部分的靠近所述第二分支20b的边缘的延长线42之间形成一 区域，所述宽化部l〇b的一部分位于所述区域内，从而可以减小薄膜晶体管所占用的像素 区域的面积，增加像素的开口率，进一步提高显示装置的显示效果。
[0043] 请参考图4,第一分支20a的宽度W20a和所述第二分支20b的宽度W20b均小于所 述数据线20在与所述栅线的非交叠部分的宽度W20。
[0044] 请参考图5,所述细化部10a的宽度W10a小于所述栅线10在与所述数据线20的 非交叠部分W10的宽度。所述宽化部10b的宽度WlOb大于所述栅线10在与所述数据线20 的非交叠部分W10的宽度。
[0045] 所述薄膜晶体管包括：栅极、有源层13、源极21、漏极22,该薄膜晶体管的栅极为 上述宽化部l〇b，该薄膜晶体管的源极21与数据线的第二分支20b连接。
[0046] 本实施例中，所述薄膜晶体管具有U型沟道，由于U型沟道具有较大的宽长比，使 得薄膜晶体管具有较大的开态电流。
[0047] 本实施例中的阵列基板还包括衬底基板1、栅绝缘层12、有源层13及像素电极32， 其中，像素电极32通过过孔31与漏极22电性连接。
[0048] 请参考图3,图3为本实用新型实施例二的阵列基板的结构示意图。该实施例的阵 列基板与实施例一中的阵列基板的区别在于：数据线的第二分支20b直接作为薄膜晶体管 的源极21。
[0049] 上述实施例中，栅线10和数据线20可以采用Cu，Al，Mo, Ti，Cr，W等金属材料 制备，也可以采用这些材料的合金制备，栅线10可以是单层结构，也可以采用多层结构，如 Mo\Al\Mo, Ti\Cu\Ti, MoTi\Cu。
[0050] 上述实施例中，栅绝缘层12可以采用氮化硅或氧化硅；栅绝缘层12可以是单层结 构，也可以是多层结构，例如氧化硅\氮化硅。
[0051] 上述实施例中，有源层13可以采用非晶硅，多晶硅，微晶硅或氧化物半导体。
[0052] 上述实施例中，钝化层30可以采用无机物如氮化硅，
[0053] 上述实施例中，像素电极32采用ΙΤΟ, ΙΖ0或其他透明金属氧化物导电材料制备。
[0054] 配合图2,对本实用新型实施例的阵列基板的制备方法进行说明，所述制备方法包 括：
[0055] (1)在衬底1上sputter ?贱射沉积金属层，如A1，然后涂覆光刻胶，曝光显影，刻 蚀，形成栅线10的图形。
[0056] (2) PECVD沉积栅绝缘层12,如氮化硅；
[0057] ⑶沉积半导体层，例如PECVD连续沉积a-Si和n+a-Si，或sputter沉积IGZ0 ; 然后涂覆光刻胶，曝光显影，刻蚀，形成有源层13的图形；
[0058] (4) sputter溅射沉积金属层，如A1，然后涂覆光刻胶，曝光显影，刻蚀，形成数据 线20,源极21、漏极22的图形；
[0059] 本实用新型的阵列基板的制备方法还可以进一步包括如下步骤：
[0060] (5)沉积钝化层30,如PECVD沉积氮化硅；涂覆光刻胶，曝光显影，刻蚀，形成过孔 31 ;过孔31暴露出第一薄膜晶体管的漏极22 ;
[0061] (6) Sputter ?贱射透明金属氧化物导电材料层，如ΙΤ0,涂覆光刻胶，曝光显影，刻 蚀，形成像素电极32的图形。
[〇〇62] 以上所述是本实用新型的优选实施方式，应当指出，对于本【技术领域】的普通技术 人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进 和润饰也应视为本实用新型的保护范围。
【权利要求】
1. 一种阵列基板，包括多条栅线、多条与栅线交叉的数据线以及多个连接至所述栅线 和数据线的薄膜晶体管，其特征在于，所述数据线在与所述栅线的交叉点所在的预设区域 内分成第一分支和第二分支，其中，所述第一分支与所述栅线交叠，第一分支的宽度小于所 述数据线在与所述栅线的非交叠部分的宽度，所述第二分支与所述薄膜晶体管的栅极交 叠，作为所述薄膜晶体管的源极或者与所述薄膜晶体管的源极连接。
2. 根据权利要求1所述的阵列基板，其特征在于，所述第二分支的宽度小于所述数据 线在与所述栅线的非交叠部分的宽度。
3. 根据权利要求1所述的阵列基板，其特征在于，所述栅线包括细化部，所述细化部 与所述第一分支交叠，所述细化部的宽度小于所述栅线在与所述数据线的非交叠部分的宽 度。
4. 根据权利要求1或3所述的阵列基板，其特征在于，所述栅线上设置有宽化部，所述 宽化部的宽度大于所述栅线在与所述数据线的非交叠部分的宽度，所述宽化部作为所述薄 膜晶体管的栅极，与所述第二分支交叠，所述宽化部的一部分位于所述第一分支和所述第 二分支之间的间隙中。
5. 根据权利要求4所述的阵列基板，其特征在于，所述第一分支的靠近所述第二分支 的边缘与所述数据线的与所述栅线的非交叠部分的靠近所述第二分支的边缘的延长线之 间形成一区域，所述宽化部的一部分位于所述区域内。
6. 根据权利要求1所述的阵列基板，其特征在于，所述第二分支的第一端与所述第一 分支的第一端连接，所述第二分支的第二端与所述第一分支的第二端连接。
7. 根据权利要求1所述的阵列基板，其特征在于，所述第二分支的第一端与所述第一 分支的第一端连接，所述第二分支的第二端与所述第一分支的第二端不连接。
8. -种显示装置，其特征在于，包括如权利要求1-7任一项所述的阵列基板。
【文档编号】G02F1/1362GK203870366SQ201420313509
【公开日】2014年10月8日 申请日期:2014年6月12日 优先权日:2014年6月12日
【发明者】程鸿飞, 乔勇, 先建波, 李文波, 李盼 申请人:京东方科技集团股份有限公司