阵列基板及该阵列基板的制作方法与流程

本发明属于显示技术领域，具体地讲，涉及一种阵列基板及该阵列基板的制作方法。

背景技术：

随着显示技术的快速发展，液晶显示技术已经成为了目前应用最广泛的显示技术。此外，人们对显示技术的要求越来越高，例如对大视角、高穿透率和高信赖性等提出了更高的要求。

目前，常用的液晶显示器有TN(TwistNematic，扭转向列型)模式、VA(Vertical Alignment，垂直对齐)模式，IPS(In-plane switching，平面方向转换)模式和FFS(Fringe Field Switching，边缘场开关)模式等。其中，FFS模式因具有广视角、高穿透率且为硬屏技术而备受关注。然而，FFS模式仍然有一些不足，其中最重要的是IS(image sticking，影像残留)现象，即长时间显示同一画面后切换到下一画面时依旧可见前一画面残影的现象。

IS现象产生的根源有很多，其中最主要的原因是由于长时间驱动导致的离子聚集无法及时释放和寄生电容过大而导致公共电压(Vcom)的对称性变差。

技术实现要素：

为了解决上述现有技术存在的问题，本发明的目的在于提供一种能够使聚集的离子快速的释放且降低寄生电容的阵列基板及其制作方法。

根据本发明的一方面，提供了一种阵列基板，其包括：基板；薄膜晶体管，设置于所述基板之上；像素电极，设置于所述基板之上且与所述薄膜晶体管的漏极接触；公共电极，设置于所述像素电极之上且与所述像素电极电绝缘，所述公共电极中具有多个第一通孔。

可选地，所述阵列基板还包括钝化层，所述钝化层设置于所述薄膜晶体管之上和所述像素电极之下，在所述像素电极之下的所述钝化层具有多个凸起，所述像素电极中具有多个第二通孔，所述凸起穿过对应的所述第二通孔。

可选地，所述公共电极设置于所述凸起之上，所述第一通孔对应于相邻的两个凸起之间。

可选地，所述薄膜晶体管包括：栅极，设置在所述基板上；栅极绝缘层，设置在所述基板和所述栅极上；有源层，设置在所述栅极绝缘层上；第一N型导电层和第二N型导电层，彼此间隔设置在所述有源层上；源极和漏极，分别设置在第一N型导电层和所述第二N型导电层上，所述源极和所述漏极与所述有源层接触，并且所述源极和所述漏极分别延伸至所述栅极绝缘层上；其中，所述像素电极位于在所述基板上的所述栅极绝缘层上，在所述基板上的钝化层位于所述像素电极和在所述基板上的所述栅极绝缘层之间。

可选地，所述阵列基板还包括钝化层，所述钝化层设置于所述薄膜晶体管和所述像素电极之上，在所述像素电极之上的所述钝化层具有多个凸起，所述公共电极设置于所述凸起之上，所述第一通孔对应于相邻的两个凸起之间。

可选地，所述薄膜晶体管包括：栅极，设置在所述基板上；栅极绝缘层，设置在所述基板和所述栅极上；有源层，设置在所述栅极绝缘层上；第一N型导电层和第二N型导电层，彼此间隔设置在所述有源层上；源极和漏极，分别设置在第一N型导电层和所述第二N型导电层上，所述源极和所述漏极与所述有源层接触，并且所述源极和所述漏极分别延伸至所述栅极绝缘层上；其中，在所述基板上的像素电极位于在所述基板上的所述栅极绝缘层上。

根据本发明的另一方面，还提供了一种阵列基板的制作方法，其包括：提供一基板；在所述基板上制作形成薄膜晶体管；在所述薄膜晶体管和所述基板上制作形成第一钝化层；在所述第一钝化层中制作形成将所述薄膜晶体管的漏极暴露的过孔；在所述基板上的第一钝化层上制作形成具有多个第一通孔的像素电极，所述像素电极通过所述过孔与所述薄膜晶体管的漏极接触；在所述第一钝化层和所述像素电极上制作形成第二钝化层，所述第二钝化层填充所述第一通孔；在所述像素电极上的第二钝化层上制作形成具有多个第二通孔的公共电极，所述第一通孔和所述第二通孔交错设置；将所述薄膜晶体管之上的第二钝化层和由所述第二通孔暴露出的第二钝化层刻蚀去除。

可选地，在所述基板上制作形成薄膜晶体管的方法包括：在所述基板上制作形成栅极；在所述基板和所述栅极上制作形成所述栅极绝缘层；其中，在所述基板上的第一钝化层位于在所述基板上的栅极绝缘层上；在所述栅极上的栅极绝缘层上制作形成有源层；在所述有源层上制作形成彼此间隔的第一N型导电层和第二N型导电层；在所述第一N型导电层和所述第二N型导电层上分别制作形成源极和漏极，所述源极和所述漏极与所述有源层接触，并且所述源极和所述漏极分别延伸至所述栅极绝缘层上。

根据本发明的又一方面，又提供了一种阵列基板的制作方法，其包括：提供一基板；在所述基板上制作形成薄膜晶体管；在所述基板上制作形成像素电极，所述像素电极与所述薄膜晶体管的漏极接触；在所述薄膜晶体管和所述像素电极上制作形成钝化层；在所述像素电极上的钝化层上制作形成具有多个通孔的公共电极；将所述薄膜晶体管之上的钝化层的部分和由所述第二通孔暴露出的钝化层的部分刻蚀去除。

可选地，在所述基板上制作形成薄膜晶体管的方法包括：在所述基板上制作形成栅极；在所述基板和所述栅极上制作形成所述栅极绝缘层；其中，在所述基板上的像素电极位于在所述基板上的栅极绝缘层上；在所述栅极上的栅极绝缘层上制作形成有源层；在所述有源层上制作形成彼此间隔的第一N型导电层和第二N型导电层；在所述第一N型导电层和所述第二N型导电层上分别制作形成源极和漏极，所述源极和所述漏极与所述有源层接触，并且所述源极和所述漏极分别延伸至所述栅极绝缘层上。

本发明的有益效果：本发明的阵列基板及其制作方法，能够降低公共电极和像素电极之间的寄生电容，并且能够加速聚集离子的释放。此外，本发明通过形成立体电极结构，有效增强横向电场，从而可以降低驱动电压，提高显示穿透率，降低能耗。

附图说明

通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：

图1是根据本发明的第一实施例的阵列基板的结构示意图；

图2A至图2L是根据本发明的第一实施例的阵列基板的制程图；

图3是根据本发明的第二实施例的阵列基板的结构示意图；

图4A至图4J是根据本发明的第二实施例的阵列基板的制程图。

具体实施方式

以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。

在附图中，为了清楚器件，夸大了层和区域的厚度。相同的标号在附图中始终表示相同的元件。

也将理解的是，在一元件被称为设置于另一元件“之上”或“上”时，它可以直接设置于该另一元件上，或者也可以存在中间元件。

图1是根据本发明的第一实施例的阵列基板的结构示意图。

参照图1，根据本发明的第一实施例的阵列基板包括：基板110、薄膜晶体管120、像素电极130和公共电极140。

基板110可例如是透明的玻璃基板和树脂基板。薄膜晶体管120形成在基板110之上。像素电极130形成在基板110之上，进一步地，像素电极130形成在基板110上的除薄膜晶体管120所占区域之外的区域，并且像素电极130与薄膜晶体管120的漏极连接接触。公共电极140设置于像素电极130之上，并且公共电极140与像素电极130彼此电绝缘，公共电极140中具有多个第一通孔141。

这样，通过在公共电极140中形成第一通孔141，减小公共电极140与像素电极130之间的重叠面积，从而降低公共电极140与像素电极130之间的寄生电容。

此外，进一步地，像素电极130中具有多个第二通孔131，其中，第一通孔141和第二通孔131交错设置，即每个第一通孔141相对于对应的相邻两个第二通孔131之间。这样，可以进一步减小公共电极140与像素电极130之间的重叠面积，进而进一步降低公共电极140与像素电极130之间的寄生电容。

在本实施例中，为了实现公共电极140和像素电极130的上述结构，进一步地，根据本发明的第一实施例的阵列基板还包括：钝化层150，该钝化层150设置于薄膜晶体管120之上和像素电极130之下，并且在像素电极130之下的钝化层150具有多个凸起150a，每个凸起150a穿过对应的第二通孔131，从而使凸起150a的顶表面高于像素电极130的顶表面，公共电极140设置于凸起150a上。

另外，薄膜晶体管120包括：栅极121，设置在基板110上；栅极绝缘层122，设置在基板110和栅极121上；有源层123，设置在栅极121上的栅极绝缘层122上；第一N型导电层124a和第二N型导电层124b，彼此间隔设置在有源层123上；源极125a和漏极125b，分别设置在第一N型导电层124a和第二N型导电层124b上，源极125a和漏极125b均与有源层123接触，并且源极125a和漏极125b分别延伸至栅极绝缘层122上；其中，像素电极130位于在基板110上的栅极绝缘层122上，并且钝化层150位于像素电极130和在基板110上的栅极绝缘层122之间。进一步地，像素电极130通过钝化层150中的过孔151a与漏极125b连接接触。

以上，描述了薄膜晶体管120的一种结构示例，但本发明并不限制于此。此外，有源层123由非晶硅(a-Si)制成，但本发明并不限制于此。第一N型导电层124a和第二N型导电层124b均由N型掺杂的硅(n+Si)制成，但本发明并不限制于此。

进一步地，钝化层150由低介电常数的材料制成，例如钝化层150可以由丙烯酸树脂、环氧树脂、多官能团可聚合单体、光引发剂、增粘剂和聚乙烯醇等混合溶解到溶剂中制成，所述溶剂可以为丙二醇甲醚醋酸酯(PGMEA)、乙氧基二乙二醇(EDG)等。这里，通过利用低介电常数的材料制成钝化层150，能够更进一步地降低公共电极140与像素电极130之间的寄生电容，并且可以加速聚集的离子的释放，从而降低离子聚集导致的直流残留。

图2A至图2L是根据本发明的第一实施例的阵列基板的制程图。

根据本发明的第一实施例的阵列基板的制作方法包括：

步骤一：参照图2A，提供一基板110。该基板110可例如是透明的玻璃基板和树脂基板。

步骤二：参照图2B，在基板110上制作形成栅极121。栅极121可由导电金属制成。

步骤三：参照图2C，在基板110和栅极121上制作形成栅极绝缘层122。栅极绝缘层122可由绝缘材料(诸如SiO_X或SiN_X)制成。

步骤四：参照图2D，在栅极绝缘层122上制作形成有源层123，其中，有源层123与栅极121相对。有源层123由非晶硅(a-Si)制成，但本发明并不限制于此。

步骤五：参照图2E，在有源层123上制作形成彼此间隔的第一N型导电层124a和第二N型导电层124b。第一N型导电层124a和第二N型导电层124b均由N型掺杂的硅(n+Si)制成，但本发明并不限制于此。

步骤六：参照图2F，在第一N型导电层124a和第二N型导电层124b上分别制作形成源极125a和漏极125b，源极125a和漏极125b均与有源层123接触，并且源极125a和漏极125b分别延伸至栅极绝缘层122上。

这里，通过进行步骤二至步骤六，完成薄膜晶体管120的制作。

步骤七：参照图2G，在薄膜晶体管120和基板110上的栅极绝缘层122上制作形成第一钝化层151。第一钝化层151可以由低介电常数的材料制成。

步骤八：参照图2H，在第一钝化层151中形成将漏极125b暴露出的过孔151a。

步骤九：参照图2I，在基板110上的第一钝化层151上制作形成具有多个第二通孔131的像素电极130，其中，像素电极130填充过孔151a，以与漏极125b接触。

步骤十：参照图2J，在第一钝化层151和像素电极130上制作形成第二钝化层152，第二钝化层152填充第二通孔131。这里第一钝化层151和第二钝化层152将构成图1中钝化层150的结构，具体请继续参考下面的描述。

步骤十一：参照图2K，在像素电极130上的第二钝化层152上制作形成具有多个第二通孔141的公共电极140，所述第一通孔131和该第二通孔141交错设置。

步骤十二：参照图2L，将薄膜晶体管120上的第二钝化层152和由第二通孔141暴露出的第二钝化层152刻蚀去除。这样，第一钝化层151和剩余的第二钝化层152形成了图1所示的钝化层150的结构。

在根据本发明的第一实施例的阵列基板的制作过程中，通过对第二钝化层152刻蚀，使像素电极130和公共电极140同时裸露，利用聚集的离子快速释放。

此外，在根据本发明的第一实施例的阵列基板及其制作方法中，通过对第二钝化层152的刻蚀可以形成立体电极结构(即上下形成的像素电极130和公共电极140)，有效增强横向电场，从而可以降低驱动电压，提高显示穿透率，降低能耗。

图3是根据本发明的第二实施例的阵列基板的结构示意图。

参照图3，根据本发明的第二实施例的阵列基板包括：基板210、薄膜晶体管220、像素电极230和公共电极240。

基板210可例如是透明的玻璃基板和树脂基板。薄膜晶体管220形成在基板210之上。像素电极230形成在基板210之上，进一步地，像素电极230形成在基板210上的除薄膜晶体管220所占区域之外的区域，并且像素电极230与薄膜晶体管220的漏极连接接触。公共电极240设置于像素电极230之上，并且公共电极240与像素电极230彼此电绝缘，公共电极240中具有多个第三通孔241。

这样，通过在公共电极240中形成第三通孔241，减小公共电极240与像素电极230之间的重叠面积，从而降低公共电极240与像素电极230之间的寄生电容。

在本实施例中，为了实现公共电极240和像素电极230的上述结构，进一步地，根据本发明的第二实施例的阵列基板还包括：钝化层250，该钝化层250设置于薄膜晶体管220和像素电极230之上，并且在像素电极230上的钝化层250具有多个凸起251，公共电极240设置于凸起251上，并且第三通孔241与凸起251交错设置，即第三通孔241相对于对应的相邻两个凸起251之间。

另外，薄膜晶体管220包括：栅极221，设置在基板210上；栅极绝缘层222，设置在基板210和栅极221上；有源层223，设置在栅极221上的栅极绝缘层222上；第一N型导电层224a和第二N型导电层224b，彼此间隔设置在有源层223上；源极225a和漏极225b，分别设置在第一N型导电层224a和第二N型导电层224b上，源极225a和漏极225b均与有源层223接触，并且源极225a和漏极225b分别延伸至栅极绝缘层222上；其中，像素电极230位于在基板210上的栅极绝缘层222上。

以上，描述了薄膜晶体管220的一种结构示例，但本发明并不限制于此。此外，有源层223由非晶硅(a-Si)制成，但本发明并不限制于此。第一N型导电层224a和第二N型导电层224b均由N型掺杂的硅(n+Si)制成，但本发明并不限制于此。

进一步地，钝化层250由低介电常数的材料制成，例如钝化层250可以由丙烯酸树脂、环氧树脂、多官能团可聚合单体、光引发剂、增粘剂和聚乙烯醇等混合溶解到溶剂中制成，所述溶剂可以为丙二醇甲醚醋酸酯(PGMEA)、乙氧基二乙二醇(EDG)等。这里，通过利用低介电常数的材料制成钝化层250，能够更进一步地降低公共电极240与像素电极230之间的寄生电容，并且可以加速聚集的离子的释放，从而降低离子聚集导致的直流残留。

图4A至图4J是根据本发明的第二实施例的阵列基板的制程图。

根据本发明的第二实施例的阵列基板的制作方法包括：

步骤一：参照图4A，提供一基板210。该基板210可例如是透明的玻璃基板和树脂基板。

步骤二：参照图4B，在基板210上制作形成栅极221。栅极221可由导电金属制成。

步骤三：参照图4C，在基板210和栅极221上制作形成栅极绝缘层222。栅极绝缘层222可由绝缘材料(诸如SiO_X或SiN_X)制成。

步骤四：参照图4D，在栅极绝缘层222上制作形成有源层223，其中，有源层223与栅极221相对。有源层223由非晶硅(a-Si)制成，但本发明并不限制于此。

步骤五：参照图4E，在有源层223上制作形成彼此间隔的第一N型导电层224a和第二N型导电层224b。第一N型导电层224a和第二N型导电层224b均由N型掺杂的硅(n+Si)制成，但本发明并不限制于此。

步骤六：参照图4F，在第一N型导电层224a和第二N型导电层224b上分别制作形成源极225a和漏极225b，源极225a和漏极225b均与有源层223接触，并且源极225a和漏极225b分别延伸至栅极绝缘层222上。

这里，通过进行步骤二至步骤六，完成薄膜晶体管220的制作。

步骤七：参照图4G，在基板210上的栅极绝缘层222上制作形成像素电极230。

步骤八：参照图4H，在薄膜晶体管220和像素电极230上制作形成钝化层250。钝化层250可以由低介电常数的材料制成。

步骤九：参照图4I，在像素电极230上的钝化层250上制作形成具有多个第三通孔241的公共电极240。

步骤十：参照图4J，将薄膜晶体管220上的钝化层250的部分以及由第三通孔241暴露出的钝化层250的部分刻蚀去除。

在根据本发明的第二实施例的阵列基板及其制作方法中，通过对钝化层250的刻蚀可以形成立体电极结构(即上下形成的像素电极230和公共电极240)，有效增强横向电场，从而可以降低驱动电压，提高显示穿透率，降低能耗。

虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。