阵列基板及其制作方法与流程

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法

背景技术

随着显示技术的发展，液晶显示器(liquidcrystaldisplay，lcd)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。

现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。

通常液晶显示面板由彩膜基板(cf，colorfilter)、薄膜晶体管基板(tft，thinfilmtransistor)、夹于彩膜基板与薄膜晶体管基板之间的液晶(lc，liquidcrystal)及密封胶框(sealant)组成，其成型工艺一般包括：前段阵列(array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(cell)制程(tft基板与cf基板贴合)及后段模组组装制程(驱动ic与印刷电路板压合)。其中，前段array制程主要是形成tft基板，以便于控制液晶分子的运动；中段cell制程主要是在tft基板与cf基板之间添加液晶；后段模组组装制程主要是驱动ic压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。

存储电容在薄膜晶体管阵列基板中扮演着保持电位，降低耦合电容分压等重要作用，现有技术中，阵列基板上的的存储电容一般包括第一电极板、第二电极板以及位于第一电极板和第二电极板之间的绝缘层，其中第一电极板与薄膜晶体管的栅极位于第一金属层，第二电极板与薄膜晶体管的源极和漏极位于第二金属层，一般而言，为了满足液晶显示面板的电容要求，我们希望增大存储电容，目前来说，增大存储电容的方法通常包括：选用介电常数较大的绝缘材料、增大电极板的面积以及降低绝缘层厚度。其中，最常用就是增大电极板的面积，但是由于存储电容一般以金属夹置绝缘层制成，金属电极是不透光的，存储电容越大，液晶显示面板的开口率就越低，不利于提升显示面板的显示品质。

技术实现要素：

本发明的目的在于提供一种阵列基板，能够减小存储电容的面积，提升开口率。

本发明的目的还在于提供一种阵列基板的制作方法，能够减小存储电容的面积，提升开口率。

为实现上述目的，本发明提供了一种阵列基板，包括：基板、设于所述基板上的第一金属层、覆盖所述第一金属层及基板的第一绝缘层、设于所述第一绝缘层上的第二金属层、覆盖所述第一绝缘层及第二金属层的钝化层以及设于所述钝化层上的像素电极；

所述第一金属层包括第一电极板，所述第二金属层包括与所述第一电极板相对设置的第二电极板以及与所述第二电极板电性连接的阵列基板公共电极线，所述像素电极的一部分位于所述第二电极板的上方，所述像素电极通过贯穿所述钝化层和第一绝缘层的第一过孔与所述第一电极板电性连接。

所述第一金属层还包括与所述第一电极板间隔的栅极及与所述栅极电性连接的栅极线，所述第二金属层还包括：与所述第二电极板及阵列基板公共电极线间隔的源极、与所述源极性连接的源极线以及与所述第二电极板、阵列基板公共电极线、源极及源极线均间隔的漏极，所述像素电极还通过贯穿所述钝化层的第二过孔与所述漏极电性连接。

所述阵列基板还包括：位于在所述栅极上的第一绝缘层上的有源层，所述源极和漏极分别与所述有源层的两端接触。

所述第一电极板的面积大于所述第二电极板的面积。

所述第一金属层和第二金属层的材料均为钼、铝、铜及钛中的一种或多种的组合，所述第一绝缘层及钝化层的材料均为氧化硅及氮化硅中的一种或二者的组合，所述像素电极的材料为氧化铟锡。

本发明还提供一种阵列基板的制作方法，包括如下步骤：

步骤s1、提供一基板，在所述基板上形成金属薄膜并通过第一道光罩制程形成第一金属层，所述第一金属层包括：第一电极板；

步骤s2、在所述第一金属层和基板上覆盖第一绝缘层；

步骤s3、在所述第一绝缘层上形成金属薄膜并通过第二道光罩制程形成第二金属层；所述第二金属层包括：与所述第一电极板相对设置的第二电极板以及与所述第二电极板电性连接的阵列基板公共电极线；

步骤s4、在所述第二金属层和第一绝缘层上覆盖钝化层，通过第三道光罩制程形成第一过孔，所述第一过孔贯穿所述钝化层和第一绝缘层并暴露出所述第一电极板的一部分；

步骤s5、在所述钝化层上通过第四道光罩制程形成像素电极，所述像素电极的一部分位于所述第二电极板的上方，并且所述像素电极通过第一过孔与所述第一电极板电性连接。

所述步骤s1中，所述第一金属层还包括与所述第一电极板间隔的栅极及与所述栅极电性连接的栅极线；

所述步骤s3中，所述第二金属层还包括：与所述第二电极板及阵列基板公共电极线间隔的源极、与所述源极电性连接的源极线以及与所述第二电极板、阵列基板公共电极线、源极及源极线均间隔的漏极；

所述步骤s4中，还通过第三道光罩制程形成贯穿所述钝化层的第二过孔，所述第二过孔暴露出所述漏极的一部分；

所述步骤s5中，所述像素电极通过所述第二过孔与所述漏极电性连接。

所述步骤s3中还通过第二道光罩制程形成有源层，所述有源层位于在所述栅极上的第一绝缘层上，所述源极和漏极分别与所述有源层的两端接触。

所述第一电极板的面积大于所述第二电极板的面积。

所述第一金属层和第二金属层的材料均为钼、铝、铜及钛中的一种或多种的组合，所述第一绝缘层及钝化层的材料均为氧化硅及氮化硅中的一种或二者的组合，所述像素电极的材料为氧化铟锡。

本发明的有益效果：本发明提供一种阵列基板，包括：基板、设于所述基板上的第一金属层、覆盖所述第一金属层及基板的第一绝缘层、设于所述第一绝缘层上的第二金属层、覆盖所述第一绝缘层及第二金属层的钝化层以及设于所述钝化层上的像素电极；所述第一金属层包括第一电极板，所述第二金属层包括与所述第一电极板相对设置的第二电极板以及与所述第二电极板电性连接的阵列基板公共电极线，所述像素电极的一部分位于所述第二电极板的上方，所述像素电极通过贯穿所述钝化层和第一绝缘层的第一过孔与所述第一电极板电性连接，通过所述第一电极板、第二电极板及像素电极共同组成一夹层电容，能够减小相同大小的存储电容的面积，提升开口率。本发明还提供阵列基板的制作方法，能够减小存储电容的面积，提升开口率。

附图说明

为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。

附图中，

图1为本发明的阵列基板的结构图暨本发明的阵列基板的制作方法的步骤s5的示意图；

图2为图1中a-a处的剖面图；

图3为图1中b-b处的剖面图；

图4为本发明的阵列基板的制作方法的流程图。

图5为本发明的阵列基板的制作方法的步骤s1的示意图；

图6为本发明的阵列基板的制作方法的步骤s3的示意图。

具体实施方式

为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。

请参阅图1至图3，本发明提供一种阵列基板，包括：基板10、设于所述基板10上的第一金属层20、覆盖所述第一金属层20及基板10的第一绝缘层30、设于所述第一绝缘层30上的第二金属层40、覆盖所述第一绝缘层30及第二金属层40的钝化层50以及设于所述钝化层50上的像素电极60；

所述第一金属层20包括第一电极板21，所述第二金属层40包括与所述第一电极板21相对设置的第二电极板41以及与所述第二电极板41电性连接的阵列基板公共电极线42，所述像素电极60的一部分位于所述第二电极板41的上方，所述像素电极60通过贯穿所述钝化层50和第一绝缘层30的第一过孔61与所述第一电极板21电性连接。

具体地，如图1所示，所述第一金属层20还包括与所述第一电极板21间隔的栅极22及与所述栅极22电性连接的栅极线23，所述第二金属层40还包括：与所述第二电极板41及阵列基板公共电极线42间隔的源极43、与所述源极43电性连接的源极线44以及与所述第二电极板41、阵列基板公共电极线42、源极43及源极线44均间隔的漏极45，所述像素电极60还通过贯穿所述钝化层50的第二过孔62与所述漏极45电性连接。其中，所述栅极线23与所述源极线44绝缘交叉，所述阵列基板公共电极线42平行于所述源极线44。

当然，完整的阵列基板还应当包括：位于在所述栅极22上的第一绝缘层30上的有源层70，所述源极43和漏极45分别与所述有源层70的两端接触。

具体地，所述第一电极板21的面积大于所述第二电极板41的面积，从而使得第一电极板21能够通过第一过孔61暴露出来，实现第一电极板21与像素电极60之间的电性连接。

优选地，所述第一金属层20和第二金属层40的材料均为钼、铝、铜及钛中的一种或多种的组合，所述第一绝缘层30及钝化层50的材料均为氧化硅及氮化硅中的一种或二者的组合，所述像素电极60的材料为氧化铟锡，所述有源层70的材料可以为非晶硅、多晶硅或氧化物半导体。

需要说明的是，在本发明的阵列基板中，在第二金属层40中形成了第二电极板41和与第二电极板41电性连接的阵列基板公共电极线42，存储电容由第一电极板21、第二电极板41及像素电极60的一部分共同构成，其中第二电极板41与阵列基板公共电极线42电性连接，接入阵列基板公共电压(acom)，第一电极板21、第二电极板41及像素电极60的一部分共同形成了一个夹层电容，相比于现有技术中由第一金属层和第二金属层构成的存储电容，该夹层电容在相同的电容下具有更小的面积，能够提升开口率，改善显示效果。

请参阅图4，本发明还提供一种阵列基板的制作方法，其特征在于，包括如下步骤：

步骤s1、请参阅图5，提供一基板10，在所述基板10上形成金属薄膜并通过第一道光罩制程形成第一金属层20，所述第一金属层20包括：第一电极板21。

进一步地，在所述步骤s1中所述第一金属层20还包括与所述第一电极板21间隔的栅极22及与所述栅极22电性连接的栅极线23，所述栅极22、栅极线23及第一电极板21均通过第一道光罩制程同时形成。优选地，所述第一金属层20的材料为钼、铝、铜及钛中的一种或多种的组合。

步骤s2、在所述第一金属层20和基板10上覆盖第一绝缘层30。

具体地，所述第一绝缘层30通过沉积工艺形成，材料为氧化硅及氮化硅中的一种或二者的组合。

步骤s3、请参阅图6，在所述第一绝缘层30上形成金属薄膜并通过第二道光罩制程形成第二金属层40；所述第二金属层40包括：与所述第一电极板21相对设置的第二电极板41以及与所述第二电极板41电性连接的阵列基板公共电极线42。

具体地，所述步骤s3中所述第二金属层40还包括：与所述第二电极板41及阵列基板公共电极线42间隔的源极43、与所述源极43电性连接的源极线44以及与所述第二电极板41、阵列基板公共电极线42、源极43及源极线44均间隔的漏极45。

具体地，在所述步骤s3中与所述第二金属层40一同制作形成的还包括有源层70，所述有源层70位于在所述栅极22上的第一绝缘层30上，所述源极43和漏极45分别与所述有源层70的两端接触。

具体地，第二金属层40的材料为钼、铝、铜及钛中的一种或多种的组合，所述有源层70的材料可以为非晶硅、多晶硅或氧化物半导体。

进一步地，所述第二电极板41、阵列基板公共电极线42、源极43、源极线44、漏极45、有源层70均通过所述第二道光罩制程同时制作，具体地，所述第二道光罩制程采用的光罩为灰阶光罩或半色调光罩，所述步骤s3具体包括：在所述第一绝缘层30形成一层半导体薄膜，在所述半导体薄膜上形成一层金属薄膜，在所述金属薄膜上覆盖一层光阻，随后通过所述第二道光罩对所述光阻进行图案化，去除除开对应待形成第二电极板41、阵列基板公共电极线42、源极43、源极线44、漏极45及有源层70的沟道区以外的区域的光阻，保留对应待形成第二电极板41、阵列基板公共电极线42、源极43、源极线44、漏极45及有源层70的沟道区的区域上的光阻，并使得对应有源层70的沟道区的光阻的厚度小于其他区域的光阻厚度，接着通过一道湿蚀刻制程和一道干蚀刻制程分别去除未被光阻遮挡的金属薄膜和半导体薄膜，然后通过灰化制程去除对应有源层70的沟道区上的光阻，同时减薄其他区域的光阻，接着通过一道湿蚀刻制程去除对应有源层70的沟道区上的金属薄膜形成源极43和漏极45，接着通过一道干蚀刻制程对有源层70的沟道区中半导体层进行蚀刻，形成沟道区，最后去除剩余的全部光阻层，形成第二金属层40和有源层70。

步骤s4、请参阅图2和图3，在所述第二金属层40和第一绝缘层30上覆盖钝化层50，通过第三道光罩制程形成第一过孔61，所述第一过孔61贯穿所述钝化层50和第一绝缘层30并暴露出所述第一电极板21的一部分。

具体地，在所述步骤s4中还通过第三道光罩制程同时形成第二过孔62，所述第二过孔62贯穿所述钝化层50并暴露出所述漏极45的一部分。所述钝化层50的材料为氧化硅及氮化硅中的一种或二者的组合。

步骤s5、请参阅图1，在所述钝化层50上通过第四道光罩制程形成像素电极60，所述像素电极60的一部分位于所述第二电极板41的上方，并且所述像素电极60通过第一过孔61与所述第一电极板21电性连接。

具体地，所述第一电极板21的面积大于所述第二电极板41的面积，从而使得第一电极板21能够通过第一过孔61暴露出来，实现第一电极板21与像素电极60之间的电性连接。

具体地，所述像素电极60还通过所述第二过孔62与所述漏极45电性连接。所述像素电极60的材料为氧化铟锡。

需要说明的是，上述阵列基板的制作方法采用4道光罩，光罩数量少，制作效率高，制作成本低，且该方法制得的阵列基板，在第二金属层40中形成了第二电极板41和与第二电极板41电性连接的阵列基板公共电极线42，存储电容由第一电极板21、第二电极板41及像素电极60的一部分共同构成，其中第二电极板41与阵列基板公共电极线42电性连接，接入阵列基板公共电压(acom)，第一电极板21、第二电极板41及像素电极60的一部分共同形成了一个夹层电容，相比于现有技术中由第一金属层和第二金属层构成的存储电容，该夹层电容在相同的电容下具有更小的面积，能够提升开口率，改善显示效果。

综上所述，本发明提供一种阵列基板，包括：基板、设于所述基板上的第一金属层、覆盖所述第一金属层及基板的第一绝缘层、设于所述第一绝缘层上的第二金属层、覆盖所述第一绝缘层及第二金属层的钝化层以及设于所述钝化层上的像素电极；所述第一金属层包括第一电极板，所述第二金属层包括与所述第一电极板相对设置的第二电极板以及与所述第二电极板电性连接的阵列基板公共电极线，所述像素电极的一部分位于所述第二电极板的上方，所述像素电极通过贯穿所述钝化层和第一绝缘层的第一过孔与所述第一电极板电性连接，通过所述第一电极板、第二电极板及像素电极共同组成一夹层电容，能够减小相同大小的存储电容的面积，提升开口率。本发明还提供阵列基板的制作方法，能够减小存储电容的面积，提升开口率。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。