一种半导体晶片结构的制作方法

本发明涉及一种半导体晶片结构，特别是关于一种连接垫直接连接导线的半导体结构。

背景技术：

近年来，影音电子产品的普及进一步推动各种影像显示技术的快速发展，其中常见的影像显示技术包含液晶显示器(liquidcrystaldisplay，lcd)、电浆显示器(plasmadisplaypanel，pdp)及背投影显示器(digitallightprocessing，dlp)等，这些影像显示技术常被应用于计算机监视器、电视、手机、数位相机、数位摄影机、mp3随身听、电动游戏机以及其它3c产品等电子产品中。上述电子产品应用都是以轻薄短小为发展趋势，因此势必需要高密度、小体积、便于安装的驱动芯片封装技术来满足以上需求，玻璃覆晶(chiponglass，cog)封装技术正是在这种背景下迅速发展壮大。lcd的电子模块包括玻璃基板上的布线图案和重叠在布线图案上方的半导体元件。这种将半导体晶元直接安装在玻璃基板的玻璃覆晶(chiponglass，cog)封装技术,适用于消费类电子产品的lcd，如手机，pad等便携式产品，成为平面显示器的主要驱动芯片封装技术。

如图1所示，其为一种习知的液晶显示器的半导体晶片与玻璃基板的电性耦合构造，包含上玻璃基板12和下玻璃基板10，其中该下玻璃基板10延伸超出该上玻璃基板12的边缘部安装有半导体晶片13，该半导体晶片13借由该下玻璃基板10边缘部的导线11电性连接到该下玻璃基板10处上形成电子模块。

如图2a及2b所示，其为一种习知的液晶显示器的半导体晶片与玻璃基板的电性耦合形成电子模块的方式，其中半导体晶片13的的本体130表面上有数排连接垫14，及玻璃基板10的表面具有与该连接垫对应的导线11。藉由热压合接合(thermalcompressionbonding)制程，结合压头15向该半导体晶片13施压，该半导体晶片13的连接垫14可下压接触该基板10上的导线11。这种半导体晶片的封装技术的缺点在于：该半导体晶片13的的该连接垫14主要分布在该半导体晶片13的两侧，该半导体晶片13的中部区域和两侧存在高度差，在该压头15按压在该半导体晶片13的背面时，中部区域受按压的力度大，两侧受按压的力度小。另热压合结合制程过程中，该半导体晶片的两侧存在该连接垫，因此该半导体晶片的两侧受热变形的程度更大。基于这两方面的原因，该半导体晶片和该基板结合时，跷跷板效应使该半导体晶片的两侧翘起，该半导体晶片13靠近边缘处的该连接垫14与该导线11结合压痕偏淡，造成该半导体晶片13和该基板10电性结合的可靠性变差。综上所述，按压时半导体晶片边缘翘起会造成半导体晶片和基板电性结合形成的电子模块的可靠性差。

技术实现要素：

本发明的目的在于提供一种半导体晶片结构及包含此半导体晶片结构的电子模块及其形成方法，以克服现有产品存在的上述问题。

为达到上述目的，本发明提供了一种半导体晶片结构，包含本体、第一组连接垫、第二组连接垫以及第三组连接垫，该第一组连接垫、该第二组连接垫以及该第三组连接垫在该本体的同一表面依次并排分布，该第三组连接垫靠近该本体的边缘区域；其中，该第三组连接垫的高度与该第一组连接垫的高度不同。

较佳的，该半导体晶片结构的第一组连接垫中各连接垫的面积大于第二组连接垫和第三组连接垫中各连接垫的面积。

较佳的，该第三组连接垫的高度大于第二组连接垫的高度，且该第三组连接垫与该第二组连接垫的高度差值范围为0.3微米至0.8微米。

较佳的，该半导体晶片结构的该第一组连接垫为输入端子，该第二组连接垫和该第三组连接垫为输出端子。

较佳的，该输出端子的该第三组连接垫包含垫高层和导电层，其中，该导电层层叠于该垫高层的上表面；或者，该第二组连接垫和该第三组连接垫包含垫高层和导电层，其中，该导电层层叠于该垫高层的上表面。

较佳的，该垫高层为铜或铝。

较佳的，该垫高层为具有贯通孔的绝缘材料，该导电层延伸至该贯通孔内以与该本体电性连接。

较佳的，该导电层包括金(au)。

较佳的，该第三组连接垫的垫高层的高度大于第二组连接垫的垫高层的高度，且该第三组连接垫的垫高层与该第二组连接垫的垫高层的高度差值范围为0.3微米至0.8微米。

较佳的，该第一组连接垫、该第二组连接垫以及该第三组连接垫在该本体的表面沿第一方向并排分布；该第三组连接垫包含多个连接垫，该多个连接垫在该本体的表面沿第二方向分布，该第二方向不同于该第一方向；其中，靠近该本体于该第二方向上的边缘区域的该连接垫的高度大于远离该本体于该第二方向上的边缘区域的该连接垫的高度。

较佳的，该半导体晶片结构还包含第四组连接垫，该第四组连接垫与该第二组连接垫分别位于该第三组连接垫的两侧；该第四组连接垫的垫高层的高度大于第三组连接垫的垫高层的高度，且该第四组连接垫的垫高层与该第三组连接垫的垫高层的高度差值范围为0.3微米至0.8微米。

为达到上述目的，本发明还提供了一种电子模块，包含该导体晶片结构以及包含导线的基板，每一该导线包括露出该基板表面的第一端以及远离该第一端的第二端；其中，该半导体晶片结构藉由该连接垫电连接到该基板对应的该导线的该第一端。

为达到上述目的，本发明还提供了一种形成电子模块的方法，提供一个包含多个导线的基板及半导体晶片结构；通过压头按压该半导体晶片的中部，使半导体晶片结构下沉，多个连接垫和多个导线对应地电性耦合形成电子模块。

与现有技术相比，本发明提供的半导体晶片结构及包括此半导体晶片结构的电子模块，藉由连接垫电连接到基板对应导线，该半导体晶片结构的多排连接垫籍由垫高层的设置及高度变化，使该半导体晶片结构边缘处的连接垫的高度大于中间处的垫高层的高度，故本发明的半导体晶片结构和基板电性结合形成的电子模块，在按压时半导体晶片边缘翘的状况下，仍能保证电性连接的可靠性。

附图说明

图1为习知的半导体晶片和基板组装成的电子模块的剖面图；

图2a及2b为习知半导体晶片和基板在组装前和组装后的示意图；

图3a为本发明一实施例的半导体晶片的立体图；

图3b为本发明一实施例的半导体晶片的平面图；

图3c为本发明一实施例的半导体晶片沿着第一方向(a-a)的剖面图；

图4为本发明另一实施例的半导体晶片的第三连接垫沿第二方向(b-b)的剖面图；

图5a为本发明另一实施例的半导体晶片的立体图；

图5b为本发明另一实施例的半导体晶片的平面图；

图5c为本发明另一实施例的半导体晶片的沿着第一方向(a-a)的剖面图；

图6a及6b分别为本发明半导体晶片和基板组装前和组装后的示意图。

具体实施方式

以下将参照相关图式，说明依本发明的半导体晶片结构及包括此半导体晶片结构的电子模块的实施例，为使便于理解，下述实施例中的相同组件以相同的符号标示来说明。

参看图3a及3b所示，揭示了本发明的半导体晶片13的一实施例的示意图，半导体晶片13包含本体130，以及在该半导体晶片本体130的同一表面沿着第一方向d1并排分布的第一组连接垫141、第二组连接垫142以及第三组连接垫143，该第三组连接垫143靠近该本体13的边缘区域，其中该第三组连接垫143的高度与该第一组连接垫141的高度不同.

在一实施例中，该第一组连接垫141中各连接垫的面积大于第二组连接垫142和第三组连接垫143中各连接垫的面积。在一实施例中，该第一组连接垫141为输入端子，该第二组连接垫142和该第三组连接垫143为输出端子，该输入端子的面积大于该输出端子。

较佳的，该第二组连接垫142和第三组连接垫143的高度依次为h0和h1。该第三组连接垫143的高度h1大于第二组连接垫142的高度h0。较佳的，该第三组连接垫与该第二组连接垫的高度差值范围为0.3微米至0.8微米。

较佳的，图3c为图3b于a-a位置处的剖面图，由图3c可知，该第三组连接垫143包含垫高层1431和导电层1432，其中，该导电层1432层叠于该垫高层1431的上表面；或者，该第二组连接垫142和该第三组连接垫143均包含上述包括垫高层1431和导电层1432的层叠结构。

较佳的，该垫高层1431为铜或铝。

较佳的，该导电层1432为具有贯通孔的绝缘材料，该导电层1432延伸至该贯通孔内以与该本体13电性连接。

图4为本发明提供的一种半导体晶片的另一实施例。图4为第三组连接垫143在b-b位置处的剖面图，如图4所示，该第三组连接垫143包含多个连接垫，该多个连接垫143在该本体的表面沿第二方向d2分布，该第二方向d2不同于该第一方向d1；其中，在该第二方向d2上该本体的边缘区域的该多个连接垫的高度大于远离该第二方向d2上该本体的边缘区域的该多个连接垫的高度，较佳的，该多个连接垫的该导电层1432高度相等，在第二方向d2上，该多个连接垫的该垫高层1431的高度从该本体的边缘区域到该本体的边缘区域逐渐变大。较佳的，第二方向d2垂直于第一方向d1。

参看图5a及5b所示,为本发明提供的一种半导体晶片的另一实施例。半导体晶片13还包含第四组连接垫144，该第四组连接垫144和第二组连接垫142分别设置在第三组连接垫143的两侧；该第二组连接垫142、第三组连接垫143的及第四组连接垫144沿第一方d1顺序排列，形成了三排输出端子，该第二组连接垫142、第三组连接垫143及第四组连接垫144的高度依次为h0、h1及h2。较佳地，h0＜h1＜h2。图5c为图5b于a-a位置处的剖面图，由图5c可知，该第二组连接垫142、第三组连接垫的导电层1432及第四组连接垫的导电层1442的高度一致，均为h0；该第二组连接垫未包含垫高层；该第四组连接垫的垫高层1441的高度大于第三组连接垫的垫高层1431的高度。由于这种不同组连接垫的垫高层存在高度差的设计方式，该半导体晶片结构从该第二组连接垫142、第三组连接垫143到靠近该本体130边缘区域的该第四组连接垫的高度依次升高。较佳地，该第四组连接垫的垫高层1441与该第三组连接垫的垫高层1431的高度差值范围为0.3微米至0.8微米。在另一实施例中，该第二组连接垫142、第三组连接垫的导电层1432及第四组连接垫的导电层1442的高度也可以不相同，本发明不以此为限。

参看图6a、6b所示，为本发明半导体晶片和基板在组装前和组装后的示意图，其中半导体晶片13的表面上有数排连接垫14，及玻璃基板10的表面具有与该连接垫对应的导线11。每一该导线11包括露出该基板表面的第一端以及远离该第一端的第二端；其中，该半导体晶片结构13藉由该连接垫电连接到该基板10对应的该导线11的该第一端。藉由热压合接合(thermalcompressionbonding)制程，结合压头15向该半导体晶片13施压，该半导体晶片13的连接垫14可下压接触该基板10上的导线11。这种半导体晶片的封装技术的优点在于：该半导体晶片13的该连接垫14在第一方向上高度逐渐升高。即使热压合结合制程过程中，该半导体晶片13存在受压不均和受热变形不均导致的中部下沉，边缘翘起现象，由于这种特定的高度差的存在，仍能保证该半导体晶片连接垫和玻璃基板布线图案耦合的可靠性，多排连接垫压痕深度均匀。

综上所述，本发明的半导体晶片通过改变边缘排连接垫的高度，来解决半导体晶片按压时，边缘翘起造成半导体晶片和基板电性结合形成的电子模块的可靠性差的问题。

藉由以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所揭露的较佳具体实施例来对本发明的保护范围加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的保护范围内。因此，本发明所申请的权利要求的保护范围应该根据上述的说明作最宽广的解释，以致使其涵盖所有可能的改变以及具相等性的安排。