像素结构及其驱动方法、显示面板和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种像素结构及其驱动方法、显示面板和显示装置。
【背景技术】
[0002]随着液晶显示技术的日益成熟，液晶显示面板由于具有寿命长、体积小、功耗低等优点，被广泛应用于电视、显示器、便携电脑、平板电脑、移动电话等设备中。常见的液晶显示面板的驱动，以极性反转可分为帧反转、列反转、行反转和点反转。当采用点反转驱动方式时，液晶显不面板画面品质最好，但是功耗较大。
[0003]图1示出了传统的阵列基板的示意图。在图1所示的阵列基板中，每一条数据线控制一列，每一条栅线控制一行。当需要实现显示时，将某一行的栅线置为有效，此时该行的薄膜晶体管开启，数据线上的数据电压对该行像素充电。当扫描到下一行时，其他行的栅极电压都为无效，薄膜晶体管关闭，像素上的电压得以保存；同时将该下一行的栅线置高，此时该下一行的薄膜晶体管开启，数据线上的数据电压对该行像素充电，对于点反转方式而言，需要反转数据线上的数据电压的极性。如图2所示，栅线每扫描到一行，数据线上的数据电压的极性都需要进行一次反转，因此所需的功耗非常高。
【发明内容】
[0004]本发明的主要目的在于提供一种像素结构及其驱动方法、显示面板和显示装置，解决点反转驱动方式下显示面板功耗大的问题。
[0005]为了达到上述目的，本发明提供了一种像素结构，包括M行栅线、N列数据线，以及M行N列像素单元，每一所述像素单元包括一像素电极和一薄膜晶体管，该薄膜晶体管的漏极与该像素电极连接；M和N都为正整数；
[0006]在行上相邻的两像素单元包括的薄膜晶体管的源极分别与两相邻的数据线连接;
[0007]在列上相邻的两像素单元包括的薄膜晶体管的源极分别与两相邻的数据线连接。
[0008]实施时，每一行像素单元包括的所有薄膜晶体管的栅极都与同一行栅线连接。
[0009]实施时，当所述像素结构包括奇数行像素单元时，
[0010]奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接；
[0011]偶数行第η列像素单元包括的薄膜晶体管的源极与第η-1列数据线连接；η为小于或等于N的正整数。
[0012]实施时，当所述像素结构包括奇数行像素单元时，
[0013]奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接；
[0014]偶数行第η列像素单元包括的薄膜晶体管的源极与第η+1列数据线连接；η为小于或等于N的正整数。
[0015]实施时，当所述像素结构包括偶数行像素单元时，
[0016]除了最后一行像素单元之外，奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接，偶数行第η列像素单元包括的薄膜晶体管的源极与第η-1列数据线连接;
[0017]最后一行像素单元包括的薄膜晶体管的源极与第η+1列数据线连接；η为小于或等于N的正整数。
[0018]实施时，当所述像素结构包括偶数行像素单元时，
[0019]除了最后一行像素单元之外，奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接，偶数行第η列像素单元包括的薄膜晶体管的源极与第η+1列数据线连接;
[0020]最后一行像素单元包括的薄膜晶体管的源极与第η-1列数据线连接；η为小于或等于N的正整数。
[0021]本发明还提供了一种像素结构的驱动方法，用于驱动上述的像素结构，所述驱动方法包括:
[0022]控制每一条数据线上的数据电压在一帧的时间内极性保持不变，控制在相邻帧数据线上的数据电压的极性反转。
[0023]本发明还提供了一种显示面板，包括上述的像素结构。
[0024]本发明还提供了一种显示装置，包括上述的显示面板。
[0025]与现有技术相比，本发明所述的像素结构及其驱动方法、显示面板和显示装置，可以在一帧的时间内仅变换一次数据线上的数据电压的极性即可以实现点反转，能够使用列反转驱动来实现点反转的效果，从而可以大大减小功耗。
【附图说明】
[0026]图1是现有的像素结构的结构图；
[0027]图2是为现有的像素结构提供的数据电压的时序图；
[0028]图3Α、图3Β、图3C是本发明所述的像素结构的第一实施例、第二实施例、第三实施例的结构图；
[0029]图4是为本发明实施例所述的像素结构提供的数据电压的时序图。
【具体实施方式】
[0030]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0031]本发明实施例所述的像素结构，包括M行栅线、N列数据线，以及M行N列像素单元，每一所述像素单元包括一像素电极和一薄膜晶体管，该薄膜晶体管的漏极与该像素电极连接；Μ和N都为正整数；
[0032]在行上相邻的两像素单元包括的薄膜晶体管的源极分别与两相邻的数据线连接;
[0033]在列上相邻的两像素单元包括的薄膜晶体管的源极分别与两相邻的数据线连接。
[0034]采用本发明实施例所述的像素结构，可以在一帧的时间内仅变换一次数据线上的数据电压的极性即可以实现点反转，能够使用列反转驱动来实现点反转的效果，从而可以大大减小功耗。
[0035]具体的，每一行像素单元包括的所有薄膜晶体管的栅极都与同一行栅线连接，即同一行像素单元包括的所有薄膜晶体管被同一行栅线控制。
[0036]具体的，当所述像素结构包括奇数行像素单元时，
[0037]奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接；
[0038]偶数行第η列像素单元包括的薄膜晶体管的源极与第η-1列数据线连接。
[0039]具体的，当所述像素结构包括奇数行像素单元时，
[0040]奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接；
[0041]偶数行第η列像素单元包括的薄膜晶体管的源极与第η+1列数据线连接。
[0042]具体的，当所述像素结构包括偶数行像素单元时，
[0043]除了最后一行像素单元之外，奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接，偶数行第η列像素单元包括的薄膜晶体管的源极与第η-1列数据线连接;
[0044]最后一行像素单元包括的薄膜晶体管的源极与第η+1列数据线连接。
[0045]具体的，当所述像素结构包括偶数行像素单元时，
[0046]除了最后一行像素单元之外，奇数行第η列像素单元包括的薄膜晶体管的源极与第η列数据线连接，偶数行第η列像素单元包括的薄膜晶体管的源极与第η+1列数据线连接;
[0047]最后一行像素单元包括的薄膜晶体管的源极与第η-1列数据线连接。
[0048]下面将结合附图对本发明的实施例进行详细描述。
[0049]如图3Α所示，本发明所述的像素结构