掩膜板及设计方法、阵列基板及制作方法、相关显示装置的制造方法
【专利摘要】本发明公开了一种掩膜板及设计方法、阵列基板及制作方法、相关显示装置，用以减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。掩膜板用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，第一区域包括若干第一半透光区域，第二区域包括若干第二半透光区域，其中，第二半透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值小于零；预设方向为与阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。
【专利说明】
掩膜板及设计方法、阵列基板及制作方法、相关显示装置
技术领域
[0001] 本发明涉及显示技术领域，尤其涉及一种掩膜板及设计方法、阵列基板及制作方 法、相关显示装置。
【背景技术】
[0002] 薄膜晶体管液晶显不面板（Thin Film Transistor Liquid Crystal Display， TFT-LCD)是目前常用的平板显示器，液晶显示面板以其体积小、功耗低、无辐射、分辨率高 等优点，被广泛地应用于现代数字信息化设备中。
[0003] 随着TFT-LCD的发展，现有技术对栅极驱动集成电路进行了改进，采用阵列基板行 驱动电路(Gate Driver On Array，G0A)技术将栅极驱动集成电路(Gate IC)直接做在阵列 (Array)基板上，在实际生产过程中降低了购买集成电路的成本。
[0004] 具体地，现有技术Array基板划分为显示区和周边电路区，GOA技术将栅极驱动集 成电路做在周边电路区中，制作的栅极驱动集成电路包括若干第一薄膜晶体管，阵列基板 的显示区包括若干阵列排列的第二薄膜晶体管，其中制作第一薄膜晶体管的源极和漏极与 制作第二薄膜晶体管的源极和漏极采用同一张掩膜板。
[0005] 但现有技术制作形成的周边电路区包括的第一薄膜晶体管的沟道长度与显示区 包括的第二薄膜晶体管的沟道长度存在差异，而沟道长度决定薄膜晶体管器件的宽长比 (W/L)，是影响薄膜晶体管开关比（Ion/Ioff)等电性参数的关键因素，导致现有技术制作形 成的显示面板的特性较差。
【发明内容】
[0006] 本发明实施例提供了一种掩膜板及设计方法、阵列基板及制作方法、相关显示装 置，用以减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道 长度的差异，提高显示面板的特性。
[0007] 本发明实施例提供的一种掩膜板，用于对阵列基板曝光，包括对阵列基板的显示 区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，所述第一区域包括若干第 一半透光区域，所述第二区域包括若干第二半透光区域，其中，所述第二半透光区域在预设 方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值小于零；
[0008]所述预设方向为与所述阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。 [0009]由本发明实施例提供的掩膜板，该掩膜板的第二半透光区域在预设方向上的长度 值小于所述第一半透光区域在预设方向上的长度值，预设方向为与阵列基板上设置的薄膜 晶体管的沟道长度垂直的方向，由于当掩膜板的第二半透光区域在预设方向上的长度值等 于第一半透光区域在预设方向上的长度值时，采用这种掩膜板对阵列基板曝光后，位于显 示区的薄膜晶体管的沟道长度值小于位于周边电路区的薄膜晶体管的沟道长度值，本发明 实施例通过减小掩膜板的第二半透光区域在预设方向上的长度值，使得此时周边电路区对 应的薄膜晶体管的沟道长度值减小，进而能够减小周边电路区包括的薄膜晶体管的沟道长 度与显示区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
[0010]本发明实施例还提供了一种上述掩膜板的设计方法，该方法包括确定所述第二半 透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值的 方法，具体包括：
[0011]根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定所述第二半 透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值。
[0012] 较佳地，所述补偿值计算基准为所述第二半透光区域在预设方向上的长度增加值 与该长度增加值对应的实际长度增加值之间的对应关系；
[0013] 所述实际长度增加值为采用所述掩膜板对阵列基板进行构图工艺后，所述阵列基 板上与所述第二半透光区域对应区域在预设方向上的测试长度值。
[0014] 较佳地，所述实际工艺差值为当所述第一半透光区域在预设方向上的长度值等于 所述第二半透光区域在预设方向上的长度值时，采用所述掩膜板对阵列基板进行构图工艺 后，所述阵列基板上与所述第一半透光区域对应区域在预设方向上的测试长度值与所述第 二半透光区域对应区域在预设方向上的测试长度值的差值。
[0015] 较佳地，所述构图工艺包括光刻胶的涂覆、曝光、显影以及去除光刻胶的部分或全 部过程。
[0016] 本发明实施例还提供了一种采用上述掩膜板制作阵列基板的方法，该方法包括制 作显示区的薄膜晶体管和制作周边电路区的薄膜晶体管，具体包括：
[0017] 提供一基底；
[0018] 在所述基底上沉积一层金属膜层，在所述金属膜层上涂覆光刻胶，采用所述掩膜 板进行构图工艺，形成所述显示区的薄膜晶体管的源极和漏极，以及所述周边电路区的薄 膜晶体管的源极和漏极。
[0019] 本发明实施例还提供了一种阵列基板，该阵列基板采用上述阵列基板的制作方法 制作形成。
[0020] 本发明实施例还提供了一种显示面板，该显示面板包括上述的阵列基板。
[0021] 本发明实施例还提供了一种显示装置，该显示装置包括上述的显示面板。
【附图说明】
[0022] 图1为阵列基板包括的周边电路区和显示区的结构示意图；
[0023] 图2(a)为阵列基板周边电路区包括的薄膜晶体管的结构示意图；
[0024] 图2(b)为阵列基板显示区包括的薄膜晶体管的结构示意图；
[0025]图3-图6为形成阵列基板周边电路区以及显示区包括的薄膜晶体管的源极和漏极 时不同过程的结构示意图；
[0026] 图7为本发明实施例提供的一种掩膜板的平面结构示意图；
[0027] 图8为本发明实施例提供的掩膜板包括的第二半透光区域在预设方向上的设计长 度值与采用该掩膜板对阵列基板进行构图工艺后测试的阵列基板上与第二半透光区域对 应区域在预设方向上的长度值的对应关系示意图；
[0028] 图9为本发明实施例在确定实际工艺差值时，掩膜板的半透光区域设计值与采用 掩膜板曝光后光刻胶部分保留区的厚度值的对应关系示意图；
[0029] 图10为本发明实施例提供的一种采用上述掩膜板制作阵列基板的方法流程图。
【具体实施方式】
[0030] 附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说 明本
【发明内容】
。
[0031] 如图1所示，阵列基板划分为显示区12和周边电路区11，周边电路区11包括若干第 一薄膜晶体管，显示区12包括若干第二薄膜晶体管，第一薄膜晶体管的结构如图2(a)所示， 第二薄膜晶体管的结构如图2(b)所示，从图2(a)和图2(b)可以看到，第一薄膜晶体管和第 二薄膜晶体管的图案(Patten)不同，第一薄膜晶体管大多设计为连续的长沟道，第一薄膜 晶体管形成源极和漏极时采用单狭缝掩膜板(Modified Single Slit Mask)曝光后需要被 显影的区域较小；而第二薄膜晶体管大多设计为若干个像素结构，形成源极和漏极时采用 单狭缝掩膜板曝光后需要被显影的区域相对较大。单狭缝掩膜板是将薄膜晶体管的沟道位 置处透光区的尺寸做到低于曝光机的解析度，从而使得光源只有小于等于70%的光可通过 这个透光区照射光刻胶，最终达成半透光的效果。
[0032]如图3所示，制作第一薄膜晶体管和第二薄膜晶体管的源极和漏极时，首先在衬底 基板10上沉积一层金属层21，然后在金属层21上涂覆光刻胶22,之后采用单狭缝掩膜板对 光刻胶22进行曝光，曝光后进行显影，根据图2(a)和图2(b)可知，曝光后第二薄膜晶体管需 要被显影的区域相对较大，因此在显影过程中，消耗的显影液较多；曝光后第一薄膜晶体管 需要被显影的区域相对较小，因此在显影过程中，消耗的显影液较少。其中，采用的单狭缝 掩膜板包括对阵列基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二 区域，第一区域包括若干第一半透光区域，第二区域包括若干第二半透光区域，第一半透光 区域在预设方向上的长度值与第二半透光区域在预设方向上的长度值相等，这里的预设方 向为与第一薄膜晶体管或第二薄膜晶体管的沟道长度垂直的方向。
[0033] 如图3所示，显影后光刻胶22形成光刻胶完全保留区（对应图中光刻胶厚度较厚的 区域）、光刻胶部分保留区（对应图中光刻胶厚度较薄的区域)和光刻胶完全去除区。而由于 单狭缝掩膜板设计的第一半透光区域在预设方向上的长度值与第二半透光区域在预设方 向上的长度值相等，则此时显示区12对应的光刻胶部分保留区的光刻胶厚度正常，如图中 的厚度hi;而周边电路区11对应的光刻胶部分保留区的光刻胶厚度偏低，原因为此区域消 耗的显影液少，因此这个区域的显影液浓度会上升，消耗光刻胶的能力增强，最终使得这个 区域保留的光刻胶厚度偏低，如图中的厚度h2。
[0034] 如图4所示，对显示区12和周边电路区11未被光刻胶覆盖区域的金属层进行刻蚀， 分别形成显示区12的金属层212和周边电路区11的金属层211。之后进行灰化(Ashing)工 艺，去除光刻胶部分保留区的光刻胶，如图5所示，由于周边电路区11对应的光刻胶部分保 留区的光刻胶厚度偏低，因此在灰化过程中这部分光刻胶被去除的较多，最终显示区12对 应位置处的光刻胶之间的距离al较周边电路区11对应位置处的光刻胶之间的距离a2小。
[0035] 最后，对显示区12和周边电路区11未被光刻胶覆盖区域的金属层再次进行刻蚀， 在显示区12形成第二薄膜晶体管的源极2121和漏极2122,在周边电路区11形成第一薄膜晶 体管的源极2111和漏极2112,如图6所示，此时第二薄膜晶体管的沟道长度值Ll小于第一薄 膜晶体管的沟道长度值L2。
[0036] 因此，当曝光时采用的单狭缝掩膜板设计的第一半透光区域在预设方向上的长度 值与第二半透光区域在预设方向上的长度值相等时，显示区对应的光刻胶部分保留区的光 刻胶厚度与周边电路区对应的光刻胶部分保留区的光刻胶厚度存在差异，最终会导致显示 区包括的薄膜晶体管的沟道长度与周边电路区包括的薄膜晶体管的沟道长度的差异。
[0037] 有鉴于此，本发明实施例提供了一种掩膜板及设计方法、阵列基板及制作方法、相 关显示装置，用以减小周边电路区包括的薄膜晶体管的沟道长度与显示区包括的薄膜晶体 管的沟道长度的差异，提高显示面板的特性。
[0038]为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进 一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施 例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的 所有其它实施例，都属于本发明保护的范围。
[0039] 下面结合附图详细介绍本发明具体实施例提供的掩膜板及其设计方法。
[0040] 如图7所示，本发明具体实施例提供了一种掩膜板，用于对阵列基板曝光，包括对 阵列基板的显示区曝光的第一区域61和对阵列基板的周边电路区曝光的第二区域62,第一 区域61包括若干第一半透光区域611，第二区域62包括若干第二半透光区域622,其中，第二 半透光区域622在预设方向上的长度值与第一半透光区域611在预设方向上的长度值的差 值小于零，预设方向为与阵列基板上设置的薄膜晶体管的沟道长度垂直的方向，预设方向 如图中的箭头所示的方向。
[0041] 本发明具体实施例中第一半透光区域611在预设方向上的长度值为L61，该长度值 指第一半透光区域在预设方向上的区域边界之间的距离，同样地，第二半透光区域622在预 设方向上的长度值L62指第二半透光区域在预设方向上的区域边界之间的距离。
[0042] 根据以上对附图1至附图6的分析可知，当采用第二半透光区域在预设方向上的长 度值等于第一半透光区域在预设方向上的长度值的掩膜板对阵列基板曝光后，位于显示区 的薄膜晶体管的沟道长度值小于位于周边电路区的薄膜晶体管的沟道长度值，本发明具体 实施例通过减小第二半透光区域在预设方向上的长度值，使得周边电路区对应的薄膜晶体 管的沟道长度值减小，进而能够减小周边电路区包括的薄膜晶体管的沟道长度与显示区包 括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
[0043] 本发明具体实施例还提供了一种上述掩膜板的设计方法，该方法包括确定第二半 透光区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值的方法， 具体包括：
[0044] 根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定第二半透光 区域在预设方向上的长度值与第一半透光区域在预设方向上的长度值的差值。
[0045] 具体地，本发明具体实施例中补偿值计算基准为第二半透光区域在预设方向上的 长度增加值与该长度增加值对应的实际长度增加值之间的对应关系；其中，实际长度增加 值为采用掩膜板对阵列基板进行构图工艺后，阵列基板上与第二半透光区域对应区域在预 设方向上的测试长度值。本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影以 及去除光刻胶的部分或全部过程。
[0046] 具体地，本发明具体实施例中实际工艺差值为当第一半透光区域在预设方向上的 长度值等于第二半透光区域在预设方向上的长度值时，采用掩膜板对阵列基板进行构图工 艺后，阵列基板上与第一半透光区域对应区域在预设方向上的测试长度值与第二半透光区 域对应区域在预设方向上的测试长度值的差值。本发明具体实施例中的构图工艺包括光刻 胶的涂覆、曝光、显影以及去除光刻胶的部分或全部过程。
[0047]下面以一个具体的实施例说明本发明具体实施例根据预先建立的补偿值计算基 准，以及预先获得的实际工艺差值确定第二半透光区域在预设方向上的长度值与第一半透 光区域在预设方向上的长度值的差值的方法。
[0048]本发明具体实施例在建立补偿值计算基准时，首先将掩膜板的第二半透光区域在 预设方向上设计多组不同的长度值，如:第二半透光区域在预设方向上设计的长度值分别 为1.7μπι、1.9μπι和2.1μπι;接着，采用第二半透光区域在预设方向上设计的不同长度值的掩 膜板对阵列基板进行构图工艺，构图工艺后分别测试阵列基板上与第二半透光区域对应区 域在预设方向上的长度值，得到第二半透光区域在预设方向上的长度增加值与该长度增加 值对应的实际长度增加值之间的对应关系。
[0049] 具体如图8所示，图中横坐标表示第二半透光区域在预设方向上的设计长度值，纵 坐标表示构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度 值，当第二半透光区域在预设方向上设计的长度值为1.7μπι时，构图工艺后测试的阵列基板 上与第二半透光区域对应区域在预设方向上的长度值为3.32μπι;当第二半透光区域在预设 方向上设计的长度值为1.9μπι时，构图工艺后测试的阵列基板上与第二半透光区域对应区 域在预设方向上的长度值为3.74μπι;第二半透光区域在预设方向上设计的长度值为2. Ιμπι 时，构图工艺后测试的阵列基板上与第二半透光区域对应区域在预设方向上的长度值为 4.15μπι。实际生产过程中，通过大量的上述测试过程，得到本发明具体实施例中掩膜板的第 二半透光区域在预设方向上的长度值每增加0 · 2um，工艺完成后实际长度值增加约0 · 4um〇
[0050] 本发明具体实施例在确定实际工艺差值时，首先将掩膜板的第一半透光区域在预 设方向上的长度值与第二半透光区域在预设方向上的长度值设计为相等的值，这里记为半 透光区域设计值，如图9所示，横坐标表示半透光区域分别在曝光强度为40毫焦(mj)和45mj 时的设计值，纵坐标表示采用这种半透光区域设计值的掩膜板对光刻胶曝光后，光刻胶部 分保留区的厚度值，这里以曝光强度为40mj为例说明，在40mj下，由于实际工艺中光刻胶部 分保留区的理想厚度值为5000埃(A )，从图9中可以看到，此时半透光区域设计值约为 2.Oum，因此在确定实际工艺差值时，将掩膜板在第一半透光区域在预设方向上的长度值设 计为等于第二半透光区域在预设方向上的长度值等于2.Oum，另外，图9中45mj下光刻胶部 分保留区的厚度值的变化趋势与40mj下的一致，实验数据较可靠;接着，采用这种设计的掩 膜板对阵列基板进行构图工艺，构图工艺后分别测试阵列基板上与第一半透光区域对应区 域在预设方向上的长度值，以及阵列基板上与第二半透光区域对应区域在预设方向上的长 度值，通过实际测试可知，阵列基板上与第一半透光区域对应区域在预设方向上的长度值 比阵列基板上与第二半透光区域对应区域在预设方向上的长度值小约〇 · 2um到0 · 3um〇
[0051] 这时，根据本发明具体实施例上述得到的补偿值计算基准，即掩膜板的第二半透 光区域在预设方向上的长度值每增加〇.2um，工艺完成后实际长度值增加约0.4um，以及上 面确定的实际工艺差值，本发明具体实施例第二半透光区域在预设方向上的长度值设计为 1.9um，第一半透光区域在预设方向上的长度值设计为2um〇
[0052] 为了进一步验证本发明具体实施例采用第二半透光区域在预设方向上的长度值 为1.9um，第一半透光区域在预设方向上的长度值为2um的掩膜板曝光后，阵列基板上的第 一薄膜晶体管的沟道长度值与第二薄膜晶体管的沟道长度值之间的关系，本发明具体实施 例在51毫焦(mj)下对阵列基板进行曝光，之后测试形成的阵列基板上的第一薄膜晶体管的 沟道长度值与第二薄膜晶体管的沟道长度值，测试结果显示第一薄膜晶体管的沟道长度值 与第二薄膜晶体管的沟道长度值相等。这样，本发明具体实施例使得周边电路区包括的薄 膜晶体管的沟道长度与显示区包括的薄膜晶体管的沟道长度的差异进一步得到了减小，从 而使得显示面板的特性得到了进一步的提升。
[0053]如图10所示，本发明具体实施例还提供了一种采用上述的掩膜板制作阵列基板的 方法，该方法包括制作显示区的薄膜晶体管和制作周边电路区的薄膜晶体管，具体包括：
[0054] S1001、提供一基底；
[0055] S1002、在所述基底上沉积一层金属膜层，在所述金属膜层上涂覆光刻胶，采用所 述掩膜板进行构图工艺，形成所述显示区的薄膜晶体管的源极和漏极，以及所述周边电路 区的薄膜晶体管的源极和漏极。
[0056] 本发明具体实施例曝光时采用的本发明具体实施例提供的掩膜板的第一半透光 区域与显示区的薄膜晶体管的沟道区域对应，第一半透光区域在预设方向上的长度值对应 显示区的薄膜晶体管的沟道长度值;第二半透光区域与周边电路区的薄膜晶体管的沟道区 域对应，第二半透光区域在预设方向上的长度值对应周边电路区的薄膜晶体管的沟道长度 值。
[0057] 本发明具体实施例中采用掩膜板进行的构图工艺时，包括曝光、显影、刻蚀以及光 刻胶的去除过程，本发明具体实施例当在金属膜层上涂覆的光刻胶为正性光刻胶时，采用 掩膜板曝光以及显影后，光刻胶完全保留区对应掩膜板的非透光区，显示区对应位置处的 光刻胶部分保留区对应掩膜板的第一半透光区域，周边电路区对应位置处的光刻胶部分保 留区对应掩膜板的第二半透光区域，光刻胶完全去除区对应掩膜板的全透光区；其中，本发 明具体实施例光刻胶完全保留区对应需要形成薄膜晶体管的源极和漏极的区域，光刻胶部 分保留区对应需要形成薄膜晶体管的沟道的区域，光刻胶完全去除区对应基底上的其它区 域。
[0058]本发明具体实施例当在金属膜层上涂覆的光刻胶为负性光刻胶时，采用掩膜板曝 光以及显影后，光刻胶完全保留区对应掩膜板的全透光区，显示区对应位置处的光刻胶部 分保留区对应掩膜板的第一半透光区域，周边电路区对应位置处的光刻胶部分保留区对应 掩膜板的第二半透光区域，光刻胶完全去除区对应掩膜板的非透光区。
[0059] 本发明具体实施例还提供了一种阵列基板，该阵列基板采用本发明具体实施例提 供的阵列基板的制作方法制作形成。
[0060] 本发明具体实施例还提供了一种显示面板，该显示面板包括本发明具体实施例提 供的上述阵列基板。
[0061] 本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提 供的上述显示面板，该显示装置可以为液晶面板、液晶显示器、液晶电视、有机发光二极管 (Organic Light Emitting Diode，0LED)面板、OLED显示器、OLED电视或电子纸等显示装 置。
[0062] 综上所述，本发明具体实施例提供一种掩膜板，用于对阵列基板曝光，包括对阵列 基板的显示区曝光的第一区域和对阵列基板的周边电路区曝光的第二区域，第一区域包括 若干第一半透光区域，第二区域包括若干第二半透光区域，其中，第二半透光区域在预设方 向上的长度值与第一半透光区域在预设方向上的长度值的差值小于零;预设方向为与阵列 基板上设置的薄膜晶体管的沟道长度垂直的方向。由于采用第二半透光区域在预设方向上 的长度值等于第一半透光区域在预设方向上的长度值的掩膜板对阵列基板曝光后，位于显 示区的薄膜晶体管的沟道长度值小于位于周边电路区的薄膜晶体管的沟道长度值，本发明 具体实施例通过减小第二半透光区域在预设方向上的长度值，使得周边电路区对应的薄膜 晶体管的沟道长度值减小，进而能够减小周边电路区包括的薄膜晶体管的沟道长度与显示 区包括的薄膜晶体管的沟道长度的差异，提高显示面板的特性。
[0063]显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1. 一种掩膜板，用于对阵列基板曝光，包括对阵列基板的显示区曝光的第一区域和对 阵列基板的周边电路区曝光的第二区域，所述第一区域包括若干第一半透光区域，所述第 二区域包括若干第二半透光区域，其特征在于，所述第二半透光区域在预设方向上的长度 值与所述第一半透光区域在预设方向上的长度值的差值小于零； 所述预设方向为与所述阵列基板上设置的薄膜晶体管的沟道长度垂直的方向。2. -种如权利要求1所述的掩膜板的设计方法，其特征在于，所述方法包括确定所述第 二半透光区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差 值的方法，具体包括： 根据预先建立的补偿值计算基准，以及预先获得的实际工艺差值确定所述第二半透光 区域在预设方向上的长度值与所述第一半透光区域在预设方向上的长度值的差值。3. 根据权利要求2所述的设计方法，其特征在于，所述补偿值计算基准为所述第二半透 光区域在预设方向上的长度增加值与该长度增加值对应的实际长度增加值之间的对应关 系； 所述实际长度增加值为采用所述掩膜板对阵列基板进行构图工艺后，所述阵列基板上 与所述第二半透光区域对应区域在预设方向上的测试长度值。4. 根据权利要求2所述的设计方法，其特征在于，所述实际工艺差值为当所述第一半透 光区域在预设方向上的长度值等于所述第二半透光区域在预设方向上的长度值时，采用所 述掩膜板对阵列基板进行构图工艺后，所述阵列基板上与所述第一半透光区域对应区域在 预设方向上的测试长度值与所述第二半透光区域对应区域在预设方向上的测试长度值的 差值。5. 根据权利要求3或4所述的设计方法，其特征在于，所述构图工艺包括光刻胶的涂覆、 曝光、显影以及去除光刻胶的部分或全部过程。6. -种采用权利要求1所述的掩膜板制作阵列基板的方法，其特征在于，所述方法包括 制作显示区的薄膜晶体管和制作周边电路区的薄膜晶体管，具体包括： 提供一基底； 在所述基底上沉积一层金属膜层，在所述金属膜层上涂覆光刻胶，采用所述掩膜板进 行构图工艺，形成所述显示区的薄膜晶体管的源极和漏极，以及所述周边电路区的薄膜晶 体管的源极和漏极。7. -种阵列基板，其特征在于，所述阵列基板采用权利要求6所述的方法制作形成。8. -种显示面板，其特征在于，包括权利要求7所述的阵列基板。9. 一种显示装置，其特征在于，包括权利要求8所述的显示面板。
【文档编号】H01L27/12GK105842980SQ201610388518
【公开日】2016年8月10日
【申请日】2016年6月2日
【发明人】毕鑫, 林承武, 赵永亮, 宁智勇, 王兆君, 张超
【申请人】京东方科技集团股份有限公司, 重庆京东方光电科技有限公司