专利名称：半导体器件及其制造方法
技术领域：
本发明涉及具有氮化钛膜的半导体器件及其制造方法。
背景技术：
以往，在使用了Ta2O5、HfO2、BaSrTiO3等金属氧化物的强电介质作为电介质层的电容器中，作为上部电极，可以使用通过化学汽相生长法(Chemical Vapor Deposition method，以下称为CVD)形成的氮化钛膜(以下称为TiN膜)。作为该TiN膜的制造条件，一般采用卤化钛气体(例如，TiCl4气体)和氨气(NH3气体)作为原料气体，在成膜温度约为600℃下进行。
但是，在下部电极中采用多晶硅的MIS(金属绝缘体硅)电容器、下部电极中具有金属或金属导电性氮化物等的MIM(金属绝缘体金属)电容器中，如果在600℃下形成作为上部电极的TiN膜，则存在电容器的漏电流增大的问题。因此，将TiN膜的成膜温度降低至400℃～500℃来形成TiN膜(例如，参照(日本)特开平08-279558号公报)。
可是，如果将TiN膜的成膜温度降低至500℃或500℃以下，则电容器的漏电流变小，但在TiN膜上产生异常生长物。这样的异常生长物，在作为上部电极的TiN膜的加工时，作为腐蚀残渣被保留，本来应该绝缘的上部电极和接触栓塞产生电接触，有时产生半导体器件的动作缺陷。
此外，即使在被期待作为下一代晶体管的、采用HfO2等的强电介质作为栅极绝缘膜的晶体管中，也要求作为栅电极的TiN膜形成时的低温化。这是因为存在以下问题上述高介电常数的金属氧化物因400℃～500℃的热经历而引起结晶化，通过其结果产生的以晶粒边界或缺陷能级为媒介的导电，漏电流增加。可是，如果将TiN膜的成膜温度下降至400℃或400℃以下，则在TiN膜上产生很多异常生长物，如果作为栅电极还埋入钨(以下，称为W)等，则TiN膜的具有异常生长物的部分减少W的截面积，与TiN相比，电流集中在电阻小的W上，使电迁移寿命明显降低。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，即使在CVD法中将TiN膜的成膜温度降低至450℃或450℃以下、甚至降低至400℃或400℃以下，仍可抑制TiN膜的异常生长物的发生。
本发明为半导体器件的制造方法，该半导体器件包含氮化钛膜，其特征在于，该制造方法包括通过化学汽相生长法形成TiN膜的成膜工序；将形成的TiN膜在氨气的气氛下进行热处理的退火工序；将所述氨气进行提纯的氨气提纯工序；以及将所述成膜工序、所述退火工序和所述氨气提纯工序重复进行至少一次的工序；所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，在每次所述成膜工序中形成厚度为1nm～5nm的TiN膜，将所述退火工序进行2秒～60秒。
如上述那样，根据本发明，可以提供一种半导体器件及其制造方法，即使CVD法中TiN膜的成膜温度在450℃或450℃以下，进而下降至400℃或400℃以下，TiN膜的异常生长物的产生也被抑制。
本发明的上述和其他目的、特征、方案和优点从与添加的附图相关联理解的有关本发明的以下详细的说明中会清楚。
图1是说明本发明的半导体器件的一制造方法的示意图。
图2是说明本发明的半导体器件的另一制造方法的示意图。
图3是说明本发明的半导体器件的又一制造方法的示意图。
图4是说明本发明的半导体器件的又一制造方法的示意图。
图5是说明本发明的半导体器件的又一制造方法的示意图。
图6是表示本发明的一半导体器件的概略剖面图。
图7是表示本发明的另一半导体器件的概略剖面图。
图8是表示本发明的又一半导体器件的概略剖面图。
图9是表示本发明的又一半导体器件的概略剖面图。
图10A～图10G说明将产生了异常生长物的TiN膜用作电容器的上部电极时的问题点。
图11说明将产生了异常生长物的TiN膜用作晶体管的栅电极时的问题点。
图12表示包含了电容器的半导体器件的漏电流特性。
图13是通过本发明以外的半导体器件的制造方法获得的一TiN膜的SEM照片。
图14是通过本发明的半导体器件的制造方法获得的一TiN膜的SEM照片。
图15是通过本发明的半导体器件的制造方法获得的另一TiN膜的SEM照片。
具体实施例方式
以下，根据
本发明的实施方式。在实施方式1～实施方式3中，参照图1～图3，说明本发明的半导体器件的制造方法。在图1～图3的各个图中，横轴表示时间，纵轴表示原料气体的分压。此外，图中，D表示通过CVD法形成TiN膜的成膜工序，A表示在氨气提纯的气氛下热处理氮化钛膜的退火工序，AP表示对氨气进行提纯的氨气提纯工序，DP表示对原料气体进行提纯的原料气体提纯工序。
(实施方式1)参照图1，本发明的半导体器件的一个制造方法，用于制造包含了TiN膜的半导体器件，它包括通过CVD法形成TiN膜的成膜工序(D工序)；将形成的TiN膜在氨气(NH3)的气氛下进行热处理的退火工序(A工序)；将NH3气体进行提纯的NH3提纯工序(AP工序)；以及将上述成膜工序、退火工序和NH3气体提纯工序重复进行至少一次的工序，上述成膜工序采用卤化钛气体和NH3气体作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、NH3气体的分压为9Pa～99Pa的条件下进行，每次成膜工序中形成厚度为1nm～5nm的TiN膜，将上述退火工序进行2秒～60秒。根据这样的条件，可以抑制在TiN膜的成膜中产生异常生长物。特别是使每个成膜工序的TiN膜的厚度小于等于5nm，在成膜工序后设有退火工序，对抑制TiN膜的异常生长是有效的。
这里，在上述成膜工序中，使用卤化钛气体和NH3气体作为原料气体。即使降低成膜温度，也可作为TiN膜的成膜原料。作为卤化钛气体，期望采用四氯化钛(TiCl4)气体、四碘化钛(TiI4)气体等。
成膜工序中的成膜温度为300℃～450℃。如果低于300℃，则不能形成连续的TiN膜，如果超过450℃，则在形成电容器的上部电极的情况下产生电容器的电介质层的还原，电容器的漏电流增大，而如果超过400℃，则在形成晶体管的栅电极的情况下产生栅极绝缘层的结晶，晶体管的漏电流增大。从这样的观点来看，成膜温度为300℃～400℃较好。
成膜工序的成膜压力为10Pa～100Pa。如果低于10Pa，则成膜速度下降，而如果超过100Pa，则表面形态粗糙，容易产生异常生长物。从这样的观点来看，25Pa～50Pa较好。这样的压力，由作为原料气体的卤化钛气体和NH3气体、以及作为稀释气体的氩(Ar)气、氦(He)气、氮气(N2)等惰性气体形成。这里，在CVD法中，在成膜温度高的情况下，N2气体用作供给氮的原料气体，但如本发明那样，在低的成膜温度(300℃～450℃)中具有作为惰性气体的作用。
成膜工序中的卤化钛的分压为1Pa～10Pa。如果低于1Pa，则成膜速度下降，而如果超过10Pa，则容易产生异常生长物。从这样的观点来看，卤化钛的分压为2.5Pa～5Pa较好。此外，成膜工序中的NH3气体的分压为9Pa～99Pa。如果低于9Pa，则成膜速度下降，而如果超过99Pa，则容易产生异常生长物。从这样的观点来看，NH3气体的分压为22.5Pa～45Pa较好。
每次成膜工序中成膜的TiN膜的厚度为1nm～5nm。如果低于1nm，则电容器或晶体管的漏电流增大，而如果超过5nm，则容易产生异常生长物。从这样的观点来看，每次成膜工序中成膜的TiN膜的厚度为2.5nm～5nm较好。
退火工序的退火时间为2秒～60秒。如果低于2秒，则TiN膜的粘结性下降并容易剥落，而如果超过60秒，则引起电介质层或绝缘层的还原，电容器或晶体管的漏电流增大。从这样的观点来看，退火时间为5秒～30秒较好。
退火工序中的退火压力和退火温度没有特别限制，但退火压力和退火温度中至少一个分别大于上述成膜工序的成膜压力和成膜温度较好。通过至少使退火压力比成膜压力高、或退火温度比成膜温度高，可以促进除去TiN膜中的卤素等杂质，进一步抑制异常生长物的产生。这里，退火压力为成膜压力的5倍～20倍较好。如果低于5倍，则异常生长的抑制效果小，而如果超过20倍，则引起电介质层或绝缘层的还原，电容器或晶体管的漏电流有增大的倾向。
退火工序在NH3气体气氛下进行。此外，NH3气体还可以与Ar气体、He气体、N2气体等的惰性气体同时使用。这里，NH3气体相对于退火压力的分压之比为0.5～1.0较好。如果NH3气体的分压比低于0.5，则异常生长的抑制效果变小。退火温度与成膜温度相比高25℃～150℃较好。如果与成膜温度之差低于25℃，则异常生长的抑制效果小，而如果超过150℃，则引起电介质层或绝缘层的还原，电容器或晶体管的漏电流有增大的倾向。
NH3气体提纯工序在对NH3气体进行提纯的方法上没有特别限制，但通过惰性气体进行提纯的工序或通过减压的提纯工序较好。无论哪个工序，都可以有效地提纯NH3气体。在通过惰性气体来提纯NH3气体的工序中，在惰性气体的压力、流量上没有特别限制，但气体压力越大、流量越多，可以越有效地提纯NH3气体。这里，作为惰性气体，如上述那样，最好采用Ar气体、He气体、N2气体等。而在通过减压来提纯NH3气体的工序中，只要比退火压力小，则在减压的程度上没有特别限制，但小于等于100Pa较好，小于等于10Pa更好。
如果比较NH3气体提纯工序的通过惰性气体进行提纯的工序和通过减压进行提纯的工序，则后者与前者相比，可以更有效地进行NH3气体提纯，但系统内的压力、温度变动增大。因此，根据作为制品的半导体器件的规格、制造方法和制造装置的条件或制约，可以选择更合适的工序。
此外，在NH3气体提纯工序中，可以包括基于惰性气体的提纯工序和基于减压的提纯工序。通过进行基于惰性气体的提纯工序和基于减压的提纯工序，提高NH3气体提纯效率，同时通过缩短减压时间，可以抑制系统内的压力、温度变动。
(实施方式2)参照图2，本发明的半导体器件的另一制造方法，用于制造包含了TiN膜的半导体器件，它包括通过CVD法形成TiN膜的成膜工序(D工序)；提纯原料气体的原料气体提纯工序(DP工序)；将形成的TiN膜在氨气(NH3)的气氛下进行热处理的退火工序(A工序)；提纯NH3气体的NH3提纯工序(AP工序)；以及将上述成膜工序、原料气体提纯工序、退火工序和NH3气体提纯工序重复进行至少一次的工序，上述成膜工序采用卤化钛气体和NH3气体作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、NH3气体的分压为9Pa～99Pa的条件下进行，每次成膜工序中形成厚度为1nm～5nm的TiN膜，将上述退火工序进行2秒～60秒。
在实施方式1中，由于在成膜工序后接续进行退火工序，所以在退火工序的初期残留作为原料气体的卤化钛气体，有时与NH3气体进行反应而引起TiN膜的生长，而在本实施方式中，通过在成膜工序和退火工序之间设有原料气体提纯工序，可以将卤化钛气体可靠地排出到系统外部，所以可更精确地进行TiN膜厚度的控制。另外，有关成膜工序的条件、退火工序的条件，与实施方式1相同。
再有，在本实施方式中也与实施方式1同样，退火工序的退火压力和退火温度没有特别限制，但退火压力和退火温度中至少一个分别大于上述成膜工序的成膜压力和成膜温度较好。
原料气体提纯工序在提纯原料气体的方法上没有特别限制，但通过惰性气体进行提纯的工序或通过减压的提纯工序较好。无论在哪个工序中，都可以有效地提纯原料气体。在基于惰性气体来提纯NH3气体的工序中，惰性气体的压力、流量上没有特别限制，但气体压力越大、流量越多，可以越有效地提纯原料气体。这里，作为惰性气体，如上述那样，最好采用Ar气体、He气体、N2气体等。而在基于减压的提纯NH3气体的工序中，只要比成膜压力小，在减压程度上就没有特别限制，但小于等于10Pa较好。再有，有关NH3气体提纯工序，与实施方式1相同。
此外，在本实施方式中也与实施方式1同样，可以将上述原料气体提纯工序和NH3气体提纯工序分别作为基于惰性气体的提纯工序和基于减压的提纯工序，上述原料气体提纯工序和上述NH3气体提纯工序的至少一个工序成为包含基于惰性气体的提纯工序和基于减压的提纯工序的工序。
(实施方式3)参照图3，本发明的半导体器件的又一制造方法，用于制造包含了TiN膜的半导体器件，它包括通过CVD法形成TiN膜的成膜工序(D工序)；将形成的TiN膜在NH3气体的气氛下进行热处理的退火工序(A工序)；以及将上述成膜工序和退火工序重复进行至少一次的工序，上述成膜工序采用卤化钛气体和NH3气体作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、NH3气体的分压为9Pa～99Pa的条件下进行，每次成膜工序中形成厚度为1nm～5nm的TiN膜，将上述退火工序进行2秒～60秒。
再有，在本实施方式中也与实施方式1同样，退火工序的退火压力和退火温度没有特别限制，但退火压力和退火温度中至少一个分别大于上述成膜工序的成膜压力和成膜温度较好。
在实施方式1和实施方式2中，如果将每次成膜工序中形成的TiN膜的厚度变小而增大成膜工序和退火工序的次数，则存在成膜工序后的原料气体提纯工序和退火工序后的NH3气体提纯工序所需的时间增长，处理能力降低的问题，所以本实施方式省略了成膜工序后的原料气体提纯和/或退火工序后的NH3气体提纯工序，从而提高处理能力。但是，在从成膜工序到退火工序、从退火工序到成膜工序的气体切换时卤化气体和NH3气体在不能控制的状态下产生混杂，所以难以进行TiN膜的厚度、电阻率等的精密控制。因此，本实施方式不适合于作为需要进行TiN膜的厚度、电阻率等的精密控制的包含有晶体管的半导体器件的制造方法，但可以适合于作为不需要进行TiN膜的厚度、电阻率等的精密控制的包含有电容器的半导体器件的制造方法。
接着，在实施方式4～实施方式7中，说明通过包含了上述半导体器件的制造方法的工序形成的包含有TiN膜的半导体器件。
(实施方式4)参照图6，本发明的一个半导体器件是至少包含了具有下部电极105、电介质层106和上部电极107的电容器的半导体器件，上述电介质层106上形成的上部电极107是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。即，如图6所示，该半导体器件在硅衬底101上依次叠层下层层间绝缘层102、层间绝缘层104、上层层间绝缘层108，在层间绝缘层104和上层层间绝缘层108之间形成用于构成电容器的下部电极105、电介质层106和上部电极107。此外，下部电极105通过接触栓塞103、上层层间绝缘层108上形成的上部布线层110通过接触栓塞109，分别独立地与硅衬底101中形成的作为导电层的杂质扩散区202电连接。这里，上部电极107与接触栓塞103电连接。
在该半导体器件中，上部电极107是根据上述半导体器件的制造方法制造的TiN膜。通过这样的制造方法获得的TiN膜，抑制了TiN膜的异常生长物的发生，获得包含有动作缺陷少的电容器的半导体器件。
这里，关于将产生了异常生长物的TiN膜用作上部电极的情况下的问题，参照图10A～图10G，进行以下说明。例如，在将具有图10A所示的异常生长物107P的TiN膜用作上部电极107的情况下，如果在上部电极107上设置抗蚀剂302的图形，对上部电极107和电介质层106进行腐蚀而设置腐蚀开口部306，则如图10B所示，异常生长物107P作为腐蚀残渣而残留。接着，除去抗蚀剂302，在上部电极107上形成上层绝缘层108后，如果设置用于在规定的位置上形成接触栓塞的栓塞开口部304，则如图10D所示，在栓塞开口部304内产生异常生长物107P的突起。如果这种状态下在栓塞开口部内进行接触栓塞109的填埋，则如图10F所示，接触栓塞109和上部电极107产生电接触，产生半导体器件的动作缺陷。再有，图10C、图10E和图10G分别是在图10B、图10D和图10F中从半导体器件的上面方向观察异常生长物107P附近的放大图。
此外，包含了将这样获得的TiN膜作为上部电极的电容器的半导体，与包含了采用在高温(600℃)下成膜的TiN膜的现有的电容器的半导体相比，由于漏电流小，所以在用作DRAM(动态随机存取存储器)器件的情况下，具有能够加长更新周期、降低消耗功率等特长。
(实施方式5)参照图7，本发明的另一个半导体器件是至少包含了具有下部电极105、电介质层106和上部电极107的电容器的半导体器件，上述电介质层106上形成的上部电极107由至少两层电极导电层构成，该电极导电层的至少一层是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。特别是在两层或两层以上的电极导电层中与电介质层106相邻的相邻电极导电层107A是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。
通过上述半导体器件的制造方法中包含的工序形成的TiN膜，如果其厚度变大，则因膜应力而容易发生损伤，因而该TiN膜的厚度小于等于100nm较好。另一方面，在寻求进一步减小布线电阻的情况下，需要增大上部电极的厚度。这样，在需要上部电极的厚度超过100nm的半导体器件的情况下，将上部电极作为至少两层的电极导电层，使通过上述制造方法中包含的工序形成的TiN膜的厚度小于等于100nm是非常有效的方法。这里，参照图7，作为上部电极107的相邻电极导电层107A，通过CVD法的上述制造方法形成厚度20nm的TiN膜，作为上部电极107的电极导电层107B，通过溅射法形成厚度100nm的TiN膜时，相邻电极导电层107A的薄膜电阻值为1kΩ/□左右，电极导电层107B的薄膜电阻值为2Ω/□左右，所以作为上部电极107的合成薄膜电阻值可以降低至2Ω/□或2Ω/□以下。在图7中，由溅射法形成的电极导电层107B仅形成在由CVD法形成的相邻电极导电层107A的上部水平部分上，而根据该溅射法的覆盖特性，有时也形成在相邻电极导电层107A的垂直部分上和下部水平部分上。
在上部电极107由至少两层电极导电层构成的情况下，通过这些电极导电层的至少一层、特别是两层或两层以上的电极导电层中与电介质层106相邻的相邻电极导电层107A为抑制了上述异常生长物产生的TiN膜，从而可获得包含了动作缺陷少的电容器的半导体器件。
(实施方式6)参照图8，本发明的另一个半导体器件是至少包含了具有栅极绝缘层203和栅电极204的晶体管的半导体器件，上述栅极绝缘层203上形成的栅电极204是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。即，该半导体器件在硅衬底101上依次叠层了层间绝缘层206、上层层间绝缘层208，在层间绝缘层206和上层层间绝缘层208之间形成栅极绝缘层203、栅电极204。此外，上层层间绝缘层208上形成的上部布线层110通过接触栓塞109与硅衬底101中形成的作为导电层的杂质扩散区202电连接。这里，在栅极绝缘层203中，通常使用HfO2等的强电介质材料，为了抑制栅极绝缘层的结晶化，400℃或400℃以下的TiN膜形成工序较好，通过由上述半导体器件的制造方法来制造TiN膜，可以抑制栅极绝缘层的结晶化，获得漏电流小的晶体管。
(实施方式7)参照图9，本发明的另一个半导体器件是至少包含了具有栅极绝缘层203和栅电极204的晶体管的半导体器件，上述栅极绝缘层203上形成的栅电极204由至少两层栅极导电层构成，上述栅极导电层的至少一层是由上述半导体器件的制造方法中包含的工序所形成的TiN膜。特别是在上述至少两层栅极导电层中与栅极绝缘层203相邻的相邻栅极导电层204A具有通过由上述半导体器件的制造方法中包含的工序形成的TiN膜的特征。
在栅电极由至少两层栅极导电层构成的情况下，将这些栅极导电层的至少一层、特别是至少两层栅极导电层中与栅极绝缘层203相邻的相邻电极导电层204A的TiN膜由上述半导体器件的制造方法中包含的工序来形成，从而可以抑制栅极绝缘层的结晶化，获得漏电流小的晶体管。
这里，对于将产生了异常生长物的TiN膜用作栅电极204的相邻电极导电层204A的情况下的问题，参照图11进行以下说明。如图11所示，作为相邻电极导电层204A，使用采用了发生异常生长物204P的TiN膜，则在埋入作为栅电极204的栅极导电层204B的W(钨)的情况下，存在TiN膜的异常生长物204P的部分减少了作为栅极导电层204B的W的截面积，与TiN相比，电阻小，电流集中在W中，电迁移寿命显著降低。因此，在栅电极由至少两层栅极导电层构成的情况下，通过将这些栅极导电层的至少一层形成为没有上述异常生长物的TiN膜，也可以消除上述问题。
有关本发明的半导体器件的制造方法，根据实施例进一步具体地说明。
(比较例1)在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm(sccm表示标准状态(0℃、1013hPa)中的流量(cm3/min)的单位)、NH3流量为500sccm的条件下形成了厚度为25nm的TiN膜。在接着的退火工序(A工序)中，在退火温度为350℃、退火压力为50Pa(这里，NH3压力为50Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为50Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，使压力达到10Pa。用扫描型电子显微镜(Scanning Electron microscope；以下记为SEM)观察这样获得的TiN膜的表面，如图13所示，产生许多呈现白色的异常生长。此外，以图12的虚线表示了包含以该TiN膜作为上部电极的电容器的半导体器件的漏电流特性。
(实施例1)参照图4，在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm、NH3流量为500sccm的条件下形成了厚度为5nm的TiN膜。在接着的退火工序(A工序)中，在退火温度为350℃、退火压力为50Pa(这里，NH3压力为50Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为50Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，直至减压到10Pa。将上述成膜工序、退火工序、NH3气体提纯工序(基于N2气体的提纯工序和基于减压的提纯工序)再重复进行四次，形成厚度25nm的TiN膜。用SEM观察该TiN膜的表面，如图14所示，异常生长的发生被抑制。
(实施例2)参照图4，在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm、NH3流量为500sccm的条件下形成了厚度为5nm的TiN膜。在接着的退火工序(A工序)中，在退火温度为400℃、退火压力为400Pa(这里，NH3压力为400Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为400Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，直至减压到50Pa。将上述成膜工序、退火工序、NH3气体提纯工序(基于N2气体的提纯工序和基于减压的提纯工序)再重复进行四次，形成厚度25nm的TiN膜。用SEM观察该TiN膜的表面，如图15所示，异常生长的发生被抑制。
此外，以图12的实线表示了包含将该TiN膜作为上部电极的电容器的半导体器件的漏电流特性。再有，图12的虚线表示除了成膜温度为600℃以外、包含将与比较例1同样形成的TiN膜作为上部电极的电容器的半导体器件的漏电流特性。从图12可知，以成膜温度为350℃形成TiN膜的实施例2和比较例1的半导体器件的漏电流，小于以成膜温度为600℃形成TiN膜的半导体器件的漏电流，显示出良好的漏电流特性。
(实施例3)参照图5，在成膜工序(D工序)中，根据CVD法，在成膜温度为350℃、成膜压力为50Pa(这里，TiCl4分压为5Pa、NH3分压为45Pa)、TiCl4流量为50sccm、NH3流量为500sccm的条件下形成了厚度为5nm的TiN膜。在接着的原料气体的提纯工序(DP工序)中，使用N2气体在压力为50Pa下进行30秒NH3气体的提纯。在接着的退火工序(A工序)中，在退火温度为400℃、退火压力为400Pa(这里，NH3压力为400Pa)、NH3流量为500sccm的条件下进行了30秒退火。作为接着的NH3气体提纯工序的最初工序(AP1工序)，使用N2气体在压力为400Pa下进行30秒NH3气体的提纯，然后作为NH3气体提纯工序的接续工序(AP2工序)，使用减压泵进行30秒减压，直至减压到50Pa。将上述成膜工序、退火工序、NH3气体提纯工序(基于N2气体的提纯工序和基于减压的提纯工序)再重复进行四次，形成厚度25nm的TiN膜。用SEM观察该TiN膜的表面，与实施例2的情况同样，异常生长的发生被抑制。
如上述那样，本发明在包含TiN膜的半导体器件及其制造方法中，可广泛用于TiN膜的异常生长物的发生被抑制的半导体器件及其制造方法。
尽管详细地说明了本发明，但它们仅用于例示，而不作为限定，应该指出的是，发明的精神和范围仅由权利要求来限定。
权利要求
1.一种包含氮化钛膜的半导体器件的制造方法，包括通过化学汽相生长法形成氮化钛膜的成膜工序；将形成的氮化钛膜在氨气的气氛下进行热处理的退火工序；将所述氨气进行提纯的氨气提纯工序；以及将所述成膜工序、所述退火工序和所述氨气提纯工序重复进行至少一次的工序；所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，在每次所述成膜工序中形成厚度为1nm～5nm的所述氮化钛膜，将所述退火工序进行2秒～60秒。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述退火工序的退火压力和退火温度中的至少一个分别大于所述成膜工序的所述成膜压力和所述成膜温度。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氨气提纯工序是借助于不活泼气体的提纯工序或借助于减压的提纯工序。
4.如权利要求1所述的半导体器件的制造方法，其特征在于，所述氨气提纯工序包括借助于不活泼气体的提纯工序和借助于减压的提纯工序。
5.一种包含氮化钛膜的半导体器件的制造方法，包括通过化学汽相生长法形成氮化钛膜的成膜工序；将原料气体进行提纯的原料气体提纯工序；将形成的氮化钛膜在氨气的气氛下进行热处理的退火工序；将所述氨气进行提纯的氨气提纯工序；以及将所述成膜工序、所述原料气体提纯工序、所述退火工序和所述氨气提纯工序重复进行至少一次的工序；所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，在每次所述成膜工序中形成厚度为1nm～5nm的所述氮化钛膜，将所述退火工序进行2秒～60秒。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，所述退火工序的退火压力和退火温度中的至少一个分别大于所述成膜工序的所述成膜压力和所述成膜温度。
7.如权利要求5所述的半导体器件的制造方法，其特征在于，所述原料气体提纯工序和所述氨气提纯工序分别是借助于不活泼气体的提纯工序或借助于减压的提纯工序。
8.如权利要求5所述的半导体器件的制造方法，其特征在于，所述原料气体提纯工序和所述氨气提纯工序的至少一个工序包括借助于不活泼气体的提纯工序和借助于减压的提纯工序。
9.一种包含氮化钛膜的半导体器件的制造方法，包括通过化学汽相生长法形成氮化钛膜的成膜工序；将形成的氮化钛膜在氨气的气氛下进行热处理的退火工序；以及将所述成膜工序和所述退火工序重复进行至少一次的工序；所述成膜工序采用卤化钛气体和氨气作为原料气体，在成膜温度为300℃～450℃、成膜压力为10Pa～100Pa、卤化钛气体的分压为1Pa～10Pa、氨气的分压为9Pa～99Pa的条件下进行，在每次所述成膜工序中形成厚度为1nm～5nm的所述氮化钛膜，将所述退火工序进行2秒～60秒。
10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述退火工序的退火压力和退火温度中的至少一个分别大于所述成膜工序的所述成膜压力和所述成膜温度。
11.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
12.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
13.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
14.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层的至少一层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
15.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层的至少一层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
16.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层的至少一层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
17.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层中与所述电介质层相邻的相邻电极导电层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
18.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层中与所述电介质层相邻的相邻电极导电层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
19.一种半导体器件，至少包含具有下部电极和电介质层及上部电极的电容器，其特征在于，所述电介质层上形成的所述上部电极至少由两层电极导电层构成，所述电极导电层中与所述电介质层相邻的相邻电极导电层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
20.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
21.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
22.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
23.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层的至少一层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
24.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层的至少一层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
25.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层的至少一层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
26.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层中与所述栅极绝缘层相邻的相邻栅极导电层是通过权利要求1中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
27.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层中与所述栅极绝缘层相邻的相邻栅极导电层是通过权利要求5中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
28.一种半导体器件，至少包含具有栅极绝缘层和栅电极的晶体管，其特征在于，所述栅极绝缘层上形成的所述栅电极至少由两层栅极导电层构成，所述栅极导电层中与所述栅极绝缘层相邻的相邻栅极导电层是通过权利要求9中记载的半导体器件的制造方法中包含的所述工序而形成的所述氮化钛膜。
全文摘要
一种包含TiN膜的半导体器件的制造方法，包括通过CVD法形成TiN膜的成膜工序；将形成的TiN膜在NH
文档编号C23C16/44GK1641843SQ20051000409
公开日2005年7月20日 申请日期2005年1月14日 优先权日2004年1月14日
发明者奥平智仁, 林刚司, 藤原浩志, 藤田靖, 小林清辉 申请人:株式会社瑞萨科技, 东京毅力科创株式会社