专利名称：与半导体工艺兼容的制造隔离腔体的方法及隔离腔体的制作方法
技术领域：
本发明涉及微机电系统制造技术领域，具体来说，本发明涉及一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体。
背景技术：
在MEMS (微机电系统)压力传感器、微流器件和其他应用中，微小的隔离的腔体是重要的部件，这些腔体有些是真空的，有些是充有特定气体或者液体的。在不同的应用中， 这些隔离腔体具有不同的作用，例如在压力传感器中，隔离腔体就作为实现压力比较的背景压力。为了实现上述不同应用中的腔体的制造，研究人员提出了各种不同的方法，例如在MEMS领域中普遍的一种做法是通过背面工艺在硅晶圆的一面形成凹槽，随后在背面采用阳极键合实现硅晶圆与玻璃基底之间的键合。键合过程中，在高温下，通过高压的施加实现硅晶圆与玻璃基底中各类离子的迁移，从而实现两块基片的阳极键合，这一过程中的键合温度普遍超过400度。一般地，上述背面工艺中玻璃基底中存在的钠离子和钾离子会对CMOS工艺产生严重污染，故其与众多传统的CMOS制造工艺不兼容，需要专门的MEMS生产线和设备，因此成本很高。为了降低MEMS的成本，实现与半导体器件的混线生产是重要的途径。另外，通过这种方法实现的腔体所在的基底整个厚度很厚(是硅晶圆和玻璃的总厚度)，接近或者超过1毫米，并且很难减薄，不符合半导体器件的小型化趋势。
发明内容
本发明所要解决的技术问题是提供一种与半导体工艺兼容的制造隔离腔体的方法及隔离腔体，与传统的CMOS制造工艺相兼容，可以共享生产设备，实现混线生产，并且降低制造成本。为解决上述技术问题，本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤提供腔体基底，在所述基底上形成导电层；依次刻蚀所述导电层和所述基底，在所述基底上形成槽；在所述导电层的表面和所述槽的侧壁与底部淀积具有导电性的保护层；去除所述导电层的表面和所述槽的底部的所述保护层，在所述槽的侧壁形成具有导电性的侧壁保护层；以所述导电层和所述侧壁保护层为掩膜，继续刻蚀所述槽，形成深槽；采用湿法腐蚀法腐蚀所述深槽，在所述基底的内部形成腔体；采用电镀法，利用所述侧壁保护层的导电性，在所述槽的侧壁保护层之间填满填充材料，将所述腔体与外界隔离。可选地，在所述基底的内部形成腔体后，向所述腔体和所述槽中导入电镀液，利用电镀法在所述槽的具有导电性的侧壁保护层之间填满填充材料。可选地，所述填充材料为单层或者多层结构。可选地，在所述槽的侧壁保护层之间填满填充材料包括步骤向所述腔体和所述槽中导入电镀液；利用电镀法在所述槽的具有导电性的侧壁保护层之间填充第一填充材料，所述第一填充材料在所述槽的侧壁之间留有缝隙；将所述腔体内的电镀液去除；利用包括化学气相淀积法或原子层沉积法在内的方法在所述缝隙中填充第二填充材料，所述第二填充材料完全填满所述槽。可选地，所述方法在将所述腔体与外界隔离后还包括步骤采用化学机械抛光法对所述基底的表面作平坦化，直至露出所述导电层或者所述基底本身。可选地，所述方法在将所述腔体与外界隔离后还包括步骤在所述基底的表面上旋涂加固材料。可选地，所述加固材料为SOG材料，或者为包含有机物在内的其他类型钝化层。可选地，所述填充材料为金属单质或合金。可选地，所述第一填充材料为金属单质或合金。可选地，所述第二填充材料为单层或者是多层材料。可选地，所述第二填充材料为多晶硅。可选地，所述槽的形状和深度根据实际需要是可调节的。可选地，所述保护层是通过化学气相淀积法或者原子层淀积法形成的。可选地，所述导电层的表面和所述槽的底部的保护层是通过回刻工艺去除的。可选地，所述湿法腐蚀法采用各向异性腐蚀工艺在所述基底的内部形成腔体。可选地，所述湿法腐蚀的溶液为KOH或者TMAH。可选地，所述腔体的形状是任意的。可选地，去除所述腔体内的电镀液的方式包括清洗和/或干燥。相应地，本发明还提供一种采用上述方法中任一项制造的隔离腔体。与现有技术相比，本发明具有以下优点本发明的制造方法属于正面加工工艺，不采用与传统CMOS工艺不兼容并且价格昂贵的背面工艺，其与传统的CMOS制造工艺完全兼容，可以实现与其他半导体工艺混线生产。本发明在随后的表面层的覆盖工艺中，采用的工艺温度低于400度，并且不需要采用高压，实现工艺简单，形成空腔后的晶圆厚度也大大减小了。在覆盖了覆盖层后，通过退火实现剥离，在空腔的顶部可以仅保留两微米以下的材料，其余剩下的晶圆材料通过平坦化工艺之后可以回收利用，不但能够降低制造费用，具有较好的成本优势，而且与半导体器件小型化趋势相适合。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中
图1为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的方法流程示意图；图2至图13为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的过程剖面结构示意图；图14至图15为本发明另一个实施例的与半导体工艺兼容的制造隔离腔体的过程剖面结构示意图；图16至图17为本发明一个实施例的采用化学机械抛光法对基底的表面作平坦化，直至露出导电层的过程的剖面结构示意图；图18为本发明一个实施例的采用化学机械抛光法对基底的表面作平坦化，直至露出基底本身的过程的剖面结构示意图。
具体实施例方式下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。图1为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的方法流程示意图。如图所示，该方法流程可以包括执行步骤S101，提供腔体基底，在基底上形成导电层；执行步骤S102，依次刻蚀导电层和基底，在基底上形成槽；执行步骤S103，在导电层的表面和槽的侧壁与底部淀积保护层，该保护层具有导电性；执行步骤S104，去除导电层的表面和槽的底部的保护层，在槽的侧壁形成具有导电性的侧壁保护层；执行步骤S105，以导电层和侧壁保护层为掩膜，继续刻蚀槽，形成深槽；执行步骤S106，采用湿法腐蚀法腐蚀深槽，在基底的内部形成腔体；执行步骤S107，采用电镀法，利用所述侧壁保护层的导电性，在槽的侧壁保护层之间填满填充材料，将腔体与外界隔离开来。图2至图13为本发明一个实施例的与半导体工艺兼容的制造隔离腔体的过程剖面/俯视结构示意图。如图2所示，提供腔体基底101，在基底101上形成导电层102。如图3所示，通过半导体工艺，依次刻蚀导电层102和基底101，在基底101上形成的槽103。图中，沿A-A方向的投影如图4所示，可以看到，槽103的形状可以是方形，图4 中沿B-B方向的投影如图3所示，而沿C-C方向的投影如图2所示。很显然，槽103的形状和深度并不是限制本发明的内容，例如槽103的俯视图形状根据实际需要是可以调节的，例如可以如图5和图6所示，两图中分别沿D-D和E-E方向的投影如图3所示。而其深度也是可以根据实际的需求进行调节的，在此为简略起见不再辅以附图示出。如图7所示，在图3的结构上通过例如化学气相淀积法或者原子层淀积法等方法在导电层102的表面和槽103的侧壁与底部淀积形成具有导电性的保护层104。当然，本领
6域技术人员应该了解到，具体采用何种的淀积方法取决于该种方法能否很好地覆盖槽103 的侧壁。如图8所示，通过例如回刻工艺去除导电层102的表面和槽103的底部的保护层 104，该保护层104在槽103中附着于侧壁上未被去除的部分则成为槽103的侧壁保护层 105，显然侧壁保护层105也是具有导电性的。如图9所示，采用刻蚀工艺，以导电层102和侧壁保护层105为掩膜，继续刻蚀槽 103，形成深槽106。在此过程中，由于导电层102和侧壁保护层105均作为刻蚀过程中硬掩膜存在，保护其他区域，因此，选择的刻蚀条件需要有较好的刻蚀选择比。采用湿法腐蚀法腐蚀深槽106，在基底101的内部形成腔体107，如图10所示。在此过程中，为了更好地控制腐蚀过程，形成较理想的腔体107，所以，本领域技术人员可以根据实际的需要，优选地采用各向异性腐蚀工艺。当然也可以是其他的腐蚀方式。例如，可以选择(111)取向的硅基底，在此采用KOH或者TMAH湿法腐蚀溶液对基底101进行各向异性腐蚀，在其内部形成腔体107。经过上述步骤的制作，本实施例在获得如图10所示的结构中，沿F-F方向的投影如图11所示，沿G-G方向的投影如图12所示。在图12中，显示的腔体107的意思是形成的腔体可以是任意的或者随机的形状，本领域技术人员应该理解到形状并不是限制本发明的内容。最后借助电镀法在槽103的侧壁保护层105之间电镀填充材料108，所述填充材料 108填满槽103，将腔体107与外界隔离，形成如图13所示的结构。这是因为导电层102和侧壁保护层105都是导电的，因此，借助电镀法能够很好地诱导填充槽103，从而形成如图 13所示的结构。在本实施例中，在基底101的内部形成腔体107后，向腔体107和槽103中导入电镀液109，可以采用一步电镀法，在槽103的侧壁保护层105之间填满填充材料108。该填充材料108根据所采用的电镀液109的种类，可以为各种金属，例如金、银、铜、铁、铝、钨、镍和/或钯或其合金。由此，在这种情形下，腔体107内封存有电镀液109。该填充材料108 可以是单层的，也可以是多层的，即可以采用多层结构填充满槽103。图14至图15为本发明另一个实施例的与半导体工艺兼容的制造隔离腔体的过程剖面结构示意图。如图14所示，本实施例可以在前一个实施例的图10的基础上进行改变。 在本实施例中，在槽103的侧壁保护层105之间填满填充材料可以包括如下步骤向腔体107和槽103中导入电镀液109(图中未示出)；利用电镀法在槽103的侧壁保护层105之间填充第一填充材料201，第一填充材料201在槽103的侧壁之间留有缝隙202，即本实施例与前一个实施例的差别包括利用电镀法形成的第一填充材料201并不是一次性封口，而是留有一定的缝隙202，该第一填充材料 201可以为各种金属，例如类似金、银、铜、铁、铝、钨、镍和/或钯之类的金属单质或者合金；随后通过例如清洗和/或干燥的方式将腔体107内的电镀液109去除，去除完毕后，如图14所示；再利用化学气相淀积法在缝隙202中填充第二填充材料203，第二填充材料203 完全填满槽103进行封口，形成如图15所示的结构。在该结构中，形成了中空的隔离腔体 107。该第二填充材料203可以为多晶硅。第二填充材料203可以为单层材料，也可以为多层材料。在本实施例中，用这种方式在第一填充材料201上又覆盖的第二填充材料203可以增强槽103中插塞填充的牢固程度，使其不至于掉落下来，并且借助较为廉价的方式，将槽103的槽口缩小，降低后续填充的难度和成本。当然，如果为了在此基础上进一步增强插塞填充的牢固程度，还可以通过在第二填充材料203上再旋涂加固材料，例如SOG(Spin On Glass)材料和某些包含有机物在内的其他钝化层，来对其进行进一步的加固。本发明的方法在将腔体107与外界隔离后还包括采用化学机械抛光法对基底101 的表面作平坦化，直至露出导电层102或者基底101本身。以图15所示的结构为例，如果平坦化至露出导电层102，那么形成的结果参照图16所示，图中沿H-H方向的俯视图如图 17所示。如果平坦化至露出基底101本身，那么形成的结构就如图18所示。当然，本领域技术人员可以了解到，具体抛光的深度可以根据实际的需要来确定。本发明的制造方法属于正面加工工艺，不采用与传统CMOS工艺不兼容并且价格昂贵的背面工艺，其与传统的CMOS制造工艺完全兼容，可以实现混线生产，从而降低制造的成本。本发明在随后的表面层的覆盖工艺中，采用的工艺温度低于400度，并且不需要采用高压，实现工艺简单，形成空腔后的晶圆厚度也大大减小了。在覆盖了覆盖层后，通过退火实现剥离，在空腔的顶部可以仅保留两微米以下的材料，其余剩下的晶圆材料通过平坦化工艺之后可以回收利用，不但能够降低制造费用，具有较好的成本优势，而且与半导体器件小型化趋势相适合。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
权利要求
1.一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤 提供腔体基底，在所述基底上形成导电层；依次刻蚀所述导电层和所述基底，在所述基底上形成槽； 在所述导电层的表面和所述槽的侧壁与底部淀积具有导电性的保护层； 去除所述导电层的表面和所述槽的底部的所述保护层，在所述槽的侧壁形成具有导电性的侧壁保护层；以所述导电层和所述侧壁保护层为掩膜，继续刻蚀所述槽，形成深槽； 采用湿法腐蚀法腐蚀所述深槽，在所述基底的内部形成腔体； 采用电镀法，利用所述侧壁保护层的导电性，在所述槽的侧壁保护层之间填满填充材料，将所述腔体与外界隔离。
2.根据权利要求1所述的制造隔离腔体的方法，其特征在于，在所述基底的内部形成腔体后，向所述腔体和所述槽中导入电镀液，利用电镀法在所述槽的具有导电性的侧壁保护层之间填满填充材料。
3.根据权利要求1或2所述的制造隔离腔体的方法，其特征在于，所述填充材料为单层或者多层结构。
4.根据权利要求1所述的制造隔离腔体的方法，其特征在于，在所述槽的侧壁保护层之间填满填充材料包括步骤向所述腔体和所述槽中导入电镀液；利用电镀法在所述槽的具有导电性的侧壁保护层之间填充第一填充材料，所述第一填充材料在所述槽的侧壁之间留有缝隙； 将所述腔体内的电镀液去除；利用包括化学气相淀积法或原子层沉积法在内的方法在所述缝隙中填充第二填充材料，所述第二填充材料完全填满所述槽。
5.根据权利要求2或4所述的制造隔离腔体的方法，其特征在于，所述方法在将所述腔体与外界隔离后还包括步骤采用化学机械抛光法对所述基底的表面作平坦化，直至露出所述导电层或者所述基底本身。
6.根据权利要求4所述的制造隔离腔体的方法，其特征在于，所述方法在将所述腔体与外界隔离后还包括步骤在所述基底的表面上旋涂加固材料。
7.根据权利要求6所述的制造隔离腔体的方法，其特征在于，所述加固材料为SOG材料，或者为包含有机物在内的其他类型钝化层。
8.根据权利要求2所述的制造隔离腔体的方法，其特征在于，所述填充材料为金属单质或合金。
9.根据权利要求4所述的制造隔离腔体的方法，其特征在于，所述第一填充材料为金属单质或合金。
10.根据权利要求4所述的制造隔离腔体的方法，其特征在于，所述第二填充材料为单层或者是多层材料。
11.根据权利要求4或10所述的制造隔离腔体的方法，其特征在于，所述第二填充材料为多晶娃。
12.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述槽的形状和深度根据实际需要是可调节的。
13.根据权利要求12所述的制造隔离腔体的方法，其特征在于，所述保护层是通过化学气相淀积法或者原子层淀积法形成的。
14.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述导电层的表面和所述槽的底部的保护层是通过回刻工艺去除的。
15.根据权利要求1所述的制造隔离腔体的方法，其特征在于，所述湿法腐蚀法采用各向异性腐蚀工艺在所述基底的内部形成腔体。
16.根据权利要求15所述的制造隔离腔体的方法，其特征在于，所述湿法腐蚀的溶液为KOH或者TMAH。
17.根据权利要求1、15或16所述的制造隔离腔体的方法，其特征在于，所述腔体的形状是任意的。
18.根据权利要求4所述的制造隔离腔体的方法，其特征在于，去除所述腔体内的电镀液的方式包括清洗和/或干燥。
19.一种采用上述权利要求1至18中任一项所述的方法制造的隔离腔体。
全文摘要
本发明提供一种与半导体工艺兼容的制造隔离腔体的方法，包括步骤提供腔体基底，在基底上形成导电层；依次刻蚀导电层和基底，在基底上形成槽；在导电层表面和槽侧壁与底部淀积具有导电性的保护层；去除导电层表面和槽底部的保护层，在槽侧壁形成具有导电性的侧壁保护层；以导电层和侧壁保护层为掩膜，继续刻蚀槽，形成深槽；采用湿法腐蚀法腐蚀深槽，在基底的内部形成腔体；利用电镀法，在槽的侧壁保护层之间填满填充材料，将腔体与外界隔离。本发明还提供一种隔离腔体。本发明属于正面工艺，与传统半导体工艺兼容。其实现方式简单，形成空腔后的晶圆厚度大大减小了。不但能降低制造费用，具有较好的成本优势，且与器件小型化趋势相符。
文档编号B81B1/00GK102259830SQ20111018603
公开日2011年11月30日 申请日期2011年7月4日 优先权日2011年7月4日
发明者张挺, 谢志峰, 邵凯 申请人:上海先进半导体制造股份有限公司