专利名称：用于测试集成电路的包含具有突起的薄印刷电路板的接口的制作方法
技术领域：
本发明涉及集成电路领域。更具体地，本发明涉及用于测试被称为测试电路的集成电路的测试设备和测试方法，该集成电路将在被称为是主电路的印刷电路中进行测试。
本发明的目的是确保测试板(印刷电路)与将要进行测试的部件等之间的接触。此外，本发明允许借助相同的测试板或被称为主印刷电路的实验模型(后者初始是为一种类型的外壳而设计)来测试不同种类的外壳(封装有相同或相同种类的集成电路)。
本发明应用于所有类型的集成电路测试，特别是在生产(大批量)过程中的测试、实验室测试或者是被称为老化的可靠性/质量测试。
本发明特别有利于在大约2GHz的高频下工作的集成电路测试，例如，尤其是用于蜂窝电话的功率放大器、用于蜂窝电话的射频电路、用于视频应用的电路(TV和卫星解码器)以及所有传送高频/射频(HF/RF)信号的集成电路。
存在许多种测试设备，它们通常被称为在开始段中所述类型的测试插座，这些设备被用于在生产过程中保护主测试电路或主测试板，并避免其在要测试的元件反复通过的过程中过早磨损。这些设备或测试插座具有一定的厚度以及一定的接触长度(微小的触点或弹簧、S状的Johnstech接触、弹性体接触等)，这导致了难于或者甚至于不可能在高频下进行电路测试。此外，它们通常也比较昂贵。事实上，如同高频电路，例如，由于功率放大器对测试设备自身产生的电感非常敏感，因此通常功率放大器不允许任何额外的接触长度。
通常通过被称作真正插入板中(TPTB)的技术来测试集成电路的类型，即根据该技术无需任何附加设备而将测试电路直接插入测试板(主电路)。在HVQFN(Heatsink特薄四列直插式扁平封装无引线)的外壳的特殊情况下，其是没有引脚或接线片的外壳而仅具有称作“衬垫”的平面接触区，这种TPTB技术需要最小约为120牛顿的相当大的支撑力来获得充分的电接触。当在同一个TPTB测试板上传递了一定量的零件后，例如大约200,000个零件，或一星期的大批量电路产品，使用该板，直到该板由于与测试电路接触的位置被传递的零件完全破坏而变得不能使用的时候。因此，需要制造一个新的测试板，这需要花费很长的时间来完成并且成本是很高的。
本发明的目的便是改善这种缺点。
该目的是通过包括由弹性材料制成的绝缘薄膜的测试设备来实现的，该绝缘薄膜具有被通过连接装置相互连接的两层导电轨覆盖的两个相对面，其中在至少一个所述层上以预定图案排列突起，其作为要测试的集成电路的接触位置(引脚、衬垫、滚珠等)，以确保在所述层和与所述层接触的电路(测试电路或主电路)之间的接触质量。
通过薄膜的弹性或柔软度来吸收测试电路和主电路之间的平面差别可以获得很好的接触，如果薄膜是薄的，设备的性能将更引人注目。通过提高将要接触的部分之间的摩擦程度，突起可以改善连接质量。分别位于薄膜每一侧上的两个相互连接的导电层形成了一个允许减少设备的接触长度的系统。
本发明还提出一种测试方法，该方法包括在一组不同类型的外壳例如，HVQFN型，HVSON型，Heatsink特薄小外形封装无引线型，具有32或64引脚的LQFP低四列直插式扁平封装型等)中的指定外壳(其中安装集成电路，借助于单一的测试板或主电路在所述不同类型外壳组中连续测试集成电路，以及安装一组与将要在相同测试板上测试的不同类型的外壳相适应的相关测试设备或测试插座。
有利地，该方法可以避免重新制造新的测试板来采样具有每一新外壳的测试电路，节省了大量时间以及特别是为在高频下操作的电路节省了硬件资源。因此，相同的测试板可以再次用于不同的测试设备(或测试插座或与突起接触的薄印刷电路板)，所述测试设备的一个表面(导电层)与主电路相适应，另一个表面与所考虑的外壳类型相适应。
根据以下描述的非限制性实施例，参考下文描述的实施例，将体现和说明本发明的这些或其他方面。
附图中图1概述了根据本发明的设备的轮廓的示例，图2是根据本发明第一实施例的设备的详细横断面视图的示例图，图3是根据本发明第二实施例的设备的详细横断面视图的示例图，图4详细说明了图3中的平面图，
图5详细说明了在测试操作中图3的横断面视图，图6示出了根据本发明第二实施例的设备的部分平面图。
低价位的集成电路产品需要具有相当可观的销售量来获取利益。为了允许高速进行，在交付之前的测试方法必须是工业化和自动化的。通过建立与集成电路的终端的接触来测试集成电路，所述终端为引脚、接头片、衬垫或滚珠等，该名称随外壳类型而改变，下文通常表示为触点。
图1示出了根据本发明的测试设备，该设备作为在将要测试的集成电路和测试电路或板之间的接口，所述板也称为负载板或主电路，借助该设备来测试集成电路。本发明的大部分特征并在图1中不可见，但可以在其他图中看出。测试电路(未在图1中示出)包括大量将要借助测试板或主印刷电路(未在图1中示出)进行测试的外壳。该设备包括由具有一定柔软度的材料制成的绝缘薄模1以及两个相对表面2，其中一个表面可在图1中看到，该相对表面由两个导电层3覆盖，其中一个层对应于可见的表面并且在图1中可见，该两个导电层通过例如是通孔(未在图1中示出)的连接装置相互连接，并由于在测试电路和主电路之间进行测试过程中所施加的压力获得测试设备的变形，而分别与测试电路和主电路接触。突起(图1中未示出)以预定的图案排列在两层中的至少一层上作为测试电路的触点(引脚、接头片、衬垫、滚珠等)位置，以确保在压力的影响下，在承载该突起的导电层和与所述层相接触的电路(可以是测试电路或主电路)之间的充分接触性能。
图1所示的测试设备/插座是称为PCB(印刷电路板)的印刷电路，优选是薄的，也就是说，该电路的总厚度不超过400微米，并具有用于确保测试板或主电路与测试电路之间的适当接触的突起。该设备起插入在主印刷电路(工业测试板或实验室模型)与将要加入测试队列中的部件(测试电路)之间的作用。通常将该部件封装在外壳中以便能够更简单地操作它，而无需损坏包含在其中的晶体。通过定位双头螺栓(positioning stud)4可以确保对该设备的支撑。最大可容许的机械维度(而没有支撑的变形)X和Y大约为40mm×40mm。由于该设备适合于任何测试电路或板，因此该设备的外部形式可以是任意的。
图1说明的设备示例是常规的具有两层的印刷电路，也就是说，一种更适宜用Kapton制成的薄膜，注册商标为DuPont，或者可以是柔软度小于Kapton并且厚度不超过0.1mm的FR4型的环氧玻璃，形成在由通孔互相连接的两个铜层的这两个相对表面上放置的该设备的支撑。为了在安置在彼此顶端上的两个印刷电路之间获得更好的接触性能，该薄设备具有在一个或者是两个表面上的截头圆锥体(或者小球、圆柱体等)的小突起，这取决于要测试的外壳类型。
图2表示了部分横截面的薄膜21，其示出了刻在通过通孔24与下表面23b的导电层相连接的上表面22a的导电层上的截头圆锥体22。优选地，突起的高度超过45μm(微米)，其直径取决于外壳的接触尺寸，例如可以是小于或等于125微米。突起可以出现在薄膜的两个表面上并可以具有不同的高度。这些突起可以由至少40mm厚的铜层构成，例如为了随着时间的过去而具有更好的抗性，可以由例如5-10μm的镍层覆盖，也可以用约0.5μm的金的细密层(finelayer)覆盖来获得较好的导电性。该支撑(薄膜)可以由0.1mm的Kapton构成。
当一种新的集成电路出现在市场上时，它被放入到一种类型的外壳中以供客户使用或起到电路意图应用的作用。由于测试板被开发成为起具有其自身特征的被选定外壳的作用，所以这种电路在被封装到外壳中之后进行测试。因此这些板专门用于特定类型的外壳，并且主要测试片也因此被限定制成不可弯曲的。当客户考虑到其它的应用而希望在不同的外壳中安装相同电路(相同晶体)时，就必须在实验室中和生产线上再次研发新的测试板来探问客户对这种新外壳的意见。这种操作的成本非常高，并且需要花费大量调节时间用于电路在高频率下工作。
在一种有利的方式中，本发明可以避免为每一种新外壳重新研发测试电路。实际上，为每一种预期类型的外壳制造一个无需花费太多的测试设备是足够的。该设备的一个表面包括与新外壳相适应的轨迹，而相对表面的轨迹适应于已经研发出的测试板。因此以上描述的测试设备总是通过将测试电路适应于新外壳来充当外壳转换器。其优点有很多减少施加在外壳上的数牛顿的压力来获得充分的电接触，通过避免新的测试板的研发而节省了时间和金钱，由于和现有板(实验或测试)的总体兼容性而具有硬件稳定性，为安装在新外壳中的电路评估节省了时间，通过可以在类似于试验室模型的基板上评估不同外壳(内部具有相同电路)，为最佳外壳的选择节省了时间，由于快速探问客户对新外壳的意见的可能性，为在市场上推出新产品节省了时间，本发明首先可以在潜在的客户决定改变外壳类型时，通过避免客户的时间损失和额外的研发费用而改善与潜在客户的贸易关系。因此，本发明推荐将要进行测试的集成电路和一组测试设备共同交付，所述集成电路包含在从称为测试电路的一组不同类型外壳中指定的外壳中，所述测试借助于被称为主电路的测试板，所述测试设备对应于作为所考虑的每一种类型外壳适用于所述测试电路的该组外壳。
接下来的
了本发明的一个特定实施例。在大功率射频的电路(如蜂窝电话的功率放大器)的情况下，整个接触系统(主电路+测试设备)将显示出几毫欧电阻和对触点(引脚等)的低于几十毫微亨以及对地的低于几百毫微亨的电感。这对于在射频级别上的正确操作来说是必需的。电阻方面归因于接触系统的质量，电感方面归因于该相同系统的尺寸。
图3至图6说明的实施例特别适合于HVQFN16型外壳(4×4mm的外壳，具有一个中央露出的压料垫的16个衬垫)中的射频(＜2.4GHz)集成电路的测试。这种外壳具有位于连接接头片或引脚位置上的0.5×0.25mm的金属衬垫。其利用适应它的印刷电路，构成一个超静态系统，这是由于至少要设立17个接触点。
图3展示了根据上述实施例的测试设备的详细图案。柔性绝缘薄膜31包括在两个导电层上成对安置的突起32a和32b。这对突起中的每一个分别位于连接装置34的每一侧上的相对层33a和33b上，从而在测试过程中改变在执行挤压动作过程中的弹性薄膜31，以保持测试电路通过作为接口的测试设备与测试板接触。该薄膜的柔软性用于吸收外壳和印刷电路之间的平面差异。该图案在外壳压上时起开关作用。此外，在改变的过程中，由于突起而接触的部分之间产生摩擦，这改善了连接质量。
图4显示了从上方观察图3所展示的详细图案的部分视图(省略了薄膜)。图4中由仅替换了十位上的数字的新标记来取代图3的标记。对应于下表面的未示出的部分用虚线来表示。附图中，突起42a和42b分别出现在导电层43a和43b上，以及用灰色来表示允许这两个导电层相互连接的通孔44。由分别刻在所述相对层43a和43b中的两个伸出的衬垫来组成图案，这两个相对层彼此相对偏移并且通过连接装置相互连接，这里的连接装置是通孔44。
图5示出了测试印刷电路、测试设备的图案以及位于外壳中的测试印刷电路。图5所示的测试设备的图案与图3所示的图案是相同的，但位于开关位置中。在图3和图5之间，由仅改变了十位上的数字的新标记来替换图3的标记，并由图5的标记51至54来取代。测试操作过程中，通过在测试集成电路上施加压力来获得开关位置。测试设备位于主电路或测试板55与包含在外壳57中的测试电路之间，其中一方面主电路或测试板覆盖有导电轨56，另一方面测试电路中要进行测试的可接触触点的形式导电衬垫58。每个相对导电层52a和52b的突起分别与相应的测试电路58和主电路56的导电衬垫相接触。被按压在该图案上的外壳将使薄膜变形来转换相对于通孔轴的图案，以通过吸收平面差异而产生接触。
图6展示了测试设备的部分平面图来说明突起图案60的完整示例。在实线中描绘了刻在该设备的前表面上的图案。图中用虚线表示后表面上的雕刻图案。由灰色表示实现该设备上下表面中突起之间连接的开口和通孔。如图4所示，由圆圈来表示突起。该图案由刻在薄膜两侧的每一侧上并可以相对偏移的椭圆形铜衬垫形成。这两个衬垫由通孔互相连接。在需要连接的位置处实现产生突起的铜柱生长。具有5-10μm厚的镍层覆盖在铜上来提高机械阻力。将金最后加工在薄(＜1μm)镍层上以改善接触质量。将这种图案重复16次来获得与外壳的所有引脚接触。位于外壳的中心位置中被称为外露压料垫的部分是一个2mm×2mm的金属化衬垫，其也将被连接。其参考于射频接地。在该位置包含了大量图案来最小化触点的电感。这种系统可应用于所有具有共平面的接触衬垫的薄片外壳，特别是HVQFN型和VOSFN型。
权利要求
1.一种用于测试包含大量触点的集成电路的测试设备，其中的集成电路被称为测试电路并将借助于被称为主电路的测试印刷电路进行测试，该设备包括由柔性材料制成的绝缘薄膜，该薄膜具有由连接装置相互连接的两个导电层覆盖的两个相对表面，并且在测试电路和使测试设备变形的主电路之间进行的测试过程中所施加的压力影响下，该薄膜将分别与测试电路和主电路接触，在至少一个所述层上以预定图案布置突起，作为测试电路的所述触点，以确保在所述压力的影响下在所述层和与所述层接触的测试电路或主电路之间的接触质量。
2.如权利要求1所述的设备，其中所述连接装置是穿过所述薄膜和所述两个层的金属化孔。
3.如权利要求1所述的设备，其中该设备具有小于或等于0.4毫米的厚度。
4.如权利要求1所述的设备，其中薄膜具有小于或等于0.1毫米的厚度。
5.如权利要求1所述的设备，其中突起具有大于或等于45微米的高度。
6.如权利要求1所述的设备，其中突起具有相对于所述触点的表面的直径。
7.如权利要求1所述的设备，其中薄膜由Kapton制成。
8.如权利要求1所述的设备，其中在两层中的每一层上成对布置突起，突起对中的每一个位于连接装置的每一侧上的相对层上，使得在所施加压力的影响下执行柔性薄膜的改变。
9.一种测试方法，包括交付想要由测试电路进行测试的位于从一组不同类型的外壳中指定的外壳中的集成电路，该集成电路又称测试电路，以及对应于作为所考虑的每一种类型外壳适用于所述测试电路的该组外壳的如权利要求1所述的一组测试设备。
10.如权利要求9所述的测试方法，其中每一测试设备包括在第一表面上的一个称为标准表面的与主电路相适应的标准导电层，以及在第二表面上的一个称作特定表面的与预定类型的外壳相适应的特定导电层。
全文摘要
本发明涉及用于测试集成电路的测试设备，该集成电路又被称为准备进行测试的电路，包含在被称为主电路的印刷电路中的多个外壳中的一个外壳。该设备包括柔性材料制成的绝缘薄膜，该薄膜具有由通孔相互连接的两个导电层覆盖的两个相对表面，并且在该测试过程所施加的压力影响下，该薄膜将分别与将要测试的电路和主电路接触。在两个层的至少一个层上以预定图案布置突起，作为将要测试的电路的引脚、接头片、衬垫等，以确保在所述压力的影响下在所述层和与所述层接触的电路(将要进行测试或主电路)之间的接触质量。
文档编号G01R1/073GK1682117SQ03821524
公开日2005年10月12日 申请日期2003年9月4日 优先权日2002年9月11日
发明者F·雅尔丹-勒马嫩, E·萨万, S·勒吕兹 申请人:皇家飞利浦电子股份有限公司