专利名称：具有腔体的压力传感器以及其制造方法
技术领域：
本发明涉及压力传感器及其制造方法。本发明的某些方面还涉及一种利用第一和第二晶片制造压力传感器的方法，该第一晶片上集成有电路，第二晶片包括操作基板、硅层以及在操作基板和硅层之间的绝缘层。
背景技术：
通过连接第一晶片和第二晶片制造压力传感器的方法已公知，其中第一晶片具有被第二晶片覆盖的凹部。第二晶片为SOI(绝缘体上硅)晶片，即晶片具有相当厚的硅操作基板，其上设置薄绝缘层，在绝缘层之上设置薄硅层。去除操作基板以在凹部上形成可变形膜。凹部深入抵达第一晶片的硅基板。这样的方案与标准CMOS工艺兼容度低，需要许多额外的非标准的制造步骤，致使制造昂贵。
发明内容
因此，在本发明的第一方面中，其目的在于提供一种与标准CMOS工艺或双极工艺高度兼容的方法。
根据本发明的第一方面，第二晶片与集成于第一晶片上的电路电连接，这使得第一晶片上的标准CMOS(或者双极)电路与第二晶片形成的一个或多个传感器件配合动作。在第一晶片上形成凹部，该凹部延伸穿过淀积于第一晶片的基底基板上的材料层的至少一部分，但并不深入到基底基板自身，这使得可以利用标准CMOS或者双极制造工艺。
凹部是否形成于导电层之上这一点尤其重要，原因在于如果凹部不深入延伸至基底基板则导电层可以利用CMOS或者双极制造工艺制造。类似地，任何位于这样的凹部底部的其他结构均可以利用标准CMOS或双极制造工艺制造。
在优选实施方式中，第二晶片整体地施加在第一晶片上。第二晶片也可以切成单个晶片然后施加在第一晶片上。
在另一优选实施方式中，第二晶片包括由膜封闭的空腔。这避免了在第一晶片的基板上形成任何凹部的需求，从而可进一步提高与标准CMOS工艺和双极工艺的兼容性。
如前所述，该空腔由第一晶片中的凹部形成，但此凹部仅延伸穿过施加在第一晶片的基底基板上的材料层(或者多个材料层)。第二晶片装配于第一晶片上，其方式为第二晶片的硅层在凹部上方形成可变形的膜。从而，该凹部可以通过从基底基板局部地去除或省略一个或者多个材料层形成，该步骤又与标准CMOS制造工艺兼容。该材料层例如可以与应用于标准CMOS工艺中的一层或多层对应，例如氧化硅或者氮化硅层、多晶硅层或者金属层。
在第二方面，本发明的目的在于提供一种具有良好长期精度的传感器及其制造方法。
本目的通过将两个晶片装配于彼此之上形成传感器的方式实现，在两个晶片之间的缝隙处实施密封层。密封层封闭缝隙并防止气体通过该缝隙。
空腔可以是封闭腔体(用于作为绝对压力传感器)或者为了测量器件上的压降而连接至第一晶片的底侧的开放腔体。
在本发明的第三方面，其目的还在于提供一种具有良好长期精度的压力传感器。
本目的还是通过将两个晶片装配于彼此之上并在其间形成空腔的方式实现。在对晶片相互装配之后，通过开口将空腔排气。通过提供这样的开口并利用该开口仅在对晶片相互装配之后排气，在此前的制造步骤中产生的余下的气体得以从空腔去除。从而在腔体内得到较好的真空度以及洁净的环境。
在第四方面，其目的还在于提供一种具有良好长期精度的压力传感器。
本目的通过提供由晶片形成的至少一个基板以及由变形膜封闭的空腔来实现。该空腔具有第一和第二腔体。第一腔体的容量和高度比第二腔体的小，膜至少部分地在第一腔体上延伸。因此第一腔体可以用作精确测量腔体，而第二腔体为空腔提供较好的容积表面积比，从而减小腔体内的产生于腔体表面的由原子和分子构成的残余气体的分压。
最后，本方面的目的在于提供一种具有良好精度的差动压力传感器。
本目的通过具有基板的传感器、设置于基板第一侧的腔体、封闭腔体的柔性膜以及连接至腔体并延伸穿过基板的通孔来实现。这可以提供浅腔体，尤其适合电容量测量以及在基板的背面提供与周围环境的连接。
此处所用术语“压力传感器”指的是用于测量参数的任何类型的传感器，该参数等于或者源于流体的压力。尤其是，该术语指相对和绝对压力传感器，还包括静态和动态压力传感器，动态压力传感器的一个重要例子为用于检测从数Hz到数MHz范围内的压力振荡的麦克风。此类传感器的一个典型应用例为科学仪器、气象学、高度测量、录音等。
本发明进一步的优选实施方式以及应用在所附的权利要求和以下说明中给出，说明参照附图，其中图1为第一晶片中的具有电路和凹部的压力传感器的截面示意图。
图2表示本发明的一个实施方式的第一步骤。
图3表示本发明的一个实施方式的第二步骤。
图4表示本发明的一个实施方式的第三步骤。
图5表示本发明的一个实施方式的第四步骤。
图6表示本发明的一个实施方式的第五步骤。
图7为用于图1-6和8ff的阴影图案的图例。
图8表示本发明的第二实施方式的第一步骤。
图9表示本发明的第二实施方式的第二步骤。
图10表示本发明的第三实施方式的第一步骤。
图11表示本发明的第三实施方式的第二步骤。
图12表示本发明的第四实施方式。
图13表示本发明的第五实施方式的中间制造步骤。
图14表示组装之后的图13的实施方式。
图15表示本发明的第六实施方式。
图16表示图15的器件的一部分。
图17表示本发明的第七实施方式。
具体实施例方式
根据本发明的压力传感器的实施方式的基本方案示于图1。该传感器包括集成有电路2的硅的基底基板1。电路2可包含如放大器、模/数转换器、模拟和/或数字处理电路、以及接口电路等。电路2可以为非常简单的设计，如仅包含少量晶体管；或者也可以非常复杂且具有大量晶体管。利用传统CMOS制造工艺可便利地制造电路2。
此外，图1中的传感器还包含通过由膜5覆盖凹部4而形成的空腔18。在给出的实施方式中，凹部4设置于材料层6中，该材料层淀积于基底基板1上，即在CMOS的工艺过程中用于产生电路2的应用于基底基板1的层。
图2至6表示制造压力传感器的方法的步骤。正如以下详细说明，这些步骤主要包括在由基底基板和淀积在其上的材料层组成的第一晶片中形成CMOS电路和凹部。该第一晶片随后与第二晶片相接合，该第二晶片为具有硅操作基板(或任何其他适合的材料)的SOI晶片，具有淀积其上的绝缘层和硅层。最后加工第二晶片以形成膜。
在第一步骤中，利用传统CMOS制造工艺在第一晶片1a的基底基板1上实现电路2。该工艺包括各种材料层的实施，例如二氧化硅层7、8、9和/或介于其间的金属层10a、10b。典型地，这些层以包含二氧化硅和/或氮化硅的钝化层11为顶。
有利地，钝化层11顺序由两个子层11a、11b构成，即在SiN层上覆盖SiO2层。SiN层作为阻挡层以保护电路2，尤其是防水。SiO2层作为结合表面，用于元器件、尤其是下述的第二晶片的结合。
如图2所示，凹部12形成于上表面(即设有电路2的表面)。凹部12延伸穿过材料层7～11的部分或者全部，但不深入或不必深入至基底基板1。在图2所示实施方式中，凹部12延伸穿过钝化层11和最上层的二氧化硅层9。凹部12可以通过利用刻蚀技术局部地去除层9、11的方法形成，也可以通过利用掩模技术局部地去除层9、11的方法形成。凹部12向下抵达最上层金属层10b。形成此类凹部为传统CMOS制造工艺的一部分，例如用于形成接触窗口。
事实上，在离开凹部12处同样形成了用于接触最上层金属的接触窗口13。
在下一步骤中，如图3所示，将第二晶片14施加在第一晶片1a上。正如所提到的，第二晶片14包括操作基板15，优选为硅；并载有如二氧化硅的绝缘层16以及高掺杂硅层17。可选择地，在硅层17上可以覆盖用于绝缘和钝化的第二绝缘层。
第二晶片14以硅层17面向第一晶片1a的方式与第一晶片1a相结合。
如图4所示，利用化学刻蚀工艺或者机械研磨结合随后的刻蚀的方法去除了操作基板15的部分或者全部。在图4的实施方式中，凹部27形成于操作基板15中。凹部27向下抵达绝缘层16。除此之外，接触窗口13上方的操作层也得以去除。
接下来，如图5所示，去除凹部18区域以及接触窗口13上方区域中的绝缘层16，留下硅层17作为覆盖并封闭凹部12的柔性膜，从而形成空腔18。这样的纯硅膜具有高稳定性，可预测的弹性特性，并且基本上没有预应力。
这样就去除了接触窗口13上方的硅层17从而形成了抵达最上层金属10b的凹部。接触窗口13位于第二晶片14的边缘20。
如图6所示，对第一晶片1a中的接触窗口和第二晶片14的边缘20施加晶片连接层21。它在接触窗口13区域的最上层金属层10b、硅层17以及操作基板15之间产生电接触。
图6所示的所产生的器件具有密封空腔18，其底部电极由最上层金属10b形成，顶部电极由硅层17形成。互连金属层21将金属层10b、进而将顶部电极与基底基板1上的电路2相连接。
压力变化导致由硅层17形成的膜的变形，从而导致空腔18的两个电极之间电容量的变化，由电路2测量该变化。
图8和图9示出了本制造工艺和器件的另一实施方式。该工艺的第一步骤对应于图2和图3中示出的步骤。但是，所有操作基板15被去除，如图8所示，仅留下第二晶片14的绝缘层16和硅层17。
随后，如图9所示，在空腔18上方、接触窗口13和第二接触窗口13’上方去除绝缘层16，在两个接触窗口13和13’上方去除硅层17。然后，在两个接触窗口13和13’处施加晶片互连层21，从而在最上层金属层10b和硅层17之间提供电接触。
图10和图11示出了第三实施方式。在本实施方式中，空腔18形成于第二晶片14中。
本工艺还是从在第一晶片1a中制造电路2开始。同时，在其上表面上形成二个接触窗口13和13’以及凹部19。
此外，第二晶片14具有由被硅层17覆盖的操作晶片中的凹部形成的空腔18。本领域的技术人员了解该构造的制造方法因此不需说明。
空腔18具有通过通路18c互连的第一腔体18a和第二腔体18b。第一腔体18a的高度和容积比第二腔体18b的小。
第二晶片14如图10所示结合于第一晶片1a，其第一腔体18a置于凹部19之上。
然后，如图11所示，通过去除部分操作基板15构成第二晶片14，从而形成边缘20、20’，其中之一与接触窗口13’相邻。去除除位于操作基板15的剩余部分下方之外的所有绝缘层16。硅层17以类似的方式刻蚀掉，但是使其一端17a延伸至与接触窗口相邻。此时，在二个接触窗口13、13’处淀积晶片互连金属层21，将接触窗口13连接至硅层17并将接触窗口13’连接至操作基板15。
尽管在图11中不可见，凹部19横向地对周边环境开放，因此将硅层17形成的膜的一侧暴露于周边环境的压力。
在图11的实施方式中，腔体18a为一电容器，其一个电极由硅层17形成而另一电极由操作基板15形成。腔体18b比腔体18a具有更大的容积，起提高空腔18的容积表面积比的作用，从而起到提高其中的绝对压力的稳定性的作用。
图12给出了本发明的类似图11的实施方式，但使用了不同的连接二晶片的方法。在图12的实施方式中，第二晶片通过金属突起24、24’连接至第一晶片1a。
为此目的，在第一晶片1a上形成二个接触窗口13、13’，并在其每一个上形成金属突起24、24’(或者任何其他适合的导电材料的突起)。
与金属突起24、24’的位置相匹配地，在第二晶片14上设置二个金属焊盘25、25’，其中一个连接硅层17，另一个连接操作基板15。然后将第二晶片14置于第一晶片1a上，使得金属焊盘25、25’与金属突起24、24’相接触。该步骤可以例如在提高的压力或者温度下实施以软化金属突起24、24’，从而形成可靠的、机械稳定的接触。
或者，也可以首先在第二金属14上实施金属突起24、24’。
对于本领域技术人员容易理解，可以使用其他导电材料代替使用金属突起24、24’来产生适合的导电连接。特别是，可以使用各向异性导电胶。这种胶在非导电粘合剂中包含导电颗粒。当晶片彼此通过在其中的导电胶互相挤压时，其中的颗粒互相接触并产生晶片间的导电通路。
代替将第二晶片整个施加于第一晶片1a上，也可以首先将第二晶片切成(或者刻蚀)成多个的单个晶片，然后将其施加于第一晶片1a上。
此外，本发明的另一实施方式见图13和图14。
如图13所示，首先对基底基板提供由金属或者多晶硅层10a包围的高掺杂区域26。高掺杂区域26在凹部29中。
将适合的接合层29，可以是聚合物或金属性膜，附着在第二晶片14上，与包围高掺杂区域26的金属或多晶硅层10a相对。然后，局部地去除第二晶片14的最上层17、绝缘层16以及下面的操作基板15的一部分以形成凹陷区域27，留下与高掺杂区域26相对的凸起区域28。
随后，利用本领域技术人员所知的方法在接合层29的区域将第二晶片14接合至第一晶片1a。这样就由前面的凹部29在高掺杂区域26上方形成空腔18。
刻蚀去除除留下的最上层17上方外的所有操作基板15。优选形成图案以使最上层17横向延伸并超过余下的操作基板15，从而形成凸起34。
然后实施晶片连接层21，以在金属层10b和最上层17以及第二晶片14的基板15之间形成电连接。晶片互连层21包围凸起34，从而得到稳定且可靠的连接。
接下来，利用各向异性刻蚀法从与第二晶片14相对的一侧32向基底基板1中制造凹部31。凹部31穿过基底基板1抵达高掺杂区域26。基底基板1的一侧32与凹部31的表面此后由钝化层11’覆盖。
因此，在本实施方式中，基底基板1的高掺杂区域26在空腔18和凹部31之间形成柔性膜，该膜根据施加的压力变形。这形成电容的一个电极，另一电极由第二晶片14的硅层17形成。必须注意，图13和图14的实施方式并不要求第二晶片14为SOI晶片。可选择地，第二晶片14可以是通常的硅晶片或者任何其他材料的晶片。
图13和图14的实施方式的优点为，可以将要被测量其压力的流体施加至第一基板1a的一侧32，即施加至与集成电路以及器件的接触焊盘相对的一侧，这样可以以使CMOS电路得以保护免受不利的环境影响的方式更容易地容纳器件。
代替在第一晶片1a中形成凹部31，第一晶片1a的材料可以被均匀地去除以减薄第一晶片1a，直至减薄至足以形成封闭空腔18的柔性膜。
此外，本发明的另一实施方式见图15和图16。本实施方式类似图9的实施方式，但第一晶片1a中的空腔18分别包含第一和第二腔体18a、18b，与图11中的实施方式类似。另外，第二腔体18b的容积远大于第一腔体18a的容积，从而提高了腔体18内的真空质量。二个腔体18a和18b通过通路18c互连，通路18c的高度与第一腔体18a大致相同，但宽度较小，见图16所示。
图11和图15中的实施方式都展示出如前所述的腔体18内的压力稳定性的提高，原因在于第二腔体18b为腔体提供了良好的容积表面积比。
由导电硅层17形成的可变形膜5至少部分地延伸至第一腔体18a上方。第一腔体18a较浅，在导电层10b和17之间形成良好的测量电容，二导电层之一位于可变形膜5内，另一个位于第一腔体18a的底部。
图15和图16的实施方式的制造从利用传统CMOS或双极制造工艺对第一晶片1a的基底基板1实施CMOS电路2开始。
在后面用于形成第一腔体18a和通路18c的凹部12还是通过利用刻蚀技术局部地去除层9、11的方法形成，或者通过利用掩模技术局部地省略层9、11的方法形成。除凹部12外，还产生了更深的凹坑或凹部33，用于随后形成第二腔体18b。凹部33不仅延伸穿过层9和层11，还深入进第一晶片1a的基底基板1。这通过各向异性刻蚀制造。其深度并非关键参数而是由刻蚀条件和刻蚀时间决定。
对于本领域技术人员而言可以了解，如果CMOS电路以及其他任何不被刻蚀的部分由适合的保护层覆盖的化，凹部33的刻蚀步骤还是与前述CMOS或双极制造步骤完全兼容。第二腔体18b不用于测量，故不需要在其底部有任何电极。
在形成凹部12和33之后，对第一晶片1a施加第二晶片14，如同上述，去除所有操作基板15。
在第二晶片14的硅层17中形成窗口13。与此前的实施方式不同的是，如图16所示，窗口13沿空腔18a、18b环行延伸。在窗口13上实施晶片互连层21。
图15中的实施方式的环形窗口13和晶片互连层21具有两重目的。其一如同此前的实施方式，互连层21在硅层17和导电层10b之间产生电连接，也就是在窗口13向下延伸至导电层10b的区域。其二，晶片互连层21对沿第一晶片1a和第二晶片14间围绕腔体18a、18b的缝隙37进行了紧密密封，从而防止气体通过晶片1a和14间的残余缝隙进入(或者漏出)腔体。
图15和图16的实施方式的另外的优点在于，在对第一晶片1a装配第二晶片14后，临时提供了将腔体18连接至周围环境的开口。在图15和图16的实施方式中，该开口通过对腔体18施加辅助管道18d而形成，该辅助管道18d将腔体18连接至窗口13。该开口(被看做缝隙37的一部分)在将第二晶片14连接至第一晶片1a后用于腔体18的最终抽真空。在抽真空之后，开口被封闭。在图15的实施方式中，通过晶片互连层21将开口与缝隙37的其他部分一起封闭。
除利用导电层(即金属的晶片互连层21)作为密封层用于密封开口和/或在第一晶片1a和第二晶片14之间围绕腔体18提供密封之外，还可以使用介电体，特别是玻璃、SiN、SiO2或者类金刚石碳(DLC)。
总之，在将第一晶片和第二晶片接合后对其间的缝隙37实施密封层。围绕空腔18的整个缝隙37被密封层覆盖。其优点是，这是通过在连接第一和第二晶片后对第一或者第二晶片(无论哪一个更小的一个)的边缘实施密封层而实现的。为了提高密封质量，边缘可成斜面，如图15中所示的符号36。
为了进一步提高长期稳定性，此处所示的任何实施方式的最终器件可以由钝化层(未示出)覆盖，例如聚酰亚胺(Polyimide)、SiN、玻璃或者DLC。钝化层也可以用作前述的密封层。
此处所开示的技术也可以应用于差动压力传感器，例如图17所示。该传感器以与图15中的大致相同的方式设计，但第二腔体18b被贯通第一晶片1a的通孔38代替，从而得到具有“开放”腔体18的器件。
图17的传感器的制造工艺与图15的几乎完全相同，不同点在于第二腔体的刻蚀工艺持续直至腔体延伸通过基底基板1以形成通孔38。或者也可以使用从基底基板1的底侧开始的各向异性刻蚀。
在图17的实施方式中，第一腔体18a还是位于二个导电层10b和17之间以形成测量电容。导电层之一即硅层17设置在腔体上方的柔韧膜5内，而另一个导电层设置于腔体底部。腔体被连接至设置于与其横向相邻的通孔38。
在至此所示的实施方式中，在第一晶片1a中有二个金属的导电层10a、10b。根据使用的CMOS(或者双极)工艺，该数量可以改变，和/或一个或多个导电层可以为硅。类似地，绝缘层的数量和组成也可以改变。
权利要求
1.一种制造压力传感器的方法，包括以下步骤提供第一晶片(1a)，该第一晶片包含其上集成有集成电路(2)的硅的基底基板(1)和淀积于上述基底基板(1)上的至少一个材料层(7～11)；提供第二晶片(14)；通过局部地去除或省去上述材料层(7～11)，在上述第一晶片(1a)中制造凹部(12)；将上述第二晶片(14)或者由上述第二晶片制备的芯片装配在上述第一晶片(1a)上；以及将上述第二晶片(14)电连接至上述第一晶片(1a)上的上述电路(2)；其中上述凹部(12)并未达到上述基底基板(1)。
2.如权利要求1记载的方法，其特征为上述第二晶片(14)包含操作基板(15)、硅层(17)以及位于上述操作基板(15)和上述硅层(17)之间的绝缘层(16)。
3.如权利要求2记载的方法，其特征为设置上述硅层(17)以至少形成可变形膜(5)的一部分，该可变形膜用于感应压力。
4.上述任一权利要求中记载的方法，其特征为上述第二晶片(14)包含由上述膜(5)封闭的腔体(18)。
5.如权利要求3或4记载的方法，其特征为包含在上述电路(2)和上述操作基板(15)之间形成第一电接触以及在上述电路(2)和上述膜(5)之间形成第二电接触的步骤。
6.如权利要求4或者5记载的方法，其特征为包含至少部分地通过在上述操作基板(15)中形成凹部来形成上述空腔的步骤。
7.如权利要求4至6中任一项记载的方法，其特征为上述空腔包含第一腔体(18a)和第二腔体(18b)，第一腔体(18a)的高度和容积比第二腔体(18b)的小，上述可变形膜(5)覆盖上述第一腔体(18a)。
8.上述权利要求中任一项记载的方法，其特征为包含在将上述第二晶片(14)装配于上述第一晶片(1a)上之后，去除上述第二晶片(14)的上述操作基板(15)的至少一部分甚至全部的步骤。
9.如权利要求8记载的方法，其特征为包含去除上述操作基板(15)的至少一部分并至少深入到上述绝缘层(16)的步骤。
10.上述权利要求中任一项记载的方法，其特征为包含以上述硅层(17)面向上述第一晶片(1a)的方式将上述第二晶片(14)装配至上述第一晶片(1a)的步骤。
11.如上述权利要求中任一项记载的方法，其特征为包含以上述第二晶片(14)的上述硅层(17)在上述凹部(12)上方形成上述膜(5)的方式将上述第二晶片(14)装配在上述第一晶片(1a)上的步骤。
12.如上述权利要求中任一项记载的方法，其特征为上述材料层为氧化硅、氮化硅、金属或者多晶硅层。
13.如权利要求12中记载的方法，其特征为上述凹部形成在上述第一晶片(1a)上的导电层上方、特别是在金属层(10b)上方。
14.如上述权利要求中任一项记载的方法，其特征为包含以下步骤在上述第一晶片(1a)上制备接触窗口(13)；在上述接触窗口(13)处形成或者放置上述第二晶片(14)的边缘(20)；以及向上述边缘(20)施加金属层(21)以与上述接触窗口(13)相接触。
15.如上述权利要求中任一项记载的方法，其特征为包含以下步骤在上述第一晶片(1a)上制备至少一个接触窗口(13、13’)；以在上述第二晶片(14)和上述接触窗口(13、13’)之间设置了导电材料(24)的方式将上述第二晶片(14)放置在上述第一晶片(1a)上。
16.如上述权利要求中任一项记载的方法，其特征为上述第二晶片(14)为SOI晶片，而上述操作基板(15)为硅基板。
17.如上述权利要求中任一项记载的方法，其特征为上述集成电路(2)利用CMOS工艺或者双极工艺制造。
18.如上述权利要求中任一项记载的方法，其特征为还包括以下步骤在上述第一和第二晶片之间形成空腔(18)；从上述第一晶片(1a)的与上述第二晶片(14)相对的一侧(32)去除材料，并保留由上述第一晶片(1a)形成的膜(5)以封闭上述空腔(18)。
19.如权利要求18记载的方法，其特征为从上述第二侧(32)对上述第一晶片施加钝化层(11’)。
20.如权利要求18或19记载的方法，其特征为包含局部地刻蚀掉上述第二晶片(14)的一部分的步骤，其中，第二晶片(14)包含硅的最上层(17)、绝缘层(16)以及操作基板(15)，上述绝缘层(16)设置于上述最上层(17)和上述操作基板(15)之间；上述第二晶片被局部地刻蚀去除以使最上层(17)横向延伸超出操作基板(15)，从而形成凸起(34)，然后该凸起由晶片互连层(21)包围。
21.如权利要求18至20中任一项记载的方法，其特征为包含在上述第一晶片(1a)中从上述第一晶片的与上述第二晶片(14)相对的一侧(32)形成凹部(31)的步骤，上述膜(5)保留在上述空腔(18)和上述凹部(31)之间。
22.一种制造压力传感器的方法，其特征为包含以下步骤提供其上包含集成电路(2)的第一晶片(1a)；提供第二晶片(14)；将上述第二晶片(14)或者由上述第二晶片制备的芯片装配在上述第一晶片(1a)上，从而在上述第一和第二晶片(1a，14)之间形成空腔(18)；上述方法的特征为，在将上述第一晶片和第二晶片(1a，14)接合后对其间的缝隙(37)施加密封层(21)，从而封闭上述缝隙。
23.如权利要求22记载的方法，其特征为由上述密封层(21)覆盖的上述缝隙(37)围绕上述空腔(18)延伸。
24.如权利要求22或23记载的方法，其特征为对上述第一或第二晶片的边缘施加上述密封层。
25.如权利要求24记载的方法，其特征为上述边缘为斜面。
26.如权利要求22至25中任一项记载的方法，其特征为上述密封层至少包括从金属、玻璃、SiN、SiO2和DLC中选出的一种材料。
27.一种制造压力传感器的方法，其特征为包含以下步骤提供其上包含集成电路(2)的第一晶片(1a)；提供第二晶片(14)；将上述第二晶片(14)或者由上述第二晶片制备的芯片装配在上述第一晶片(1a)上，从而在上述第一和第二晶片(1a，14)之间形成空腔(18)；上述方法的特征为，在将上述第二晶片(14)或者上述芯片装配至上述第一晶片(1a)后，通过开口对上述腔体抽真空。
28.如权利要求27记载的方法，其特征为上述开口延伸穿过上述第二晶片的窗口。
29.如权利要求27或28记载的方法，其特征为包含在对上述空腔抽真空后封闭上述开口的步骤。
30.如权利要求29记载的方法，其特征为上述开口由覆盖第一和第二晶片(1a，14)间的缝隙(37)的密封层封闭，其中由密封层覆盖的上述缝隙(37)围绕上述空腔延伸。
31.一种压力传感器，包括由晶片(1a，14)形成的至少一个基板；以及由可变形膜(5)覆盖的空腔(18)；其特征为上述空腔(18)包含第一腔体和第二腔体(18a，18b)，其中上述第一腔体(18a)的容积和高度比上述第二腔体(18b)的小，并且上述膜(5)至少部分地在上述腔体上方延伸。
32.如权利要求31记载的传感器，其特征为还包含连接上述第一和第二腔体(18a，18b)的通道(18c)。
33.如权利要求31或32记载的传感器，其特征为上述第一腔体(18a)设置于形成测量电容的两个导电层(10b，17)之间。
34.如权利要求33记载的传感器，其特征为上述导电层中的一个(10b)设置于上述第一腔体(18a)的底部。
35.一种差分压力传感器，包含基板(1)；设置于上述基板(1)的第一侧的腔体(18a)；覆盖上述腔体(18a)的柔性膜(5)；其中，通孔(38)连接至腔体(18a)并延伸穿过上述基板(1)。
36.如权利要求35记载的传感器，其特征为上述通孔设置为横向靠近上述空腔(18a)。
37.如权利要求35或36记载的传感器，其特征为上述腔体(18a)设置于形成测量电容的两个导电层(10b，17)之间。
38.如权利要求37记载的传感器，其特征为上述层中的一个(17)设置于上述膜(5)中，而另一个(10b)设置于上述腔体(18a)的底部。
全文摘要
通过将两个晶片(1a、14)相结合来制造压力传感器，第一晶片包含CMOS电路(2)，第二晶片为SOI晶片。在第一晶片(1a)的最上层材料层上形成凹部，由第二晶片(14)的硅层覆盖凹部以形成空腔(18)。去除第二晶片(14)的基板(15)的部分或全部以由硅层(17)形成膜。另外，空腔也可以形成于第二晶片(14)中。第二晶片(14)电连接至第一晶片(1a)上的电路(2)。本发明可以使用标准CMOS工艺以将电路集成在第一晶片(1a)上。
文档编号G01L9/12GK101078664SQ20071010427
公开日2007年11月28日 申请日期2007年5月23日 优先权日2006年5月23日
发明者费利克斯·迈尔, 约翰奈斯·布勒, 马蒂亚斯·斯特雷夫, 罗伯特·苏尼尔 申请人:森斯瑞股份公司