电子器件的制作方法
专利名称:电子器件的制作方法
【专利摘要】本文公开了一种电子器件，包括：线性输出级，被配置成根据输入电压生成至输出节点的输出电压；以及降压输出级，被配置成根据输入电压生成至输出节点的输出电压。控制电路被配置成：如果负载用于将输出电压维持在期望电平处所需的电流小于限制电流，则启用线性输出级且禁用降压输出级；以及如果负载用于将输出电压维持在期望电平处所需的电流大于限制电流，则启用降压输出级并且在启用降压输出级之后的延迟时间段处禁用所述线性输出级。根据本申请的方案，可以提供一种能够在降压模式以及低功率待机模式中操作的改进的电压调节器，从而提高电压调节器的效率。
【专利说明】
电子器件
技术领域
[0001]本公开涉及电压调节器的领域，且更具体而言，涉及一种能够在低功耗待机模式和降压模式中操作的电压调节器。
【背景技术】
[0002]降压调节器是一种开关电压调节器，其将未调节的输入电压转换成较低的经调节的输出电压。电压调节器所消耗的电流可以被分成两部分，即提供给负载的功率和提供给降压调节器本身的功率。
[0003]在正常操作中，当负载所需的电流处于某个范围内时，调节器可以保持高转换效率，因为提供给负载的功率远高于提供给降压调节器本身的功率。当负载所需的电流较低或甚至为零时，转换效率低得多，因为从电源提供的功率中的大部分被提供给降压调节器本身。
[0004]出于对当负载所需的电流较低时提高降压调节器的效率的考虑，期望在降压调节器的领域中有进一步的进展。
【实用新型内容】
[0005]提供本概述以引入以下在【具体实施方式】中进一步描述的概念选择。本概述并非旨在指出所要保护的主题的关键点或必要特征，也不旨在用于辅助限制所要保护的主题的范围。
[0006]本申请的目的就在于提供一种改进的降压调节器。
[0007]本文所公开的电子器件包括:线性输出级，被配置成根据输入电压生成至输出节点的输出电压;降压输出级，被配置成根据输入电压生成至输出节点的输出电压。控制电路被配置成:如果负载用于将所述输出电压维持在期望电平处所需的电流小于限制电流，则启用所述线性输出级且禁用所述降压输出级；以及如果负载用于将输出电压维持在期望电平处所需的电流大于限制电流，则启用所述降压输出级且在启用所述降压输出级之后的延迟时间段处禁用所述线性输出级。
[0008]本文还公开了一种电子器件包括:误差放大器，被配置成根据参考电压和来自反馈节点的反馈电压来生成误差节点上的误差电压；以及线性输出级，被配置成按照使得流过输出节点的输出电流不大于限制电流的方式，根据来自输入节点的输入电压生成至输出节点的输出电压。降压输出级被配置成按照使得流过输出节点的输出电流大于限制电流的方式，根据所述输入电压生成至输出节点的输出电压。反馈回路将所述输出节点耦合到所述反馈节点，以及控制电路被配置成:根据所述误差电压来选择性地启用和禁用所述线性输出级和所述降压输出级，所述降压输出级的选择性启用在所述线性输出级的选择性禁用之前的延迟时间段处出现。
[0009]根据本申请的方案，可以提供一种能够在降压模式以及低功率待机模式中操作的改进的电压调节器，从而提高电压调节器的效率。
【附图说明】
[0010]图1是根据本公开的能够在降压模式和低功耗待机模式中操作的调节器的示意性框图。
[0011 ]图2是图1的调节器的更详细示意图。
【具体实施方式】
[0012]在以下的描述中，阐述多种细节以提供对本公开的理解。然而，本领域技术人员将明白的是，本公开的实施例可以在没有这些细节的情况下进行实施，并且从所描述的实施例进行的多种变型或修改可以是可行的。
[0013]总体而言，这里公开的是一种能够在降压模式以及低功率待机模式中操作的电压调节器。为此，向降压调节器添加限制电流的线性输出级，以当负载需求电流低时在处于待机模式的同时在输入和输出之间传导功率。同时，禁用在待机模式中无用的降压输出级，以节省功率。降压调节器本身的误差放大器在低功率模式期间控制线性输出级。因而，电压调节器当处于低功率模式时作为线性调节器工作并且当处于正常操作模式时作为降压调节器工作。在误差放大器的输出和线性输出级的输入之间添加偏移电压，以助于在线性模式和降压模式之间进行切换。使用控制电路来确定将启用电压调节器的哪个部分。
[0014]更具体而言，在图1中示出了电压调节器100。电压调节器100包括误差放大器102，误差放大器102接收参考电压Vref和反馈电压Vfb作为输入并且生成至节点VC的误差电压Vc。误差放大器102具有被耦合至电源电压Vcc和接地的供电端子。补偿网络104被耦合在节点VC和接地之间。补偿网络104包括串联耦合的电阻器RO和电容器CO，该串联耦合的电阻器RO和电容器CO在节点VC和接地之间与电容器Cl并联耦合。
[0015]节点VC直接耦合到控制电路107、降压输出级120并且通过偏移生成器V0FFSET而耦合到线性输出级106。控制电路107向线性输出级106和降压调节器120二者提供输出。线性输出级106向输出节点VOUT提供输出，而降压调节器120向电感器LI提供输出，电感器LI耦合到输出节点V0UT。二极管Dl的阴极耦合到电感器LI的第一端子，并且二极管Dl的阳极耦合至接地。如果所示降压架构使用异步整流技术，则二极管Dl是降压架构的续流二极管。如果所示降压架构使用同步整流技术，则二极管Dl可以由低侧开关取代。
[0016]串联耦合的电阻器Rl和R2被耦合在电感器LI的第二端子与接地之间。负载电容器或输出滤波器电容器Cload被耦合在输出节点VOUT与接地之间，并且负载130被耦合在输出节点VOUT与接地之间。
[0017]在操作中，误差放大器102根据参考电压Vref和反馈电压Vfb之间的差别来生成误差节点VC上的误差电压Vc。反馈电压Vfb是由分压器在节点VFB处所分出的输出电压Vout的电压，该分压器由被耦合在输出节点VOUT与接地之间的电阻器Rl和R2形成。补偿网络104提供环路稳定性。
[0018]控制电路107根据误差电压Vc来选择性地启用和禁用线性输出级106和降压输出级120。更具体地，当调节器在待机模式中操作时，如果所生成的误差电压Vc在至少阈值时间段内低于阈值电压，则控制电路107则启用线性输出级106并禁用降压输出级120。当调节器在正常操作模式中操作时，如果误差电压Vc不低于阈值电压，则控制电路107则禁用线性输出级106并启用降压输出级120。
[0019]线性输出级106当被启用时，按照使得流过输出节点VOUT的输出电流不大于限制电流的方式，根据输入电压Vin来生成输出电压Vout ο限制电流在例如1ma量级上。相反，降压输出级120当被启用时，被配置为按照使得流过输出节点VOUT的输出电流大于限制电流的方式，根据输入电压Vin来生成输出电压Vout。
[0020]因此，换言之，如果负载130为了将输出电压Vout维持在期望电平处所需的电流不大于限制电流，则控制电路107启用线性输出级106并禁用降压输出级120，并且如果负载130为了将输出电压Vout维持在期望电平处所需的电流大于限制电流，则控制电路107禁用线性输出级106并启用降压输出级120。
[0021]除了当在正常操作模式中操作时的功耗减小之外，由于限制电流，线性输出级106的功率晶体管可以较小，也节省了硅面积。
[0022]参照图2，将给出电压调节器100的更多细节。具体而言，控制电路107包括被耦合到节点OV的电流生成器10V。晶体管M5的漏极被耦合到节点0V，源极通过电阻器R3被耦合至接地，栅极被耦合至节点VC。第一延迟模块108具有被耦合到节点OV的输入和被耦合到NAND门110的第二输入的输出。NAND门110的第一输入也被耦合到节点OV。NAND门110的输出被耦合到第二延迟模块114的输入，该第二延迟模块114的输出又被耦合到NAND门112的第二输入ο NAND门112的第一输入被耦合到NAND门110的输出，并且NAND门112的输出被耦合到线性输出级106。
[0023]更具体而言，线性输出级106包括限制电流生成器ILIM。晶体管M4的源极耦合到限制电流生成器ILIM，漏极耦合到节点N2，栅极耦合到NAND门112的输出。晶体管M3的源极耦合到节点N2，漏极耦合到节点NI，控制端子通过偏移生成器V0FFSET耦合到节点VC。
[0024]具有1:m比率的由晶体管MO和Ml形成的电流镜对的输入被耦合到NI并且其输出被耦合到输出节点VOUTO具体地，晶体管MO和Ml的源极耦合到输入节点VIN，栅极彼此耦合并且耦合到节点NI。晶体管MO的漏极形成至电流镜的输入并且耦合到节点NI，而晶体管Ml的漏极形成电流镜的输出并且耦合到输出节点VOUT。
[0025]降压输出级120包括晶体管M6，晶体管M6的源极通过电阻器R4耦合至接地，漏极耦合至节点N3，栅极耦合至节点VC。电阻器Rref被耦合在节点N3和输入节点VIN之间。比较器122具有被耦合到节点N3的反向输入以及被耦合到节点N4的非反向输入。
[0026]触发器126具有通过反相器124被耦合到节点OV的D输入、被耦合到时钟信号CLK的时钟输入CP以及被耦合到比较器122的输出的归零输入CD O触发器126的Q输出被耦合到驱动器128，该驱动器128又被耦合到晶体管M2的栅极。晶体管M2的漏极被耦合到节点N4并且源极被親合到节点N5。电阻器Rsense被親合在节点N4与输入节点VIN之间。
[0027]在操作中，晶体管M5和电阻器R3用于检测VC处的电压。如果误差电压Vc高于阈值电压，则节点OV处的电压Vov在逻辑低处生成。如果误差电压Vc低于阈值电压，则节点OV处的电压Vov在逻辑高处生成。阈值电压根据晶体管M5、电阻器R3和电流源1V而确定。
[0028]如果输出电压Vout高于电压调节器的目标电压，则反馈电压Vfb经由误差放大器102最终导致误差电压Vc被驱动为低。如果误差电压Vc低于阈值电压，则将节点OV处的电压Vov生成为逻辑高以指示输出电压Vout处于过电压状态。这发生在穿过负载130的电流降低至某个值时。
[0029]如前面说明的，节点OV通过反相器124连接到D触发器126的D输入，并且时钟信号CLK连接到D触发器126的时钟输入CPXLK的上升沿将触发器126的输入D传送至其Q输出。触发器126的输出用作晶体管M2的启用信号。驱动器128驱动晶体管M2，因为晶体管M2的尺寸大，从而操控高电流。
[0030]因而，节点OV处的信号被用于确定晶体管M2是否在CLK信号的进来的上升沿处导通。如果输出电压Vout低于目标电压，则晶体管M2导通，由此向负载130传导功率。如果输出电压Vout高于目标电压，则晶体管M2不被导通。如果负载130从重负载变为轻负载，则输出电压Vout将暂时高于目标电压。在该时间段期间，节点OV处的信号处于逻辑高。控制电路107使用该信号确定是否将启用线性输出级106以及是否将禁用降压输出级120。
[0031]通过晶体管M6和电阻器R4从误差电压Vc生成参考电流，以设置用于降压输出级120的电流反馈的峰值电流检测的参考电流。该参考电流流过电阻器Rref以生成参考电压。晶体管M2是降压输出级120的高侧开关，并且电阻器Rsense感测晶体管M2中的电流。比较器122比较跨Rsense的电压与Vref，以确定在晶体管M2导通之后在每个时钟周期中哪个较低。如果Vref较高，则比较器122的输出生成PWM重置信号，以将触发器126重置并且使晶体管M2截止。如果节点OV处的电压Vov较低，则触发器126的D输出为高。然后，在每个时钟周期处，触发器126的输出通过时钟信号CLK的上升沿被触发为高，并且因而晶体管M2导通并且电流流过电阻器Rs ens e。在同一时钟周期内，如果跨Rs en s e的电压低于Vr ef，则比较器122的输出将触发器126重置为低，以使晶体管M2截止。
[0032]在电压调节器100的正常操作期间，当穿过负载130的电流稳定时，误差电压Vc生成电阻器Rref上的对应参考电流。选择晶体管M5的尺寸、电阻器R3的电阻以及电流源1V的比率，使得能够检测电压调节器100的过电压行为。如果穿过负载130的电流低，则降压输出级120工作在其中晶体管M2每若干时钟周期就导通的模式中。因而，在OV处的电压Vov对于若干时钟周期为高。然后，如果在OV处的信号对于第一延迟时间保持高，则穿过负载130的电流低到足以由线性输出级106供给。然后，晶体管M4导通，从而接通线性输出级106。同时，降压输出级120被禁用以节省功率。这发生是因为反相器124对电压Vov的反向。因而，电压调节器100然后在低功率待机模式中操作。
[0033]如果穿过负载130的电流增加使得高于线性输出级106的限制电流Ilim，则线性输出级106无法适当地向负载130供电，并且输出电压Vout下降。作为Vref和Vfb之间的差别的结果，误差放大器102因而将误差电压Vc驱动得更高。节点OV处的电压Vov然后通过晶体管M5和电阻器R3被驱动为低。降压输出级120然后被启用以向负载130供电。
[0034]线性输出级106和降压输出级130然后一起工作第二延迟时间。选择V0FFSET的电压Voffset以确保晶体管M3在此时充分导通，从而确保线性输出级106工作以供给其最大输出电流，其中降压输出级120根据需要向负载130供给额外电流。在第二延迟时间之后，晶体管M4截止，从而使线性输出级106关断。当晶体管M4截止时，晶体管Ml的输出电流被切断。线性输出级106因此然后被禁用。结果，降压输出级120然后单独工作以对负载130供电。
[0035]关于限制电流Ilim，如果晶体管M4导通，则晶体管Ml的最大输出电流被限制为11 im*m。然后晶体管Ml的输出电流由晶体管M3的栅极电压控制，晶体管M3的栅极电压由误差电压Vc控制。Vc是Vref与Vfb之间的误差电压的放大值。所以，当晶体管M4导通时，线性输出级106的输出电流由具有被限制为11 im*m的最大电流的环路所控制。
[0036]电压调节器100的设计提供各种优势。首先，在低功率待机模式期间电压调节器100的静态电流非常低。而且，由于在低功率待机模式期间输出电压Vout通过线性输出级106被调节，在电压调节器100的输出节点VOUT处几乎没有波纹电压。被添加到正常降压调节器的组件数目并不大，因而并未过大地增加硅的尺寸来实现低功率待机模式。
[0037]尽管这里参照特定方式、材料和实施例已经进行了之前的描述，但是并不旨在限于这里公开的【具体实施方式】;而是扩展到诸如在所附权利要求的范围内的所有功能上等同的结构、方法和使用。
【主权项】
1.一种电子器件，其特征在于，包括: 线性输出级，被配置成根据输入电压生成至输出节点的输出电压； 降压输出级，被配置成根据所述输入电压生成至所述输出节点的所述输出电压；以及 控制电路，被配置成: 如果负载用于将所述输出电压维持在期望电平处所需的电流小于限制电流，则启用所述线性输出级且禁用所述降压输出级； 如果所述负载用于将所述输出电压维持在所述期望电平处所需的所述电流大于所述限制电流，则启用所述降压输出级并且在启用所述降压输出级之后的延迟时间段处禁用所述线性输出级。2.如权利要求1所述的电子器件，其特征在于，如果根据所述输出电压生成的误差电压在至少阈值时间段内小于阈值电压，则所述控制电路启用所述线性输出级且禁用所述降压输出级。3.如权利要求1所述的电子器件，其特征在于，如果根据所述输出电压生成的误差电压不小于阈值电压，则所述控制电路禁用所述线性输出级且启用所述降压输出级。4.一种电子器件，其特征在于，包括: 误差放大器，被配置成根据参考电压和来自反馈节点的反馈电压来生成误差节点上的误差电压； 线性输出级，被配置成按照使得流过输出节点的输出电流不大于限制电流的方式，根据来自输入节点的输入电压来生成至所述输出节点的输出电压； 降压输出级，被配置成按照使得流过所述输出节点的所述输出电流大于所述限制电流的方式，根据所述输入电压来生成至所述输出节点的所述输出电压； 反馈回路，将所述输出节点耦合到所述反馈节点；以及 控制电路，被配置成:根据所述误差电压来选择性启用和禁用所述线性输出级和所述降压输出级，所述降压输出级的选择性启用在所述线性输出级的选择性禁用之前的延迟时间段处出现。5.如权利要求4所述的电子器件，其特征在于，如果所述误差电压在至少阈值时间段内小于阈值电压，则所述控制电路启用所述线性输出级且禁用所述降压输出级。6.如权利要求4所述的电子器件，其特征在于，如果所述误差电压不小于阈值电压，则所述控制电路禁用所述线性输出级且启用所述降压输出级。7.如权利要求4所述的电子器件，其特征在于，所述线性输出级包括: 限制电流生成器，被配置成生成所述限制电流； 电流镜，具有耦合到第一节点的输入和耦合到所述输出节点的输出；以及第三晶体管和第四晶体管，源极和漏极连接在所述第一节点和所述限制电流生成器之间，所述第三晶体管根据所述误差电压来控制，所述第四晶体管通过所述控制电路来控制。8.如权利要求7所述的电子器件，其特征在于，所述电流镜包括: 晶体管，具有耦合到所述输入节点的第一导电端子、耦合到所述第一节点的第二导电端子以及控制端子； 第一晶体管，具有耦合到所述输入节点的第一导电端子、耦合到所述输出节点的第二导电端子以及耦合到所述晶体管的控制端子的控制端子。9.如权利要求4所述的电子器件，其特征在于，所述控制电路包括: 阈值电流源，耦合到阈值节点且被配置成生成阈值电流； 第五晶体管，具有耦合到所述阈值节点的第一导电端子、通过第三电阻器耦合到接地节点的第二导电端子以及耦合到所述误差节点的导电端子； 其中，在所述阈值节点处生成的所述阈值电压根据所述阈值电流源、所述第三电阻器以及通过所述误差信号确定的所述第五晶体管的偏压而确定。10.如权利要求9所述的电子器件，其特征在于，所述控制电路还包括: 第一延迟电路，具有耦合到所述阈值节点的输入； 第一逻辑门，具有耦合到所述阈值节点的第一输入、耦合到所述第一延迟电路的输出的第二输入以及生成至启用节点的启用信号的输出。11.如权利要求10所述的电子器件，其特征在于，所述线性输出级基于所述启用节点来控制。12.如权利要求10所述的电子器件，其特征在于，所述控制电路还包括: 第二延迟电路，具有耦合到所述启用节点的输入；以及 第二逻辑门，具有耦合到所述启用节点的第一输入、耦合到所述第二延迟电路的输出的第二输入以及耦合为控制所述线性输出级的输出。13.如权利要求4所述的电子器件，其特征在于，所述降压输出级包括: 第六晶体管，具有通过第四晶体管耦合到接地节点的第二导电端子、耦合到第三节点的第一导电端子以及耦合到所述误差节点的控制端子； 参考电阻器，耦合在所述第三节点和所述输入节点之间； 比较器，具有耦合到所述第三节点的第一输入和耦合到第四节点的第二输入； 感测电阻器，耦合在所述第四节点和所述输入节点之间； 触发器，具有基于阈值电压来控制的信号输入、生成PWM信号的信号输出以及耦合到所述比较器的输出的重置输入； PWM驱动器，具有接收所述PWM信号的输入； 第二晶体管，具有耦合到所述第四节点的第一导电端子、耦合到所述输出节点的第二导电端子以及耦合到所述PWM驱动器的输出的控制端子。14.如权利要求13所述的电子器件，其特征在于，所述控制电路根据所述阈值电压来启用和禁用所述降压输出级。15.如权利要求4所述的电子器件，其特征在于，还包括耦合在所述误差节点和接地节点之间的补偿网络。16.如权利要求15所述的电子器件，其特征在于，所述补偿网络包括串联耦合的电阻器和电容器，所述串联耦合的电阻器和电容器在所述误差节点和所述接地节点之间与第一电容器并联耦合。17.如权利要求4所述的电子器件，其特征在于，还包括: 负载，耦合在所述输出节点和接地节点之间； 负载电容器，耦合在所述输出节点和所述接地节点之间； 第一电阻器和第二电阻器，串联耦合在所述输出节点和所述接地节点之间； 电感器，耦合在所述输出节点和第五节点之间；以及二极管，具有耦合到所述第五节点的阴极和耦合到所述接地节点的阳极；其中，所述反馈节点耦合在所述第一电阻器和所述第二电阻器之间。
【文档编号】G05F1/46GK205721462SQ201620123063
【公开日】2016年11月23日
【申请日】2016年2月16日
【发明人】崔正昊
【申请人】世意法（北京）半导体研发有限责任公司
【专利摘要】本文公开了一种电子器件，包括：线性输出级，被配置成根据输入电压生成至输出节点的输出电压；以及降压输出级，被配置成根据输入电压生成至输出节点的输出电压。控制电路被配置成：如果负载用于将输出电压维持在期望电平处所需的电流小于限制电流，则启用线性输出级且禁用降压输出级；以及如果负载用于将输出电压维持在期望电平处所需的电流大于限制电流，则启用降压输出级并且在启用降压输出级之后的延迟时间段处禁用所述线性输出级。根据本申请的方案，可以提供一种能够在降压模式以及低功率待机模式中操作的改进的电压调节器，从而提高电压调节器的效率。
【专利说明】
电子器件
技术领域
[0001]本公开涉及电压调节器的领域，且更具体而言，涉及一种能够在低功耗待机模式和降压模式中操作的电压调节器。
【背景技术】
[0002]降压调节器是一种开关电压调节器，其将未调节的输入电压转换成较低的经调节的输出电压。电压调节器所消耗的电流可以被分成两部分，即提供给负载的功率和提供给降压调节器本身的功率。
[0003]在正常操作中，当负载所需的电流处于某个范围内时，调节器可以保持高转换效率，因为提供给负载的功率远高于提供给降压调节器本身的功率。当负载所需的电流较低或甚至为零时，转换效率低得多，因为从电源提供的功率中的大部分被提供给降压调节器本身。
[0004]出于对当负载所需的电流较低时提高降压调节器的效率的考虑，期望在降压调节器的领域中有进一步的进展。
【实用新型内容】
[0005]提供本概述以引入以下在【具体实施方式】中进一步描述的概念选择。本概述并非旨在指出所要保护的主题的关键点或必要特征，也不旨在用于辅助限制所要保护的主题的范围。
[0006]本申请的目的就在于提供一种改进的降压调节器。
[0007]本文所公开的电子器件包括:线性输出级，被配置成根据输入电压生成至输出节点的输出电压;降压输出级，被配置成根据输入电压生成至输出节点的输出电压。控制电路被配置成:如果负载用于将所述输出电压维持在期望电平处所需的电流小于限制电流，则启用所述线性输出级且禁用所述降压输出级；以及如果负载用于将输出电压维持在期望电平处所需的电流大于限制电流，则启用所述降压输出级且在启用所述降压输出级之后的延迟时间段处禁用所述线性输出级。
[0008]本文还公开了一种电子器件包括:误差放大器，被配置成根据参考电压和来自反馈节点的反馈电压来生成误差节点上的误差电压；以及线性输出级，被配置成按照使得流过输出节点的输出电流不大于限制电流的方式，根据来自输入节点的输入电压生成至输出节点的输出电压。降压输出级被配置成按照使得流过输出节点的输出电流大于限制电流的方式，根据所述输入电压生成至输出节点的输出电压。反馈回路将所述输出节点耦合到所述反馈节点，以及控制电路被配置成:根据所述误差电压来选择性地启用和禁用所述线性输出级和所述降压输出级，所述降压输出级的选择性启用在所述线性输出级的选择性禁用之前的延迟时间段处出现。
[0009]根据本申请的方案，可以提供一种能够在降压模式以及低功率待机模式中操作的改进的电压调节器，从而提高电压调节器的效率。
【附图说明】
[0010]图1是根据本公开的能够在降压模式和低功耗待机模式中操作的调节器的示意性框图。
[0011 ]图2是图1的调节器的更详细示意图。
【具体实施方式】
[0012]在以下的描述中，阐述多种细节以提供对本公开的理解。然而，本领域技术人员将明白的是，本公开的实施例可以在没有这些细节的情况下进行实施，并且从所描述的实施例进行的多种变型或修改可以是可行的。
[0013]总体而言，这里公开的是一种能够在降压模式以及低功率待机模式中操作的电压调节器。为此，向降压调节器添加限制电流的线性输出级，以当负载需求电流低时在处于待机模式的同时在输入和输出之间传导功率。同时，禁用在待机模式中无用的降压输出级，以节省功率。降压调节器本身的误差放大器在低功率模式期间控制线性输出级。因而，电压调节器当处于低功率模式时作为线性调节器工作并且当处于正常操作模式时作为降压调节器工作。在误差放大器的输出和线性输出级的输入之间添加偏移电压，以助于在线性模式和降压模式之间进行切换。使用控制电路来确定将启用电压调节器的哪个部分。
[0014]更具体而言，在图1中示出了电压调节器100。电压调节器100包括误差放大器102，误差放大器102接收参考电压Vref和反馈电压Vfb作为输入并且生成至节点VC的误差电压Vc。误差放大器102具有被耦合至电源电压Vcc和接地的供电端子。补偿网络104被耦合在节点VC和接地之间。补偿网络104包括串联耦合的电阻器RO和电容器CO，该串联耦合的电阻器RO和电容器CO在节点VC和接地之间与电容器Cl并联耦合。
[0015]节点VC直接耦合到控制电路107、降压输出级120并且通过偏移生成器V0FFSET而耦合到线性输出级106。控制电路107向线性输出级106和降压调节器120二者提供输出。线性输出级106向输出节点VOUT提供输出，而降压调节器120向电感器LI提供输出，电感器LI耦合到输出节点V0UT。二极管Dl的阴极耦合到电感器LI的第一端子，并且二极管Dl的阳极耦合至接地。如果所示降压架构使用异步整流技术，则二极管Dl是降压架构的续流二极管。如果所示降压架构使用同步整流技术，则二极管Dl可以由低侧开关取代。
[0016]串联耦合的电阻器Rl和R2被耦合在电感器LI的第二端子与接地之间。负载电容器或输出滤波器电容器Cload被耦合在输出节点VOUT与接地之间，并且负载130被耦合在输出节点VOUT与接地之间。
[0017]在操作中，误差放大器102根据参考电压Vref和反馈电压Vfb之间的差别来生成误差节点VC上的误差电压Vc。反馈电压Vfb是由分压器在节点VFB处所分出的输出电压Vout的电压，该分压器由被耦合在输出节点VOUT与接地之间的电阻器Rl和R2形成。补偿网络104提供环路稳定性。
[0018]控制电路107根据误差电压Vc来选择性地启用和禁用线性输出级106和降压输出级120。更具体地，当调节器在待机模式中操作时，如果所生成的误差电压Vc在至少阈值时间段内低于阈值电压，则控制电路107则启用线性输出级106并禁用降压输出级120。当调节器在正常操作模式中操作时，如果误差电压Vc不低于阈值电压，则控制电路107则禁用线性输出级106并启用降压输出级120。
[0019]线性输出级106当被启用时，按照使得流过输出节点VOUT的输出电流不大于限制电流的方式，根据输入电压Vin来生成输出电压Vout ο限制电流在例如1ma量级上。相反，降压输出级120当被启用时，被配置为按照使得流过输出节点VOUT的输出电流大于限制电流的方式，根据输入电压Vin来生成输出电压Vout。
[0020]因此，换言之，如果负载130为了将输出电压Vout维持在期望电平处所需的电流不大于限制电流，则控制电路107启用线性输出级106并禁用降压输出级120，并且如果负载130为了将输出电压Vout维持在期望电平处所需的电流大于限制电流，则控制电路107禁用线性输出级106并启用降压输出级120。
[0021]除了当在正常操作模式中操作时的功耗减小之外，由于限制电流，线性输出级106的功率晶体管可以较小，也节省了硅面积。
[0022]参照图2，将给出电压调节器100的更多细节。具体而言，控制电路107包括被耦合到节点OV的电流生成器10V。晶体管M5的漏极被耦合到节点0V，源极通过电阻器R3被耦合至接地，栅极被耦合至节点VC。第一延迟模块108具有被耦合到节点OV的输入和被耦合到NAND门110的第二输入的输出。NAND门110的第一输入也被耦合到节点OV。NAND门110的输出被耦合到第二延迟模块114的输入，该第二延迟模块114的输出又被耦合到NAND门112的第二输入ο NAND门112的第一输入被耦合到NAND门110的输出，并且NAND门112的输出被耦合到线性输出级106。
[0023]更具体而言，线性输出级106包括限制电流生成器ILIM。晶体管M4的源极耦合到限制电流生成器ILIM，漏极耦合到节点N2，栅极耦合到NAND门112的输出。晶体管M3的源极耦合到节点N2，漏极耦合到节点NI，控制端子通过偏移生成器V0FFSET耦合到节点VC。
[0024]具有1:m比率的由晶体管MO和Ml形成的电流镜对的输入被耦合到NI并且其输出被耦合到输出节点VOUTO具体地，晶体管MO和Ml的源极耦合到输入节点VIN，栅极彼此耦合并且耦合到节点NI。晶体管MO的漏极形成至电流镜的输入并且耦合到节点NI，而晶体管Ml的漏极形成电流镜的输出并且耦合到输出节点VOUT。
[0025]降压输出级120包括晶体管M6，晶体管M6的源极通过电阻器R4耦合至接地，漏极耦合至节点N3，栅极耦合至节点VC。电阻器Rref被耦合在节点N3和输入节点VIN之间。比较器122具有被耦合到节点N3的反向输入以及被耦合到节点N4的非反向输入。
[0026]触发器126具有通过反相器124被耦合到节点OV的D输入、被耦合到时钟信号CLK的时钟输入CP以及被耦合到比较器122的输出的归零输入CD O触发器126的Q输出被耦合到驱动器128，该驱动器128又被耦合到晶体管M2的栅极。晶体管M2的漏极被耦合到节点N4并且源极被親合到节点N5。电阻器Rsense被親合在节点N4与输入节点VIN之间。
[0027]在操作中，晶体管M5和电阻器R3用于检测VC处的电压。如果误差电压Vc高于阈值电压，则节点OV处的电压Vov在逻辑低处生成。如果误差电压Vc低于阈值电压，则节点OV处的电压Vov在逻辑高处生成。阈值电压根据晶体管M5、电阻器R3和电流源1V而确定。
[0028]如果输出电压Vout高于电压调节器的目标电压，则反馈电压Vfb经由误差放大器102最终导致误差电压Vc被驱动为低。如果误差电压Vc低于阈值电压，则将节点OV处的电压Vov生成为逻辑高以指示输出电压Vout处于过电压状态。这发生在穿过负载130的电流降低至某个值时。
[0029]如前面说明的，节点OV通过反相器124连接到D触发器126的D输入，并且时钟信号CLK连接到D触发器126的时钟输入CPXLK的上升沿将触发器126的输入D传送至其Q输出。触发器126的输出用作晶体管M2的启用信号。驱动器128驱动晶体管M2，因为晶体管M2的尺寸大，从而操控高电流。
[0030]因而，节点OV处的信号被用于确定晶体管M2是否在CLK信号的进来的上升沿处导通。如果输出电压Vout低于目标电压，则晶体管M2导通，由此向负载130传导功率。如果输出电压Vout高于目标电压，则晶体管M2不被导通。如果负载130从重负载变为轻负载，则输出电压Vout将暂时高于目标电压。在该时间段期间，节点OV处的信号处于逻辑高。控制电路107使用该信号确定是否将启用线性输出级106以及是否将禁用降压输出级120。
[0031]通过晶体管M6和电阻器R4从误差电压Vc生成参考电流，以设置用于降压输出级120的电流反馈的峰值电流检测的参考电流。该参考电流流过电阻器Rref以生成参考电压。晶体管M2是降压输出级120的高侧开关，并且电阻器Rsense感测晶体管M2中的电流。比较器122比较跨Rsense的电压与Vref，以确定在晶体管M2导通之后在每个时钟周期中哪个较低。如果Vref较高，则比较器122的输出生成PWM重置信号，以将触发器126重置并且使晶体管M2截止。如果节点OV处的电压Vov较低，则触发器126的D输出为高。然后，在每个时钟周期处，触发器126的输出通过时钟信号CLK的上升沿被触发为高，并且因而晶体管M2导通并且电流流过电阻器Rs ens e。在同一时钟周期内，如果跨Rs en s e的电压低于Vr ef，则比较器122的输出将触发器126重置为低，以使晶体管M2截止。
[0032]在电压调节器100的正常操作期间，当穿过负载130的电流稳定时，误差电压Vc生成电阻器Rref上的对应参考电流。选择晶体管M5的尺寸、电阻器R3的电阻以及电流源1V的比率，使得能够检测电压调节器100的过电压行为。如果穿过负载130的电流低，则降压输出级120工作在其中晶体管M2每若干时钟周期就导通的模式中。因而，在OV处的电压Vov对于若干时钟周期为高。然后，如果在OV处的信号对于第一延迟时间保持高，则穿过负载130的电流低到足以由线性输出级106供给。然后，晶体管M4导通，从而接通线性输出级106。同时，降压输出级120被禁用以节省功率。这发生是因为反相器124对电压Vov的反向。因而，电压调节器100然后在低功率待机模式中操作。
[0033]如果穿过负载130的电流增加使得高于线性输出级106的限制电流Ilim，则线性输出级106无法适当地向负载130供电，并且输出电压Vout下降。作为Vref和Vfb之间的差别的结果，误差放大器102因而将误差电压Vc驱动得更高。节点OV处的电压Vov然后通过晶体管M5和电阻器R3被驱动为低。降压输出级120然后被启用以向负载130供电。
[0034]线性输出级106和降压输出级130然后一起工作第二延迟时间。选择V0FFSET的电压Voffset以确保晶体管M3在此时充分导通，从而确保线性输出级106工作以供给其最大输出电流，其中降压输出级120根据需要向负载130供给额外电流。在第二延迟时间之后，晶体管M4截止，从而使线性输出级106关断。当晶体管M4截止时，晶体管Ml的输出电流被切断。线性输出级106因此然后被禁用。结果，降压输出级120然后单独工作以对负载130供电。
[0035]关于限制电流Ilim，如果晶体管M4导通，则晶体管Ml的最大输出电流被限制为11 im*m。然后晶体管Ml的输出电流由晶体管M3的栅极电压控制，晶体管M3的栅极电压由误差电压Vc控制。Vc是Vref与Vfb之间的误差电压的放大值。所以，当晶体管M4导通时，线性输出级106的输出电流由具有被限制为11 im*m的最大电流的环路所控制。
[0036]电压调节器100的设计提供各种优势。首先，在低功率待机模式期间电压调节器100的静态电流非常低。而且，由于在低功率待机模式期间输出电压Vout通过线性输出级106被调节，在电压调节器100的输出节点VOUT处几乎没有波纹电压。被添加到正常降压调节器的组件数目并不大，因而并未过大地增加硅的尺寸来实现低功率待机模式。
[0037]尽管这里参照特定方式、材料和实施例已经进行了之前的描述，但是并不旨在限于这里公开的【具体实施方式】;而是扩展到诸如在所附权利要求的范围内的所有功能上等同的结构、方法和使用。
【主权项】
1.一种电子器件，其特征在于，包括: 线性输出级，被配置成根据输入电压生成至输出节点的输出电压； 降压输出级，被配置成根据所述输入电压生成至所述输出节点的所述输出电压；以及 控制电路，被配置成: 如果负载用于将所述输出电压维持在期望电平处所需的电流小于限制电流，则启用所述线性输出级且禁用所述降压输出级； 如果所述负载用于将所述输出电压维持在所述期望电平处所需的所述电流大于所述限制电流，则启用所述降压输出级并且在启用所述降压输出级之后的延迟时间段处禁用所述线性输出级。2.如权利要求1所述的电子器件，其特征在于，如果根据所述输出电压生成的误差电压在至少阈值时间段内小于阈值电压，则所述控制电路启用所述线性输出级且禁用所述降压输出级。3.如权利要求1所述的电子器件，其特征在于，如果根据所述输出电压生成的误差电压不小于阈值电压，则所述控制电路禁用所述线性输出级且启用所述降压输出级。4.一种电子器件，其特征在于，包括: 误差放大器，被配置成根据参考电压和来自反馈节点的反馈电压来生成误差节点上的误差电压； 线性输出级，被配置成按照使得流过输出节点的输出电流不大于限制电流的方式，根据来自输入节点的输入电压来生成至所述输出节点的输出电压； 降压输出级，被配置成按照使得流过所述输出节点的所述输出电流大于所述限制电流的方式，根据所述输入电压来生成至所述输出节点的所述输出电压； 反馈回路，将所述输出节点耦合到所述反馈节点；以及 控制电路，被配置成:根据所述误差电压来选择性启用和禁用所述线性输出级和所述降压输出级，所述降压输出级的选择性启用在所述线性输出级的选择性禁用之前的延迟时间段处出现。5.如权利要求4所述的电子器件，其特征在于，如果所述误差电压在至少阈值时间段内小于阈值电压，则所述控制电路启用所述线性输出级且禁用所述降压输出级。6.如权利要求4所述的电子器件，其特征在于，如果所述误差电压不小于阈值电压，则所述控制电路禁用所述线性输出级且启用所述降压输出级。7.如权利要求4所述的电子器件，其特征在于，所述线性输出级包括: 限制电流生成器，被配置成生成所述限制电流； 电流镜，具有耦合到第一节点的输入和耦合到所述输出节点的输出；以及第三晶体管和第四晶体管，源极和漏极连接在所述第一节点和所述限制电流生成器之间，所述第三晶体管根据所述误差电压来控制，所述第四晶体管通过所述控制电路来控制。8.如权利要求7所述的电子器件，其特征在于，所述电流镜包括: 晶体管，具有耦合到所述输入节点的第一导电端子、耦合到所述第一节点的第二导电端子以及控制端子； 第一晶体管，具有耦合到所述输入节点的第一导电端子、耦合到所述输出节点的第二导电端子以及耦合到所述晶体管的控制端子的控制端子。9.如权利要求4所述的电子器件，其特征在于，所述控制电路包括: 阈值电流源，耦合到阈值节点且被配置成生成阈值电流； 第五晶体管，具有耦合到所述阈值节点的第一导电端子、通过第三电阻器耦合到接地节点的第二导电端子以及耦合到所述误差节点的导电端子； 其中，在所述阈值节点处生成的所述阈值电压根据所述阈值电流源、所述第三电阻器以及通过所述误差信号确定的所述第五晶体管的偏压而确定。10.如权利要求9所述的电子器件，其特征在于，所述控制电路还包括: 第一延迟电路，具有耦合到所述阈值节点的输入； 第一逻辑门，具有耦合到所述阈值节点的第一输入、耦合到所述第一延迟电路的输出的第二输入以及生成至启用节点的启用信号的输出。11.如权利要求10所述的电子器件，其特征在于，所述线性输出级基于所述启用节点来控制。12.如权利要求10所述的电子器件，其特征在于，所述控制电路还包括: 第二延迟电路，具有耦合到所述启用节点的输入；以及 第二逻辑门，具有耦合到所述启用节点的第一输入、耦合到所述第二延迟电路的输出的第二输入以及耦合为控制所述线性输出级的输出。13.如权利要求4所述的电子器件，其特征在于，所述降压输出级包括: 第六晶体管，具有通过第四晶体管耦合到接地节点的第二导电端子、耦合到第三节点的第一导电端子以及耦合到所述误差节点的控制端子； 参考电阻器，耦合在所述第三节点和所述输入节点之间； 比较器，具有耦合到所述第三节点的第一输入和耦合到第四节点的第二输入； 感测电阻器，耦合在所述第四节点和所述输入节点之间； 触发器，具有基于阈值电压来控制的信号输入、生成PWM信号的信号输出以及耦合到所述比较器的输出的重置输入； PWM驱动器，具有接收所述PWM信号的输入； 第二晶体管，具有耦合到所述第四节点的第一导电端子、耦合到所述输出节点的第二导电端子以及耦合到所述PWM驱动器的输出的控制端子。14.如权利要求13所述的电子器件，其特征在于，所述控制电路根据所述阈值电压来启用和禁用所述降压输出级。15.如权利要求4所述的电子器件，其特征在于，还包括耦合在所述误差节点和接地节点之间的补偿网络。16.如权利要求15所述的电子器件，其特征在于，所述补偿网络包括串联耦合的电阻器和电容器，所述串联耦合的电阻器和电容器在所述误差节点和所述接地节点之间与第一电容器并联耦合。17.如权利要求4所述的电子器件，其特征在于，还包括: 负载，耦合在所述输出节点和接地节点之间； 负载电容器，耦合在所述输出节点和所述接地节点之间； 第一电阻器和第二电阻器，串联耦合在所述输出节点和所述接地节点之间； 电感器，耦合在所述输出节点和第五节点之间；以及二极管，具有耦合到所述第五节点的阴极和耦合到所述接地节点的阳极；其中，所述反馈节点耦合在所述第一电阻器和所述第二电阻器之间。
【文档编号】G05F1/46GK205721462SQ201620123063
【公开日】2016年11月23日
【申请日】2016年2月16日
【发明人】崔正昊
【申请人】世意法（北京）半导体研发有限责任公司
相关技术
网友询问留言
已有0条留言
- 还没有人留言评论。精彩留言会获得点赞！
1