基准电压生成电路的制作方法

专利名称：基准电压生成电路的制作方法
技术领域：
本发明涉及基准电压生成电路。
背景技术：
图IO是示出PN结元件的电流以及电压特性的温度相关性的曲线图。 横轴表示PN结元件的正向电压Vbe[V]、纵轴表示PN结元件的顺方向电 流Ie[A]的对数。PN结元件例如为双极性晶体管。电压Vbe为双极性晶体 管的基极和发射极之间的电压、电流Ie为发射极电流。特性T1 T6表示 与温度对应的电流以及电压特性。特性Tl为-40度时的特性、特性T2为 0度时的特性、特性T3为25度时的特性、特性T4为55度时的特性、特 性T5为85度时的特性、特性T6为125度时的特性。在使同样的电流Ie 流过时，温度越高电压Vbe变得越低。利用四方形标记所表示的电压VI 表示用于使约4X10,A]的电流Ie流过的电压，并且温度越高时变得越 低。利用圆形标记所表示的电压V2表示用于使约5X10,A]的电流Ie流 过的电压，并且温度越低时变得越高。其中，电压V1相对于电压V2温度 相关性高。
图ll是示出PN结元件的电压以及温度的关系的曲线图。横轴表示温 度、纵轴表示电压。如图IO所示的那样，温度越高电压V2变得越低。与 此相对，温度越高电压V2-V1变得越高。
基准电压生成电路利用电流密度不同的2个PN结元件能够生成不依 赖于温度的基准电压。第一PN结元件的正向电压为VI、第二PN结元件 的正向电压为V2。当电压V1和电压V2为VKV2的关系时，基准电压生 成电路生成以基准电压Vref=V2+a X(V2-V1)表示的基准电压Vref。如图 11所示，只要适当地选择系数a则能够作为不依赖于温度的基准电压Vref 而获得约1.25V。近年来，由于低电压化的需求而需要以比1.25V低的电压来动作的基 准电压生成电路。下述的专利文件1为低电压化技术中的一个。在专利文
件1中，用以下的方式定义作为基准电压的输出电压具有不同的电流密
度的双极性晶体管的基极和发射极之间的电压的差V2-V1的a倍的电压、 以及双极性晶体管的基极和发射极之间的电压V2的P分之1 (e〉1)的 电压的和。即，基准电压生成电路生成以Vref= V2/3 + a X(V2-V1)表示 的基准电压Vref。
然而，该基准电压生成电路存在电路规模变大的问题。例如，在专利 文件1所示的根据电压进行计算的实施例中，使用了6个计算放大器，出 现在半导体芯片上所占的面积以及消耗电力变大的问题。
另外，在下述的专利文件2中，记载的基准电压生成电路包括第一 电流产生电路，产生与PN结的第一正向电压和改变了电流密度的PN结 的第二正向电压之间的差成比例的电流；第二电流产生电路，产生用于使 与从所述第一电流产生电路获得的电流成比例的电压和所述第一正向电压 相等的电流；电压加法运算电路，对与从所述第二电流产生电路获得的电 流成比例的电压和所述第一正向电压进行加法运算。
专利文件1:日本专利文件特开平05-251954号公报；
专利文件2:日本专利文件特开2004-192608号公报。

发明内容
本发明的目的在于提供一种能够进行低电压动作并且能够实现电力的 低消耗的基准电压生成电路。
根据本发明的一个观点，提供一种基准电压生成电路，其特征在于， 包括第一PN结元件，所述第一PN结元件的正向电压为第一电压VI; 第二 PN结元件，所述第二 PN结元件的电流密度与所述第一 PN结元件不 同，并且所述第二 PN结元件的正向电压为比所述第一电压VI高的第二 电压V2;以及生成电路，对所述生成电路输入所述第一电压VI和所述第 二电压V2，则生成以Al、 A2、 A3为系数的、以A2xV2+A3x(A2xV2-AlxVl)表示的基准电压，其中，所述A1和A2为不同的值。


图1是示出根据本发明的第一实施方式的基准电压生成电路基准电压
生成电路的构成例的电路图2是示出根据本发明的第二实施方式的基准电压生成电路基准电压 生成电路的构成例的电路图3是示出根据本发明的第三实施方式的基准电压生成电路基准电压 生成电路的构成例的电路图4是示出根据本发明的第四实施方式的基准电压生成电路基准电压 生成电路的构成例的电路图5是示出根据本发明的第五实施方式的基准电压生成电路基准电压 生成电路的构成例的电路图6是用于说明根据第四和第五实施方式的基准电压生成电路的关系 的电路图。
图7是示出根据本发明的第六实施方式的基准电压生成电路的构成例 的电路图8是示出根据本发明的第七实施方式的基准电压生成电路的构成例 的电路图9是示出根据本发明的第八实施方式的基准电压生成电路的构成例 的电路图IO是示出PN结元件的电流以及电压特性的温度相关性的曲线图； 图11是示出PN结元件的电压以及温度的关系的曲线图。
具体实施例方式
(第一实施方式)
图1是示出根据本发明的第一实施方式的基准电压生成电路的构成例 的电路图。第一电流源II以及第一 PN结元件PN1的串联连接电路被连接 在电源电压端子以及基准电位端子(例如，接地端子)之间。第二电流源 12以及第二 PN结元件PN2的串联连接电路被连接在电源电压端子以及基准电位端子之间。PN结元件PN1和PN2例如为二极管或者晶体管。
第一 PN结元件PN1的顺方向电压为第一电压VI。第一电流源II使 第一 PN结元件PN1中流过恒定电流。 一旦由第一电流源II使在第一 PN 结元件PN1中流过电流，则第一PN结元件PN1产生电压V1。
第二 PN结元件PN2的顺方向电压为第二电压V2。第二电流源12使 第二 PN结元件PN2中流过恒定电流。 一旦由第二电流源12使在第二 PN 结元件PN2中流过电流，则第二 PN结元件PN2产生电压V2。
第一 PN结元件PN1和PN2的电流密度互相不同。为了构成电流密度 不同的第一PN结元件PN1和PN2，可以考虑两个方法。第一个是使第一 PN结元件PN1和第二 PN结元件PN2的PN结面积不同的方法。第二个是 使第一电流源II所提供的电流值和第二电流源12所提供的电流值不同的 方法。通过实现上述两个方法中的某一个，能够构成电流密度互相不同的 PN结元件PN1和PN2。由此，第一PN结元件PN1产生的第一电压Vl和 第二PN结元件PN2产生的第二电压V2为不同的电压。在这里，如图10 所示的那样，使第二 PN结元件PN2产生的第二电压V2比第一 PN结元件 PN1产生的第一电压VI更高。艮P，流过第二 PN结元件PN2的电流比流 过第一 PN结元件PN1的电流更大。
对生成电路101输入在第一 PN结元件PN1产生的第一电压VI，则生 成对第一电压V1乘上系数A1的、利用下式表示的电压Vll。
V11=A1XV1
对生成电路102输入在第二PN结元件PN2产生的第二电压V2，则生 成对第二电压V2乘上系数A2的、利用下式表示的电压V12。其中，系数 A1和A2是互相不同的值。
V12=A2XV2
对生成电路103输入电压VI1以及V12,则生成利用下式表示的基准 电压Vref。其中，A3为系数。 Vref=V12+A3X (V12-V11)
=A2 X V2+ A3 X (A2 X V2- Al XVI) Al、 A2以及A3是包含1的系数。通过将Al和A2设定成不同的值，由图11可知，能够获得不依赖于温度的基准电压Vref。
在上述的专利文件1中，基于VI和V2-V1这两个电压来计算基准电 压Vref，其中VI是PN结元件的正向电压、V2-V1是电流密度与该PN结 元件不同的另一个PN结元件的正向电压与VI的差。与此相对，在本实 施方式中，对电流密度不同的两个PN结元件PN1以及PN2的正向电压 VI和V2，在分别预先以不同的系数Al和A2进行放大(或者衰减)之 后，再计算基准电压Vref，由此能够减小电路规模。
此时，为了能够进行电源电压以及基准电压Vref小于等于1.25V的实 用性的低电压动作，大多数情况下需要满足系数Al比系数A2大的条件。 当系数A2为1时，电路规模最小，将这种情况作为后述的第二实施方式 进行说明。虽然与电路规模有关的优势变小，但是A2不限于1也能够进 行低电压动作。另外，将系数Al为1的情况作为后述的第三实施方式进 行说明。另外，将系数A1和A2两者都小于l的情况作为后述的第四和第 五实施方式进行说明。另外，将系数A1和A2两者都大于l的情况作为后 述的第六实施方式进行说明。另外，将系数Al大于1并且系数A2小于1 的情况作为后述的第七实施方式进行说明。系数Al和A2两者都小于等于 1能够在更低的电源电压下动作，在这一点具有很大优势。能够通过非反 转放大电路来实现作为系数的放大率大于1的放大，并且能够通过对电压 跟随(voltage follower)和电阻分压进行组合来实现作为系数的放大率小 于1的衰减。
(第二实施方式)
图2是示出根据本发明的第二实施方式的基准电压生成电路的构成例 的电路图。P沟道场效应管MP1的源极连接在电源电压端子上，栅极连接 在差动放大电路201的输出端子上，漏极连接在差动放大电路201的非反 转输入端子上。PNP双极性晶体管Ql的发射极经由Rl连接在差动放大电 路201的非反转输入端子，基极以及集电极连接在基准电位端子(例如， 接地端子)上。第一电压V1为晶体管Q1的基极和发射极之间的电压。
P沟道场效应管MP2的源极连接在电源电压端子上，栅极连接在差动 放大电路201的输出端子上，漏极连接在差动放大电路201的反转输入端子上。PNP双极性晶体管Q2的发射极连接在差动放大电路201的反转输 入端子上，基极以及集电极连接在基准电位端子上。第二电压V2为晶体 管Q2的基极和发射极之间的电压。
在差动放大电路201中，非反转输入端子连接在晶体管MP1和晶体管 Ql之间，反转输入端子连接在晶体管MP2和晶体管Q2之间，输出端子 连接在晶体管MP1和MP2的栅极上。电阻Rl连接在晶体管MP1和晶体 管Q1之间。
差动放大电路201被进行反馈控制，以使其非反转输入端子和反转输 入端子的电压变得相同。由于从差动放大电路201对晶体管MP1和MP2 的栅极输入同样的电压，因此晶体管MP1和MP2中流过同样的电流。
差动放大电路201以由晶体管Ql和Q2的正向电压VI和V2所决定 的电压对流经晶体管Ql和Q2的电流进行反馈，出现即使输入输出都是高 电平也稳定的情况。因此，优选的是设置启动电路(start-up circuit)200。启 动电路200连接在差动放大电路201的非反转输入端子以及输出端子上， 对差动放大电路201的非反转输入端子以及输出端子的电压进行控制。启 动电路200不一定是必需的。
晶体管Q1和Q2的PN结面积互相不同，因此电流密度不同。流经晶 体管Q2的电流比流经晶体管Q1的电流大。结果，第二电压V2比第一电 压V1高。
在差动放大电路202中，对非反转输入端子输入在晶体管Ql上产生 的第一电压V1，反转输入端子经由电阻R2与自身的输出端子相连，并且 经由电阻R3与基准电位端子相连。差动放大电路202的输出电压Vll为 A1XV1。其中，系数A1为(R2+R3) /R3。
在差动放大电路203中，对非反转输入端子输入在晶体管Q2上产生 的第二电压V2，对反转输入端子经由电阻R4输入差动放大电路202的输 出电压Vll并且经由电阻R5输入自身的输出电压Vref，差动放大电路 203输出基准电压Vref。
根据本实施方式的基准电压生成电路，通过以下的方式生成由下面的 数学式提供的基准电压Vref:以第二电压V2为基准，并且求第二电压V2和对第一电压VI以由电阻R2和R3求出的比Al来进行非反转放大(放 大率>1)所获得的电压VI1之间的差V2-V11,再对V2-V11以由电阻R4 和R5求出的比A3进行反转放大。 [数学式1]
<formula>formula see original document page 13</formula>
其中，系数Al是(R2+R3)/R3，是大于1的值。系数A2为1。系数 A3为R5/R4。系数A1和A2为不同的值。
下面，对第一和第二实施方式的对应关系进行说明。晶体管MP1对应 于图1的第一电流源II、晶体管MP2对应于图1的第二电流源12。晶体 管Ql对应于图1的第一 PN结元件PN1、晶体管Q2对应于图1的第二 PN结元件PN2。差动放大电路202以及电阻R2、 R3对应于图l的生成电 路101。差动放大电路203以及电阻R4、 R5对应于图1的生成电路103。 由于系数A2为1，因此可以省略生成电路102。
本实施方式的基准电压生成电路能够使差动放大电路变小，因此能够 减小电路规模，并且能够实现低成本和低电力消耗。另外，能够使电源电 压和基准电压Vref为1.25V以下的低电压。 (第三实施方式)
图3是示出根据本发明的第三实施方式的基准电压生成电路的构成例 的电路图。晶体管MP1、 MP2、 Ql、 Q2、差动放大电路201、电阻Rl和 启动电路200的构成与第二实施方式相同。下面，对本实施方式与第二实 施方式不同的点进行说明。
在差动放大电路301中，对非反转输入端子输入在晶体管Ql上产生 的第一电压VI，对反转输入端子输入自身的输出电压Vll。差动放大电 路301的输出电压Vll为A1XV1。其中，系数Al为1，因此电压Vll 与电压V1相同。差动放大电路301是用于使电流流经R4的缓冲器，能够 防止由于流过该电流而导致的输入电压的变动。
在差动放大电路302中，对非反转输入端子输入在晶体管Q2上产生的第二电压V2，对反转输入端子输入自身的输出电压。
在差动放大电路303中，非反转输入端子经由电阻R2与差动放大电 路302的输出端子相连并且经由电阻R3与基准电位端子相连，对反转输 入端子经由电阻R4输入差动放大电路301的输出电压Vll并且经由电阻 R5输入自身的输出电压Vref，差动放大电路303输出基准电压Vref。
差动放大电路303的非反转输入端子的电压V12为A2X V2。系数A2 为R3/ (R2+R3)。
根据本实施方式的基准电压生成电路，通过以下的方式生成下面的数 学式提供的基准电压Vref:求对第二电压V2以由电阻R2和R3求出的比 A2来进行衰减(放大率<1)来获得的电压V12，以电压V12为基准，对 V12与第一电压VI之间的差V12-V1以由电阻R4和R5求出的比A3进行
反转放大。
Vref=V12+A3X [V12-V11]
=A2XV2+A3X [A2XV2-A1XV1]
=x V2+ (^) X[ (^~) XV2-V1] R2+R3 R4 R2+R3
其中，系数Al为1。系数A2是R3/ (R2+R3)，是小于1的值。系数 A3为R5/R4。系数A1和A2为不同的值。
下面，对第一和第三实施方式的对应关系进行说明。晶体管MP1对应 于图1的第一电流源II、晶体管MP2对应于图1的第二电流源12。晶体 管Ql对应于图1的第一 PN结元件PN1、晶体管Q2对应于图1的第二 PN结元件PN2。差动放大电路301对应于图1的生成电路101。差动放大 电路302以及电阻R2、 R3对应于图1的生成电路102。差动放大电路303 以及电阻R4、 R5对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小，因此能够 减小电路规模，并且能够实现低成本和低电力消耗。另外，能够使电源电 压和基准电压Vref为1.25V以下的低电压。 (第四实施方式)
图4是示出根据本发明的第四实施方式的基准电压生成电路的构成例的电路图。晶体管MP1、 MP2、 Ql、 Q2、差动放大电路201、电阻Rl和 启动电路200的构成与第二实施方式相同。下面，对本实施方式与第二实 施方式不同的点进行说明。
在差动放大电路401中，对非反转输入端子输入在晶体管Ql上产生 的第一电压V1，对反转输入端子输入自身的输出电压。
在差动放大电路402中，对非反转输入端子输入在晶体管Q2上产生 的第二电压V2，对反转输入端子输入自身的输出电压。
在差动放大电路403中，非反转输入端子经由电阻R4与差动放大电 路402的输出端子相连并且经由电阻R5与基准电位端子相连，反转输入 端子经由电阻R2与差动放大电路401的输出端子相连、经由电阻R3与基 准电位端子相连、经由电阻R6与自身的输出端子相连，差动放大电路403 输出基准电压Vref。
差动放大电路403的反转输入端子的电压Vll为A1XV1。其中，系 数A1为R3/ (R2+R3)。另外，差动放大电路403的非反转输入端子的电 压V12为A2XV2。其中，系数A2为R5/ (R4+R5)。
根据本实施方式的基准电压生成电路，通过以下的方式生成下面的数 学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比 A2来进行衰减(放大率<1)而获得电压V12，对第一电压VI以由电阻 R2和R3求出的比Al来进行衰减(放大率<1)而获得电压Vll，以电压 V12为基准，对V12和VI1之间的差V12-V11进行反转 放大。
Vref=V12+A3X [V12-V11]
=A2XV2+A3X [A2XV2-A1XV1]
=(^_) X V2+ (~^~) X[ (_^_) XV2画(R3 ) X R4+R5 R2//R3 R4+R5 R2+R3
VI]
其中，R2〃R3表示R2XR3/(R2+R3)。系数Al为R3/ (R2+R3)，是小 于1的值。系数A2为R5/ (R4+R5)，是小于1的值。系数A3为R6/ (R2〃R3)。系数A1和A2为不同的值。
下面，对第一和第四实施方式的对应关系进行说明。晶体管MP1对应于图1的第一电流源II、晶体管MP2对应于图1的第二电流源12。晶体 管Ql对应于图1的第一 PN结元件PN1、晶体管Q2对应于图1的第二 PN结元件PN2。差动放大电路401以及电阻R2、 R3对应于图1的生成电 路IOI。差动放大电路402以及电阻R4、 R5对应于图1的生成电路102。 差动放大电路403以及电阻R2、 R3、 R6对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小，因此能够 减小电路规模，并且能够实现低成本和低电力消耗。另外，能够使电源电 压和基准电压Vref为1.25V以下的低电压。 (第五实施方式)
图5是示出根据本发明的第五实施方式的基准电压生成电路的构成例 的电路图。晶体管MP1、 MP2、 Ql、 Q2、差动放大电路201、电阻Rl和 启动电路200的构成与第二实施方式相同。下面，对本实施方式与第二实 施方式不同的点进行说明。
在差动放大电路501中，对非反转输入端子输入在晶体管Ql上产生 的第一电压V1，对反转输入端子输入自身的输出电压。
在差动放大电路502中，对非反转输入端子输入在晶体管Q2上产生 的第二电压V2，对反转输入端子输入自身的输出电压。
在差动放大电路503中，非反转输入端子经由电阻R2与差动放大电 路501的输出端子相连并且经由电阻R3与基准电位端子相连，对反转输 入端子输入自身的输出电压。
在差动放大电路504中，非反转输入端子经由电阻R4与差动放大电 路502的输出端子相连并且经由电阻R5与基准电位端子相连，经由电阻 R6对反转输入端子输入差动放大电路503的输出电压并且经由电阻R7输 入自身的输出电压Vref，差动放大电路504输出基准电压Vref。
差动放大电路503的非反转输入端子的电压Vll为A1XV1。其中， 系数A1为R3/ (R2+R3)。另外，差动放大电路504的非反转输入端子的 电压V12为A2XV2。其中，系数A2为R5/ (R4+R5)。
根据本实施方式的基准电压生成电路，通过以下的方式生成下面的数 学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比A2来进行衰减(放大率<1)而获得电压V12，对第一电压VI以由电阻 R2和R3求出的比Al来进行衰减(放大率<1)而获得电压Vll，以电压 V12为基准，对V12和VI1之间的差V12-V11进行反转放大。 [数学式4]
Vref=V12+A3X [V12-V11]
=A2XV2+A3X [A2XV2-A1XV1]
=(~^~) XV2+ (E) X[ (^~) XV2- (^^~) XVI] R4+R5 R6 R4+R5 R2+R3
其中，系数Al为R3/ (R2+R3)，是小于1的值。系数A2为R5/ (R4+R5)，是小于1的值。系数A3为R7/R6。系数Al和A2为不同的值。
下面，对第一和第五实施方式的对应关系进行说明。晶体管MP1对应 于图1的第一电流源II、晶体管MP2对应于图1的第二电流源12。晶体 管Ql对应于图1的第一 PN结元件PN1、晶体管Q2对应于图1的第二 PN结元件PN2。差动放大电路501以及电阻R2、 R3对应于图l的生成电 路IOI。差动放大电路502以及电阻R4、 R5对应于图1的生成电路102。 差动放大电路503、 504以及电阻R6、 R7对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小，因此能够 减小电路规模，并且能够实现低成本和低电力消耗。另外，能够使电源电 压和基准电压Vref为1.25V以下的低电压。
图6是用于说明根据第四和第五实施方式的基准电压生成电路的关系 的电路图。根据图4的第四实施方式的基准电压生成电路和根据图5的第 五实施方式的基准电压生成电路为等价电路。图6的电路510是分别以 Rl、 R2、 R3替换了图5的电路510的电阻R2、 R3、 R6的电路。图6的 电路410是分别以电阻R4、 R5替换了图4的电阻R2、 R3的电路。电路 510能够替换成与其等价的电路410。此时，下式的关系成立。
R5/(R4+R5)=R2/(R1+R2)
R4XR5/(R4+R5)=R3
图5的基准电压生成电路通过将电路510替换成电路410而成为图4 的基准电压生成电路。图4和图5的基准电压生成电路为等价电路。图4 的等价电路相对于图5的基准电压生成电路来说能够减小电路规模。(第六实施方式)
图7是示出根据本发明的第六实施方式的基准电压生成电路的构成例
的电路图。晶体管MP1、 MP2、 Ql、 Q2、差动放大电路201、电阻Rl和 启动电路200的构成与第二实施方式相同。下面，对本实施方式与第二实 施方式不同的点进行说明。
在差动放大电路701中，对非反转输入端子输入在晶体管Ql上产生 的第一电压VI，反转输入端子经由电阻R2与自身的输出端子相连并且经 由电阻R3与基准电位端子相连。
在差动放大电路702中，对非反转输入端子输入在晶体管Q2上产生 的第二电压V2，反转输入端子经由电阻R4与自身的输出端子相连并且经 由电阻R5与基准电位端子相连。0072
在差动放大电路703中，对非反转输入端子输入差动放大电路702的 输出电压V12，对反转输入端子经由电阻R6输入差动放大电路701的输 出电压Vll并且经由电阻R7输入自身的输出电压Vref，差动放大电路 703输出基准电压Vref。
差动放大电路701的输出电压Vll为A1XV1。其中，系数Al为 (R2+R3) / R3。另外，差动放大电路702的输出电压V12为A2XV2。 其中，系数A2为(R4+R5) /R5。
根据本实施方式的基准电压生成电路，通过以下的方式生成下面的数 学式提供的基准电压Vrcf:对第二电压V2以由电阻R4和R5求出的比 A2来进行非反转放大(放大率>1)而获得电压V12，对第一电压V1以由 电阻R2和R3求出的比Al来进行非反转放大(放大率>1)而获得电压 Vll，以电压V12为基准，对V12和Vll之间的差V12-V11以由电阻R6 和R7求出的比A3来进行反转放大。
Vre河12+A3X [V12-V11]
=A2 X V2+A3 X [A2 X V2- Al X VI]
=(^^) XV2+ (^) X[ (^li^) XV2- (^^) XVI] R5 R6 R5 R3
其中，系数Al为(R2+R3) / R3，是大于1的值。系数A2为(R4+R5) /R5，是大于1的值。系数A3为R7/R6。系数Al和A2为不同的值。
下面，对第一和第六实施方式的对应关系进行说明。晶体管MP1对应 于图1的第一电流源II、晶体管MP2对应于图1的第二电流源12。晶体 管Ql对应于图1的第一 PN结元件PN1、晶体管Q2对应于图1的第二 PN结元件PN2。差动放大电路701以及电阻R2、 R3对应于图l的生成电 路IOI。差动放大电路702以及电阻R4、 R5对应于图1的生成电路102。 差动放大电路703以及电阻R6、 R7对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小，因此能够 减小电路规模，并且能够实现低成本和低电力消耗。另外，能够使电源电 压和基准电压Vref为1.25V以下的低电压。 (第七实施方式)
图8是示出根据本发明的第七实施方式的基准电压生成电路的构成例 的电路图。晶体管MP1、 MP2、 Ql、 Q2、差动放大电路201、电阻Rl和 启动电路200的构成与第二实施方式相同。下面，对本实施方式与第二实 施方式不同的点进行说明。
在差动放大电路801中，对非反转输入端子输入在晶体管Ql上产生 的第一电压VI，反转输入端子经由电阻R2与自身的输出端子相连并且经 由电阻R3与基准电位端子相连。
在差动放大电路802中，对非反转输入端子输入在晶体管Q2上产生 的第二电压V2，对反转输入端子输入自身的输出电压。
在差动放大电路803中，非反转输入端子经由电阻R4与差动放大电 路802的输出端子相连并且经由电阻R5与基准电位端子相连，对反转输 入端子经由电阻R6输入差动放大电路801的输出电压并且经由电阻R7输 入自身的输出电压Vref，差动放大电路803输出基准电压Vref。
差动放大电路801的输出电压Vll为A1XV1。其中，系数Al为 (R2+R3) /R3。另外，差动放大电路802的非反转输入端子的电压V12 为A2XV2。其中，系数A2为R5/ (R4+R5)。
根据本实施方式的基准电压生成电路，通过以下的方式生成下面的数 学式提供的基准电压Vref:对第二电压V2以由电阻R4和R5求出的比A2来进行衰减(放大率<1)而获得电压V12，对第一电压VI以由电阻 R2和R3求出的比Al来进行非反转放大(放大率>1)而获得电压Vll， 以电压V12为基准，对V12和VI1之间的差V12-V11以由电阻R6和R7 求出的比A3来进行反转放大。 [数学式6]
Vre》V12+A3 X [V12-V11]
=A2 X V2+A3 X [A2X V2- Al X VI]
=(^~) XV2+ (^) X[ (^~) XV2- XVI] R4+R5 R6 R4+R5 R3
其中，系数Al为(R2+R3) / R3，是大于1的值。系数A2为R5/ (R4+R5)，是小于1的值。系数A3为R7/R6。系数Al和A2为不同的值。
下面，对第一和第七实施方式的对应关系进行说明。晶体管MP1对应 于图1的第一电流源II、晶体管MP2对应于图1的第二电流源12。晶体 管Ql对应于图1的第一 PN结元件PN1、晶体管Q2对应于图1的第二 PN结元件PN2。差动放大电路801以及电阻R2、 R3对应于图l的生成电 路IOI。差动放大电路802以及电阻R4、 R5对应于图1的生成电路102。 差动放大电路803以及电阻R6、 R7对应于图1的生成电路103。
本实施方式的基准电压生成电路能够使差动放大电路变小，因此能够 减小电路规模，并且能够实现低成本和低电力消耗。另外，能够使电源电 压和基准电压Vref为1.25V以下的低电压。 (第八实施方式)
图9是示出根据本发明的第八实施方式的基准电压生成电路的构成例 的电路图。图9的本实施方式相对于图2的第二实施方式，删除了启动电 路200、差动放大电路201以及电阻Rl，而增加了偏置电路(bias circuit) 900。下面，对本实施方式与第二实施方式不同的点进行说明。
晶体管MP1的源极连接在电源电压端子，栅极连接在偏置电路900， 漏极连接在晶体管Ql的发射极。晶体管Ql的基极以及集电极连接在基准 电位端子。第一电压VI为晶体管Q1的基极和发射极之间的电压。
晶体管MP2的源极连接在电源电压端子，栅极连接在偏置电路900， 漏极连接在晶体管Q2的发射极。晶体管Q2的基极以及集电极连接在基准电位端子。第一电压VI为晶体管Q2的基极和发射极之间的电压。
偏置电路900对晶体管MP1和MP2的栅极输出同样的电压。晶体管 (PN结元件)Ql禾n Q2的电流密度互相不同。为了构成电流密度不同的 晶体管Ql和Q2可以考虑两个方法。第一个是使晶体管Ql和Q2的PN 结面积不同的方法。第二个是使作为第一电流源II的MP1所提供的电流 值和作为第二电流源12的MP2所提供的电流值不同的方法。通过实现上 述两个方法中的某一个，能够构成电流密度互相不同的晶体管Ql和Q2。 由此，能够使第二电压V2比第一电压V1高。
在第二至第七实施方式中，需要启动电路200。然而，启动电路200 在启动基准电压生成电路之后就不再需要，会出现电路动作不稳定的问 题。另外，当使用启动电路200时，对电源变动等噪声变得敏感，并且在 可能突发性地发生电源被断掉的状态的便携式设备中难以保证稳定的动 作。
本实施方式通过使用偏置电路900，能够减去启动电路200，因此能 够使动作稳定。本实施方式并不限于第二实施方式，也能够适用于第三至 第七实施方式。
上述实施方式都只是用于实施本发明的具体的示例，不应该用这些来 限定性地解释本发明的技术范围。即，在不脱离本发明的技术思想或者其 主要特征的情况下，能够以各种形势实施本发明。
产业上的实用性
能够使电源电压和基准电压为1.25V以下的低电压。另外，能够减小 电路规模，实现低成本以及低电力消耗。
权利要求
1.一种基准电压生成电路，其特征在于，包括第一PN结元件，所述第一PN结元件的正向电压为第一电压V1；第二PN结元件，所述第二PN结元件的电流密度与所述第一PN结元件不同，并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2；以及生成电路，对所述生成电路输入所述第一电压V1和所述第二电压V2，生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压，其中，所述A1和A2为不同的值。
2. 如权利要求1所述的基准电压生成电路，其特征在于， 所述系数Al大于所述系数A2。
3. 如权利要求1所述的基准电压生成电路，其特征在于， 所述系数Al和A2中的某一个为1 。
4. 如权利要求1所述的基准电压生成电路，其特征在于， 所述系数Al和A2中的至少一个大于1 。
5. 如权利要求1所述的基准电压生成电路，其特征在于， 所述系数Al和A2两者都小于等于1 。
6. 如权利要求1至5中的任一项所述的基准电压生成电路，其特征在于，还包括第一差动放大电路，在所述第一差动放大电路中，对非反转输入端子 输入在所述第一 PN结元件上产生的所述第一电压VI，反转输入端子经由 所述第一电阻与自身的输出端子相连并且经由第二电阻与基准电位端子相 连；以及第二差动放大电路，在所述第二差动放大电路中，对非反转输入端子 输入在所述第二 PN结元件上产生的所述第二电压V2，对反转输入端子经由第三电阻输入所述第一差动放大电路的输出电压并且经由第四电阻输入 自身的输出电压，所述第二差动放大电路输出所述基准电压。
7. 如权利要求1至5中的任一项所述的基准电压生成电路，其特征在于，还包括第一差动放大电路，在所述第一差动放大电路中，对非反转输入端子输入在所述第一 PN结元件上产生的所述第一电压VI，对反转输入端子输 入自身的输出电压；第二差动放大电路，在所述第二差动放大电路中，对非反转输入端子 输入在所述第二 PN结元件上产生的所述第二电压V2，对反转输入端子输 入自身的输出电压；以及第三差动放大电路，在所述第三差动放大电路中，非反转输入端子经 由第一电阻与所述第二差动放大电路的输出端子相连并且经由第二电阻与 基准电位端子相连，对反转输入端子经由第三电阻输入所述第一差动放大 电路的输出电压并且经由第四电阻输入自身的输出电压，所述第三差动放 大电路输出所述基准电压。
8. 如权利要求1至5中的任一项所述的基准电压生成电路，其特征在于，还包括第一差动放大电路，在所述第一差动放大电路中，对非反转输入端子 输入在所述第一 PN结元件上产生的所述第一电压VI，对反转输入端子输 入自身的输出电压；第二差动放大电路，在所述第二差动放大电路中，对非反转输入端子 输入在所述第二 PN结元件上产生的所述第二电压V2，对反转输入端子输 入自身的输出电压；以及第三差动放大电路，在所述第三差动放大电路中，非反转输入端子经 由第一电阻与所述第二差动放大电路的输出端子相连并且经由第二电阻与 基准电位端子相连，反转输入端子经由第三电阻与所述第一差动放大电路 的输出端子相连、并且经由第四电阻与基准电位端子相连、经由第五电阻与自身的输出端子相连，所述第三差动放大电路输出所述基准电压。
9. 如权利要求1至5中的任一项所述的基准电压生成电路，其特征在于，还包括第一差动放大电路，在所述第一差动放大电路中，对非反转输入端子输入在所述第一 PN结元件上产生的所述第一电压VI，对反转输入端子输 入自身的输出电压；第二差动放大电路，在所述第二差动放大电路中，对非反转输入端子 输入在所述第二 PN结元件上产生的所述第二电压V2，对反转输入端子输 入自身的输出电压；第三差动放大电路，在所述第三差动放大电路中，非反转输入端子经 由第一电阻与所述第二差动放大电路的输出端子相连并且经由第二电阻与 基准电位端子相连，对反转输入端子输入自身的输出电压；以及第四差动放大电路，在所述第四差动放大电路中，非反转输入端子经 由第三电阻与所述第二差动放大电路的输出端子相连并且经由第四电阻与 基准电位端子相连，经由第五电阻对反转输入端子输入所述第三差动放大 电路的输出电压并且经由第六电阻输入自身的输出电压，所述第四差动放 大电路输出所述基准电压。
10. 如权利要求1至5中的任一项所述的基准电压生成电路，其特征 在于，还包括第一差动放大电路，在所述第一差动放大电路中，对非反转输入端子 输入在所述第一 PN结元件上产生的所述第一电压VI，反转输入端子经由 第一电阻与自身的输出端子相连并且经由第二电阻与基准电位端子相连；第二差动放大电路，在所述第二差动放大电路中，对非反转输入端子 输入在所述第二 PN结元件上产生的所述第二电压V2，反转输入端子经由 第三电阻与自身的输出端子相连并且经由第四电阻与基准电位端子相连； 以及第三差动放大电路，在所述第三差动放大电路中，对非反转输入端子输入所述第二差动放大电路的输出电压，经由第五电阻对反转输入端子输 入所述第一差动放大电路的输出电压并且经由第六电阻输入自身的输出电 压，所述第三差动放大电路输出所述基准电压。
11. 如权利要求1至5中的任一项所述的基准电压生成电路，其特征在于，还包括第一差动放大电路，在所述第一差动放大电路中，对非反转输入端子 输入在所述第一 PN结元件上产生的所述第一电压VI，反转输入端子经由第一电阻与自身的输出端子相连并且经由第二电阻与基准电位端子相连； 第二差动放大电路，在所述第二差动放大电路中，对非反转输入端子输入在所述第二 PN结元件上产生的所述第二电压V2，对反转输入端子输入自身的输出电压；以及第三差动放大电路，在所述第三差动放大电路中，非反转输入端子经由第三电阻与所述第二差动放大电路的输出端子相连并且经由第四电阻与基准电位端子相连，经由第五电阻对反转输入端子输入所述第一差动放大电路的输出电压并且经由第六电阻输入自身的输出电压，所述第三差动放大电路输出所述基准电压。
12. 如权利要求1至11中的任一项所述的基准电压生成电路，其特征 在于，所述第一以及第二PN结元件为晶体管。
13. 如权利要求1至12中的任一项所述的基准电压生成电路，其特征 在于，还包括第一电流源，用于使电流流经所述第一PN结元件；以及 第二电流源，用于使电流流经所述第二PN结元件。
14. 如权利要求13所述的基准电压生成电路，其特征在于， 所述第一和第二电流源分别由第一和第二场效应管来构成。
15. 如权利要求14所述的基准电压生成电路，其特征在于， 还包括第一差动放大电路，在所述第一差动放大电路中，非反转输入端子连接在所述第一场效应管和所述第一 PN结元件之间，反转输入端子连接在所述第二场效应管和所述第二 PN结元件之间，输出端子连接在所 述第一和第二场效应管的栅极上。
16. 如权利要求13至15中的任一项所述的基准电压生成电路，其特 征在于，还包括连接在所述第一电流源和所述第一 PN结元件之间的第一电阻。
17. 如权利要求15或16所述的基准电压生成电路，其特征在于， 还包括用于对所述第一差动放大电路的输入端子和输出端子的电压进行控制的启动电路。
18. 如权利要求14至17中的任一项所述的基准电压生成电路，其特 征在于，还包括对所述第一和第二场效应管的栅极输出同样的电压的偏置电路。
19. 如权利要求1至18中的任一项所述的基准电压生成电路，其特征 在于，所述第一和第二 PN结元件分别为第一和第二双极性晶体管。
20. 如权利要求19所述的基准电压生成电路，其特征在于， 所述第一和第二双极性晶体管的基极连接在基准电位端子上。
全文摘要
本发明提供了一种基准电压生成电路，其特征在于，包括第一PN结元件(PN1)，所述第一PN结元件的正向电压为第一电压V1；第二PN结元件(PN2)，所述第二PN结元件的电流密度与所述第一PN结元件不同，并且所述第二PN结元件的正向电压为比所述第一电压V1高的第二电压V2；以及生成电路(101～103)，对所述生成电路输入所述第一电压V1和所述第二电压V2，则生成以A1、A2、A3为系数的、以A2×V2+A3×(A2×V2-A1×V1)表示的基准电压，其中，所述A1和A2为不同的值。
文档编号G05F3/30GK101641656SQ200780052359
公开日2010年2月3日 申请日期2007年3月29日 优先权日2007年3月29日
发明者后藤邦彦, 宝本敏治 申请人:富士通株式会社