专利名称：基准电压发生电路及设有该电路的恒压电路的制作方法
技术领域：
本发明涉及基准电压发生电路及设有该电路的恒压电路，具体涉 及一种利用两个场效应晶体管的栅极的电极工作函数差原理的基准电 压发生电路及设有该电路的恒压电路。
背景技术：
以往，有这样一种基准电压发生电路，即将具有高浓度n型栅极的 场效应晶体管和具有高浓度p型栅极的场效应晶体管串联，取出这两个 场效应晶体管的阈值电压Vth的压差作为基准电压Vref(例如，参照日 本特开2007-66043号公报)。这种场合，可对各个场效应晶体管的沟道 宽度W与沟道长度L比S进行调整，来获得温度特性良好的稳定的基准电 压Vref。
图l表示这种传统基准电压发生电路的电路例。
如图1，基准电压发生电路100由串联在电源电压VCC和地电压GND 之间的n型场效应晶体管Ma-Mc形成。场效应晶体管Ma为形成在n型衬底 P阱内的耗尽型晶体管;场效应晶体管Mb及Mc分别形成在n型衬底p阱内， 它们的衬底和沟道掺杂的杂质浓度均相等，场效应晶体管Mb具有高浓 度n型栅极，而场效应晶体管Mc具有高浓度p型栅极。
在图l的电路中,基准电压Vref由以下表达式(a)表示
Vref =VthMc- (KMb/KMc)1/2 X VthMb (a)
其中，KMb为场效应晶体管Mb的导电系数，KMc为场效应晶体管Mc 的导电系数，VthMb为场效应晶体管Mb的阈值电压，VthMc为场效应晶 体管Mc的阈值电压。
若使场效应晶体管Mb和Mc的导电系数变得相等，则以上表达式(a) 变为以下表达式(b):<formula>formula see original document page 6</formula> (b)
由上述表达式(b)可知，基准电压Vref是场效应晶体管Mb和Mc的各
个阈值电压的压差。
图l的基准电压发生电路100能够产生稳定的基准电压Vref而不受 工艺变化和电源电压VCC变动的影响，可对场效应晶体管Mb的沟道宽度 W与沟道长度L比Sb-W/L和场效应Mc的沟道宽度W与沟道长度L比Sc-W/L
进行调整，来获得良好的温度特性。
但是，由上述表示式(b)可知，图1的基准电压发生电路100中，能 够产生的基准电压Vref为场效应晶体管Mb和Mc的各个阈值电压的压差， 即为场效应晶体管Mb和Mc的各个栅极工作函数的差，如图2所示，约为 IV。另外，对图l场效应晶体管Mb和Mc的各个工作点进行仿真的结果如 图3所示。在图3中，Y轴表示漏极电流id，X轴表示漏极电压Vd。由图2 和图3可知，在基准电压发生电路100中，为了进行操作，电源电压VCC 必须大于1V，因此，存在难以对应低电压动作的问题。
发明内容
本发明就是为解决上述先有技术所存在的问题而提出来的，本发 明的目的在于提供一种能够減少工艺变化、温度变化以及电源电压变 动所引起的基准电压的偏差，且可执行低电压动作的基准电压发生电 路及设有该电路的恒压电路。
为了实现上述目的，本发明所采用的方案是:提供一种基准电压发 生电路，用于产生并输出给定基准电压，其特征在于,包括
第一场效应晶体管，其一端连接给定电源电压，所述第一场效应 晶体管具有高浓度n型栅极；
第二场效应晶体管,其一端连接^ 述第一场效应晶体管的另一端， 其另一端接地，所述第二场效应晶体管具有高浓度P型栅极；
其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二场 效应晶体管的衬底栅极分别接地，同时，所述第二场效应晶体管的栅极 与所述第一和第二场效应晶体管的连接点相连，从该连接点输出所述基准电压。
本发明又提供一种基准电压发生电路，用于产生并输出给定基准
电压,其特征在于,包括
第三场效应晶体管，其一端与电源电压连接，所述第三场效应晶体 管是耗尽型n沟道型场效应晶体管；
第一场效应晶体管，其一端与所述第三场效应晶体管的另一端连 接，所述第一场效应晶体管具有高浓度n型栅极；
第二场效应晶体管，其一端与所述第一场效应晶体管的另一端连 接，其另一端接地，所述第二场效应晶体管具有高浓度P型栅极；
其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二和 第三场效应晶体管的各个衬底栅极分别接地，所述第三场效应晶体管 的栅极与所述第一场效应晶体管和第三场效应晶体管的连接点相连， 同时，所述第二场效应晶体管的栅极与所述第一场效应晶体管和第二 场效应晶体管的连接点相连,从该连接点输出所述基准电压。
根据本发明的基准电压发生电路，其特征还在于,所述第二场效应 晶体管的沟道宽度和沟道长度比S2小于所述第一场效应晶体管的沟道 宽度和沟道长度比S1。
根据本发明的基准电压发生电路,其特征还在于，所述第一和第二 场效应晶体管分别形成为使得所述第一场效应晶体管的所述比S1与所 述第二场效应晶体管的所述比S2之比S2/S1为0. 25-0. 60。
根据本发明的基准电压发生电路,其特征还在于，所述第一和第二 场效应晶体管分别形成为使得第一场效应晶体管的所述比S1与所述第 二场效应晶体管的所述比S2之比S2/S1为0. 36-0. 40。 '
为了实现上述目的，本发明提供一种恒压电路，基于通过基准电压 发生电路产生的给定基准电压，从输入电压产生绐定恒压输出，其特征 在于，所述基准电压发生电路包括
第一场效应晶体管，其一端连接给定电源电压，所述第一场效应 晶体管具有高浓度n型栅极；
第二场效应晶体管，其一端与所述第一场效应晶体管的另一端连接，其另一端接地，所述第二场效应晶体管具有高浓度P型栅极；
其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二场 效应晶体管的衬底栅极分别接地，同时，所述第二场效应晶体管的栅极
与所述第一和第二场效应晶体管的连接点相连,从该连接点输出所述 基准电压。
本发明又提供一种恒压电路，基于通过基准电压发生电路产生的 给定基准电压，从输入电压产生给定恒压输出，其特征在于，所述基准 电压发生电路包括
第三场效应晶体管，其一端与电源电压连接，所述第三场效应晶体
管是耗尽型n沟道型场效应晶体管；
第一场效应晶体管，其一端与所述第三场效应晶体管的另一端连 接，所述第一场效应晶体管具有高浓度n型栅极；
第二场效应晶体管,其一端与所述第一场效应晶体管的另一端连 接，其另一端接地，所述第二场效应晶体管具有高浓度p型栅极；
其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二及 第三场效应晶体管的各衬底栅极分别接地，所述第三场效应晶体管的 栅极与所述第一和第三场效应晶体管的连接点相连，同时，所述第二场 效应晶体管的栅极与所述第一和第二场效应晶体管的连接点相连，从 该连接点输出所述基准电压。
根据本发明的恒压电路，其特征还在于,所述第二场效应晶体管的 沟道宽度与沟道长度比S2小于所述第一场效应晶体管的沟道宽度与沟 道长度比S1。
根据本发明的恒压电路，其特征还在于，所述第一和第二场效应晶 体管分别形成为使得所述第一场效应晶体管的所述比S1与所述第二场 效应晶体管的所述比S2之比S2/S1为0. 25-0. 60。
根据本发明的恒压电路，其特征还在于，所述第一和第二场效应晶 体管分别形成为使得所述第一场效应晶体管的所述比S1与所述第二场 效应晶体管的所述比S2之比S2/S1为0. 36-0. 40。下面说明本发明的效果。
如上所述可知，按照本发明的基准电压发生电路及设有该电路的 恒压电路,能減少因工艺变化、温度变化以及电源电压波动所引起的基 准电压的偏差，同时，可执行低电压动作，进而，在恒压电路中，能减少 输出电压的偏差。
图l为表示以往的基准电压发生电路例的电路图2表示图l基准电压发生电路中的电源电压VCC和基准电压Vref 的关系例图3表示图l场效应晶体管Mb和Mc的工作点的仿真结果图； 图4为表示本发明第一实施例的基准电压发生电路例的电路图； 图5表示场效应晶体管Ml和M2的各自Vgs-id特性例图； 图6为表示在场效应晶体管Ml和M2的各自Vgs-id特性中因工艺变
化而引起的偏差的图7表示图4场效应晶体管M1和M2的工作点的仿真结果图； 图8表示图4基准电压发生电路中的电源电压VCC和基准电庄Vref
的关系例图9为表示基准电压Vref对电源电压依靠性的实验数据图； 图10为表示对S2/Sl比的基准电压Vref温度特性例的实验数据图； 图11表示采用图4基准电压发生电路1的恒压电路例图； 图12表示采用图4基准电压发生电路1的恒压电路的另一例图； 图13为表示本发明第二实施例的基准电压发生电路例的电路图； 图14表示场效应晶体管M3的Vgs-id特性例图； 图15表示基准电压Vref对电源电压依靠性的实验数据图； 图16表示对场效应晶体管M2进行再注入而阈值电压Vth減少的量 和基准电压Vref的关系例具体实施方式
下面，结合附图和实施例详细说明本发明。 第一实施例
图4是表示本发明第一实施例的基准电压发生电路例的电路图。
参见图4，基准电压发生电路l由n沟道型场效应晶体管Ml和M2构成， 该场效应晶体管M1、 M2串联在电源电压VCC和地电压GND之间。场效应 晶体管M1构成第一场效应晶体管，场效应晶体管M2构成第二场效应晶 体管。
场效应晶体管M1、 M2分别形成在n型衬底的p阱内，它们的衬底和沟 道掺杂浓度均相等，场效应晶体管Ml具有高浓度n型栅极，而场效应晶 体管M2具有高浓度p型栅极。场效应晶体管Ml和M2的连接点Nout与场效 应晶体管M2的栅极连接，该连接点Nout构成提供基准电压Vret的输出 端。场效应晶体管M1的栅极和衬底栅极、以及场效应晶体管M2的衬底 栅极分别接地GND，场效应晶体管M1构成恒流源。
在这种构成中，基准电压Vref由以下表达式(l)表示。
Vref=VthM2-(KMl/KM2)1/2XVthMl (1)
其中，KM1为场效应晶体管M1的导电系数，KM2为场效应晶体管M2 的导电系数，VthMl为场效应晶体管Ml的阈值电压，VthM2为场效应晶 体管M2的阈值电压。
若使场效应晶体管M1和M2的导电系数变得相等，则以上表达式(l) 变为以下表达式(2):
Vref=VthM2-V醒 (2)
由上述表达式(2)可知，基准电压Vref是场效应晶体管Ml和M2的各
个阈值电压的压差。
接着，图5示出了表示图4的场效应晶体管M1和M2的各个栅极-源极 间电压Vgs和漏极电流i d之间关系的各Vgs- i d特性。
在图5中，如果从构成恒流源的场效应晶体管Ml流过idl漏极电流， 因场效应晶体管M2与场效应晶体管M1串联，idl电流也会同样流过场效 应晶体管M2，此时的场效应晶体管M1和M2的各个栅极-源极间电压Vgs 的压差就成为基准电压。因此，即使因工艺变化而衬底和沟道掺杂的杂质浓度有偏差，场效
应晶体管M1和M2的各浓度也同样有偏差。因此，如图6所示，场效应晶体 管Ml和M2的各个Vgs-id特性均保持图5关系，只有其左右方向的偏离， 几乎不影响基准电压Vref的绝对值，从而能产生稳定的基准电压Vref。 另外，从实验结果可知，基准电压Vref的偏差被控制在土W左右，因此 能减少基准电压Vref的偏差。
图7表示图4的场效应晶体管M1和M2的工作点的仿真结果图。在图7 中，Y轴表示漏极电流id， X轴表示漏极电压Vd。
场效应晶体管M1的栅极接地GND，因此，由图7也可知，如果场效应 晶体管M1的漏极电压升高，场效应晶体管M1的漏极电流就会急剧減少。 而场效应晶体管M2的特性与图l所示传统场效应晶体管Mc的特性相同。 如图7所示，基准电压发生电路1的工作点是场效应晶体管M1特性与场 效应晶体管M2特性的交点，约为O. 6V，比如图3所示传统例中的约1V小 得多。因此，由表示图4基准电压发生电路1中的电源电压VCC和基准电 压Vref之间关系例的图8可知，图4基准电压发生电路能使基准电压 Vref变为约O. 5V，比如图2所示传统例小得多，达到基准电压Vref的低 电压化的目的。
另一方面，即使使场效应晶体管M1和M2的沟道区域的电位差的温 度特性变得相等，也就是说使上述表达式(l)中的导电系数变得相等， 也因栅极的工作函数差所具备的温度特性，所得到的基准电压Vref具 有约为-500ppm/度的温度特性。
于是，可以分别对场效应晶体管M1的沟道宽度W1与沟道长度L1比 S1(=W1/L1)和场效应晶体管M2的沟道宽度W2与沟道长度L2比 S2 (=W2/L2)进行调整,来改进基准电压Vre f的温度特性。
接着，图9是表示图4基准电压发生电路l中的基准电压Vref对电源 电压的依靠性的实验数据。
如上所述，图4的基准电压发生电路1可以执行低电压动作，因此电 源电压最多只需2V。由图9可知，电源电压VCC为2V时的基准电压Vref 的变化量是O. 3mV，由此可知，图4的基准电压发生电路1受电源电压波动的影响小。
图10是表示对S2/Sl比的基准电压Vref的温度特性例的实验数 据，Y轴表示对温度变化的基准电压Vref的变化量，X轴表示沟道宽度保 持不变，仅改变沟道长度时的S2/S1比。
由图10可知，S2/S1比在0. 25-0. 6之间具有温度特性的最小点。作 为该最小点的最合适的S2/S1比估计在0. 36-0. 40，由此可知，此时的温 度特性约为40ppm/度。这样，可以改变S2/S1值，来减小基准电压Vref 的温度特性。
图ll是表示采甩所述基准电压发生电路l的恒压电路例图。图ll 示出了用于串联调节器时的例。
在图ll中，串联调节器10由用于产生并输出给定基准电压Vref的 基准电压发生电路l、误差放大电路All、由PMOS晶体管构成的输出晶 体管M11 、以及输出电压检测用的电阻R11及R22构成。
输出晶体管M11连接在输入端IN和输出端0UT之间，电阻R21及R22 串联在输出端OUT和地GND之间。电阻R21及R22对输出电压Vout进行分 压而产生分压电压Vfb后，向误差放大电路A11的非反相输入端输出。基 准电压Vref输入误差放大电路A11的反相输入端。误差放大电路A1 l对 输出晶体管M11的动作进行控制，以使分压电压Vfb变为基准电压Vref。 另夕卜，负载11连接在输出端0UT和地GND之间。
图12是表示使用所述基准电压发生电路1的恒压电路的另 一例图。 图12示出了用于开关调节器时的例。
如图12，开关调节器20包括:第一开关元件M21，其由PMOS晶体管构 成，执行用于控制输入电压Vin的输出的开关操作；同步整流开关元件 M22，其由丽0S晶体管构成；电感器L1及电容器C1，其构成平滑电路；输 出电压检测用的电阻R21和R22，其对输出电压Vo进行分压而产生分压 电压VFB输出。
另外，开关调节器20还设有:基准电压发生电路1，其产生并输出给 定基准电压Vref;误差放大电路21，其对所述分压电压VFB和所述基准 电压Vref进行电压比较，并输出与该比较结果相对应电压的输出信号Err;P丽控制电路22，其根据所述误差放大电路21的输出信号Err对第 一开关元件M21及同步整流开关元件M22进行PWM控制，来控制第一开关 元件M21及同步整流开关元件M22的开关操作；振荡电路OSC，其产生给 定频率的三角波信号TW后，向P丽控制电路22输出。
另一方面，P丽控制电路22设有P丽电路25和驱动电路26，所述P丽 电路从误差放大电路21的输出信号Er r和来自振荡电路OSC的三角波信 号TW产生用于P丽控制的脉冲信号Spw，并输出该脉冲信号Spw;所述驱 动电路26根据该来自PWM电路25的脉冲信号Spw，分别生成用于控制驱 动第一开关元件M21的开关操作的控制信号PD和用于控制驱动同步整 流开关元件M22的开关操作的控制信号ND。
负载30连接在输出端OUT和地之间。第一开关元件M21和电感器L1 串联在输出端IN和输出端OUT之间。另外，同步整流开关元件M22连接 在第一开关元件M21和电感器L1的连接点化和地之间，电容器C1连接在 输出端OUT和地之间。电阻R21和电阻R22的串联电路连接在输出端0UT 和地之间。
电阻R21和电阻R22的连接点NFB与误差放大电路21的反相输入端连 接，基准电压Vref输入误差放大电路21的非反相输入端。误差放大电路 21的输出信号Eir输出到构成P丽电路25的比较器的反相输入端,来自 振荡电路0SC的三角波信号TW输出到构成PM1电路25的比较器的非反相 输入端。来自P丽电路25的脉冲信号Spw输出到驱动电路26。驱动电路 26将用于控制第一开关元件M21的开关操作的控制信号PD输出到第一 开关元件M21的栅极，并将用于控制同步整流开关元件M22的控制信号 ND输出到同步整流开关元件M22的栅极。
在这种构成中，开关调节器20作为同步整流方式的开关调节器工 作,第一开关元件M21执行开关操作。当第一开关元件M21接通时，对电 感器L1提供电流，此时，同步整流开关元件M22为断开状态。若第一开关 元件M21断开，则同步整流开关元件M22接通，通过该同步整流开关元件 M22释放出电感器L1所储存的能量。此时产生的电流在电容器C1被平滑 后从输出端OUT输出到负载30。另外，输出电压检测用的电阻R21和R22对从输出端0UT输出的输出 电压Vo进行分压，该分压而得的分压电压VFB输入误差放大电路21的反 相输入端，基准电压Vref输入误差放大电路21的非反相输入端，因此， 分压电压VFB和基准电压Vref的压差在误差放大电路21中被放大后输 出至UP丽电路25的反相输入端。来自振荡电路OSC的三角波信号TW输入 P丽电路25的非反相输入端，P丽电路25将对输出信号Err进行P丽调制 所产生的脉冲信号输出到驱动电路26。
若开关调节器20的输出电压Vout变大，误差放大电路21的输出信 号Err电压就会降低,P丽电路25的脉冲信号Spw占空比随之变小，结果， 第一开关元件M21接通时间变短，开关调节器20的输出电压Vout降低。 而若开关调节器20的输出电压Vout变小，则执行与上述相反的动作，结 果，能使开关调节器20的输出电压Vo保持一定。
这样，本发明第一实施例的基准电压发生电路l可以減少因工艺变 化、温度变化及电源电压波动而引起的基准电压的偏差，同时，可以执 行低电压动作。另外，例如在P型衬底中形成场效应晶体管M1及M2的时 候，场效应晶体管M1的衬底电压被固定在地电压GND的情况下可以使用 本发明。进而，由于场效应晶体管M1及M2的衬底电压都为地电压GND， 因此在场效应晶体管之间无需设置空间，能減小芯片面积。
第二实施例
在图4的基准电压发生电路1中，也可以在电源电压VCC和场效应晶 体管M1之间，插入形成在n型衬底p阱内的耗尽型晶体管，将该方案作为 本发明第二实施例。
图13是表示本发明第二实施例的基准电压发生电路例的电路图。 在图13中，与图4相同者标以相同符号，在此省略其说明，仅说明与图4 不同点。
图13与图4的不同点在于，在电源电压VCC和场效应晶体管M1之间， 插入了n沟道型场效应晶体管M3，随之，将图4的基准电压发生电路1改 为基准电压发生电路la。
如图13，基准电压发生电路la由n沟道型场效应晶体管Ml-M3构成，在电源电压VCC和地电压GND之间，串联场效应晶体管M3、 M1及M2。场效 应晶体管M3构成第三场效应晶体管。
场效应晶体管M3是形成在n型衬底p阱内的耗尽型晶体管,其栅极 和源极连接，衬底栅极接地GND。
图14是表示场效应晶体管M3的源极电压Vs和源极电流is之间关系 的Vs-is特性例图。
图14示出了使电源电压VCC电压分别变为VA、 VB、 VC，并在场效应 晶体管M3中，源极电压Vs上升时流过的源极电流is。例如，当电源电压 VCC为VA时，若源极电压Vs接近VA，源极电流is就会急剧減少，当Vs^VA 时，源极电流is变为O。如上述图5所示，构成恒流源的场效应晶体管M1 中流过idl漏极电流时，在相同路径上的场效应晶体管M3中也会流过相 同的idl电流。
因此，场效应晶体管M3的源极电压Vs与电源电压VCC无关，被固定 为VCC1。但是，idl过分小而变为id2时的场效应晶体管M3的源极电压Vs 值会变为VCC2，因此在VCOVB或VCOVC时，因VCC2〈VB， VCC2〈VC，场效应 晶体管M3的源极电压Vs被固定为VCC2。但是，当VCC4A时，由于VCC2〉VA， 场效应晶体管M3的源极电压Vs仅为VA。因此，必须根据电路的最低工作 电压来设定所需要的电流idl或VCCl，这是通过调整场效应晶体管M3的 栅极宽度W/栅极长度L来易于实现的。
如上所示，因设置有场效应晶体管M3，场效应晶体管M1及M2的各个 源极-漏极间电压VdsMl及VdsM2分别变为
VdsMl:VCCl-Vref
VdsM2:Vref
因此，即使电源电压VCC波动，也不会影响到场效应晶体管M1及M2 的各个源极-漏极间电压，不会引起基准电压Vref的变动。
图15是表示设有场效应晶体管M3时基准电压Vref对电源电压的依 靠性的实验数据。
由图15可知，设置有场效应晶体管M3时的基准电压Vref的电压波 动是未设有场效应晶体管M3(图9)时的l/10以下，为0.4mV。另外，当VCC-2V时，由于设置场效应晶体管M3，基准电压Vref变化量降低到 0. 2mV。
此外，与所述第一实施例一样，可以在图11和图12所示恒压电路中 采用所述第二实施例的基准电压发生电路la。
这样，本第二实施例的基准电压发生电路在上述第一实施例的基 准电压发生电路l的电源电压VCC和场效应晶体管Ml之间，插入形成在n 型衬底P阱内的作为耗尽型晶体管的场效应晶体管M3，从而可以得到与 上述第一实施例相同的效果，同时，因设置有场效应晶体管M3，能減少 因电源电压VCC波动而引起的基准电压Vref的变动。
此外，当进一步需要低电压的基准电压Vref时，可对图4或图13的 场效应晶体管M2进行附加的沟道掺杂，来降低场效应晶体管M2的阈值 电压Vth，此时场效应晶体管M1和M2的成对性有所受损。图16表示这种 情况下的实验结果。如图16所示，利用如上所述的附加注入，使场效应 晶体管M2的阈值电压Vth降低约0. IIV时，基准电压Vref会降低约50mV, 变为O. 45V;使场效应晶体管M2的阈值电压Vth降低约0. 21V时，基准电 压Vref会降低约110mV，变为O. 39V。因此，能降低工作电压。
上面参照
了本发明的实施例，但本发明并不局限于上述 实施例。在本发明技术思想范围内可以作种种变更，它们都属于本发明 的保护范围。
权利要求
1.一种基准电压发生电路，用于产生并输出给定基准电压，包括第一场效应晶体管，其一端与给定电源电压连接，所述第一场效应晶体管具有高浓度n型栅极；第二场效应晶体管，其一端与所述第一场效应晶体管的另一端连接，其另一端接地，所述第二场效应晶体管具有高浓度p型栅极；其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二场效应晶体管的衬底栅极分别接地，同时，所述第二场效应晶体管的栅极与所述第一和第二场效应晶体管的连接点相连，从该连接点输出所述基准电压。
2. —种基准电压发生电路,用于产生并输出给定基准电压,包括 第三场效应晶体管，其一端与电源电压连接，所述第三场效应晶体管是耗尽型n沟道型场效应晶体管；第一场效应晶体管，其一端与所述第三场效应晶体管的另一端连 接，所述第一场效应晶体管具有高浓度n型栅极；第二场效应晶体管，其一端与所述第一场效应晶体管的另一端连 接，其另一端接地，所述第二场效应晶体管具有高浓度p型栅极；其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二及 第三场效应晶体管的各个衬底栅极分别接地，所述第三场效应晶体管 的栅极与所述第一和第三场效应晶体管的连接点相连，同时，所述第二 场效应晶体管的栅极与所述第一和第二场效应晶体管的连接点相连， 从该连接点输出所述基准电压。
3. 根据权利要求1或2所述的基准电压发生电路，其中，所述第二场 效应晶体管的沟道宽度与沟道长度比S2小于所述第一场效应晶体管的 沟道宽度与沟道长度比S1。
4. 根据权利要求3所述的基准电压发生电路，其中，所述第一和第二场效应晶体管分别形成为使得所述第一场效应晶体管的所述比S1 与所述第二场效应晶体管的所述比S2之比S2/S1为0. 25-0. 60。
5. 根据权利要求4所述的基准电压发生电路，其中，所述第一和第 二场效应晶体管分别形成为使得所述第一场效应晶体管的所述比S1与 所述第二场效应晶体管的所述比S2之比S2/S1为0. 36-0. 40。
6. —种恒压电路，基于通过基准电压发生电路产生的给定基准电 压，从输入电压产生给定恒压输出，其中，所述基准电压发生电路包括第一场效应晶体管，其一端与给定电源电压连接，所述第一场效 应晶体管具有高浓度n型栅极；第二场效应晶体管，其一端与所述第一场效应晶体管的另一端连 接，其另一端接地，所述第二场效应晶体管具有高浓度p型栅极；其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二场 效应晶体管的衬底栅极分别接地，同时，所述第二场效应晶体管的栅极 与所述第一和第二场效应晶体管的连接点相连，从该连接点输出所述 基准电压。
7. —种恒压电路，基于通过基准电压发生电路产生的给定基准电 压，从输入电压产生给定恒压输出，其中，所述基准电压发生电路包括第三场效应晶体管，其一端与电源电压连接，所述第三场效应晶体 管是耗尽型n沟道型场效应晶体管；第一场效应晶体管，其一端与所述第三场效应晶体管的另一端连 接，所述第一场效应晶体管具有高浓度n型栅极；第二场效应晶体管，其一端与所述第一场效应晶体管的另一端连 接，其另一端接地,所述第二场效应晶体管具有高浓度P型栅极；其中，所述第一场效应晶体管的栅极和衬底栅极，以及所述第二和第三场效应晶体管的各个衬底栅极分别接地,所述第三场效应晶体管 的栅极与所述第一和第三场效应晶体管的连接点相连，同时，所述第二 场效应晶体管的栅极与所述第一和第二场效应晶体管的连接点相连， 从该连接点输出所述基准电压。
8. 根据权利要求6或7所述的恒压电路，其中，所述第二场效应晶体 管的沟道宽度与沟道长度比S2小于所述第一场效应晶体管的沟道宽度 与沟道长度比S1。
9. 根据权利要求8所述的恒压电路，其中，所述第一和第二场效 应晶体管分别形成为使得所述第一场效应晶体管的所述比S1与所述第 二场效应晶体管的所述比S2之比S2/S1为0. 25-0. 60。
10. 根据权利要求9所述的恒压电路，其中，所述第一和第二场效 应晶体管分别形成为使得所述第一场效应晶体管的所述比S1与所述第 二场效应晶体管的所述比S2之比S2/S1为0. 36-0. 40。
全文摘要
本发明公开了一种基准电压发生电路及设有该电路的恒压电路。场效应晶体管M1和M2串联在电源电压VCC和地电压GND之间，所述场效应晶体管M1和M2分别形成在n型衬底的p阱内，它们的衬底和沟道掺杂的杂质浓度一致，所述场效应晶体管M1具有高浓度n型栅极，而所述场效应晶体管M2具有高浓度p型栅极，所述场效应晶体管M1的栅极和衬底栅极，以及场效应晶体管M2的衬底栅极分别接地，场效应晶体管M2的栅极与场效应晶体管M1和M2的连接点相连，从该连接点输出基准电压Vref。从而能减少因工艺变化、温度变化以及电源电压波动而引起的基准电压的偏差，同时，能执行低电压动作。
文档编号G05F3/24GK101315568SQ20081010858
公开日2008年12月3日 申请日期2008年5月27日 优先权日2007年5月28日
发明者青田秀幸 申请人:株式会社理光