专利名称：带自动保护的电压基准电路的制作方法
技术领域：
本发明涉及电源电路，特别涉及一种带自动保护的电压基准电路。
背景技术：
电源管理集成电路中最经典的电压基准电路就是带隙电压基准源。带隙电压基 准源的原理是利用双极型晶体管(BJT)的基极发射极电压Vbe负温度系数和正温度系数 的等效热电压Vt的相互抵消实现零温漂电压基准。传统的带隙电压基准源Vbg—般由 VBE+nVT 二部分组成，Vbe是负温度系数双极型晶体管(BJT)的基极与发射极电压，Vt是正温 度系数的等效热电压，η为大于1的常数，Vbe负温度系数约为_2mV/°C，而Vt正温度系数约 0. 086mV/°C。Vbg受到双极型晶体管的基极与发射极电压Vbe约0. 7V的限制，加上η倍的 正温度系数恒定电流源的等效热电压VT，Vt与正温度系数恒定电流源中的同类型比例双极 型晶体管电路中的两个BJT管的基极与发射极电压的差△￥皿线性相关，故输出的带隙电压 基准源也可表达为VBE+ni Δ Vbe组成，Ii1为大于1的常数，输出电压基准值约1. 2V，它是一种 稳定可靠的不随温度变化的基准电压。在实际电路设计中常把带隙电压基准再通过电阻网 络分压或倍压得到各种不同的基准电压。图1所示是双极型晶体管和金属氧化物场效应管兼容(B⑶)工艺下通常采用的带 隙电压基准电路实现方法。图1所示，传统带隙电压基准电路是由同类型比例双极型晶体 管(BJT)电路24、M0S比例电流镜23、运算放大器1和输出电路第二电阻R2、第八BJT管T8 等组成。MOS比例电流镜23由P沟道金属氧化物场效应管(PMOS)第一 MOS管Tl、第二 MOS 管T2、第三MOS管T3组成，其中第一 MOS管Tl、第二 MOS管T2与第三MOS管T3的宽长比 例为1 1 k，k为正的常数，它们的源极⑶都接正电源Vdd，它们的栅极(G)都连在一 起接运算放大器1的输出端，PMOS第一 MOS管Tl的漏极⑶接第六BJT管T6的P N结的 正端，第六BJT管T6的P N结的负端接地，PMOS第二 MOS管T2的漏极连接第一电阻Rl — 端，第一电阻Rl另一端接第七BJT管T7的PN结的正端，第七BJT管T7的PN结的负端接 地，PMOS第三MOS管T3的漏极作为电压基准输出端并连接第二电阻R2的一端，第二电阻 R2的另一端接第八BJT管T8的P N结的正端，第八BJT管T8的P N结的负端接地。运算 放大器1负输入端接第一 MOS管Tl的漏极和第六BJT管T6的P N结的正端，正输入端接 第二 MOS管T2的漏极和第一电阻Rl的一端。同类型比例BJT管电路24由第六BJT管T6、 第七BJT管T7和第一电阻Rl组成，其中第七BJT管T7的有效发射区面积是第六BJT管T6 的N倍(N> 1)，第六BJT管T6、第七BJT管T7都基极、集电极短接，连接成PN结构。第八 BJT管T8也连接成PN结构。如图1所示的传统的零温度系数带隙电压基准电路，是利用运算放大器1、MOS 匹配电流镜23结合同类型比例双极晶体管，第六BJT管T6、第七BJT管T7的两个BJT管 的基极与发射极电压的差ΔνΒΒ在第一电阻Rl上产生与温度成正比例系数的恒定电流
AV V -V
Iptat 二 —f- = ΒΕ6ηι BE7，Vbe6为第六BJT管T6的基极与发射极电压、Vbe7为第七BJT管T7的基极与发射极电压，该正温度特性电流通过MOS比例电流镜相应的比例K，在第二电阻 R2上产生相应的正温度系数电压V2 = K*Iptat*R2，而第八BJT管T8上基极与发射极电压 差Vbe8是负温度系数电压，当二者按一定比例叠加时正好可相互抵消，所以能产生近似为零 温度系数的电压基准Vref = K*Iptat*R2+VBE8，当工艺一定，管子匹配，此输出电压正好接 近半导体的带隙电压基准源Vbg约1. 2伏。传统的带隙电压基准源零温漂电压是固定的1.2伏左右，主要作其他电路的基准 用，传统带隙电压基准电路只作为核心去控制其它电路，其基准电压即使在发生问题时也 不会关断，当带隙电压基准电路工作不正常，电压基准输出过高或过低时，不能实现自动检 测保护功能。
发明内容
本发明要解决的技术问题是提供一种带自动保护的电压基准电路，当电压基准输 出过高或过低时，能实现自动检测保护。为解决上述技术问题，本发明的带自动保护的电压基准电路，包括一带隙电压基 准源电路，第一偏置电路，第二偏置电路，一启动控制电路，一保护控制电路；所述第一偏置 电路电压输出端输出一倍双极型晶体管基极与发射极电压Vbe，所述第二偏置电路电压输出 端输出二倍双极型晶体管基极与发射极电压Vbe，当带隙电压基准源电路输出的电压基准低 于Vbe时，所述启动控制电路控制所述带隙电压基准源电路输出的电压基准升高，当带隙电 压基准源电路输出的电压基准高于2Vbe时，所述保护保护控制电路控制所述带隙电压基准 源电路关闭。所述第一偏置电路包括一电阻和一双极型晶体管，所述双极型晶体管基极与集电 极短接形成PN结构，所述电阻一端接正电源，一端接所述PN结的正端并作为第一偏置电路 电压输出端，所述PN结的负端接地。所述第二偏置电路包括一电阻和两个双极型晶体管，所述两个双极型晶体管都将 基极与集电极短接形成同向串接的两个PN结构，所述电阻一端接正电源，另一端接所述串 接的第一个PN结的正端并作为第二偏置电路电压输出端，所述串接的第一个PN结的负端 接第二个PN结的正端，第二个PN结的负端接地。所述带隙电压基准源包括同类型比例双极型晶体管电路、MOS比例电流镜、运算放 大器和输出电路第二电阻、第八BJT管；所述同类型比例双极型晶体管电路包括PNP第六 BJT管、PNP第七BJT管和第一电阻，第六BJT管、第七BJT管都将基极与集电极短接，形成 发射极与基极的PN结构，输出电路PNP第八BJT管也同样短接成发射极与基极的PN结构； 所述MOS比例电流镜包括PMOS第一 MOS管、PMOS第二 MOS管、PMOS第三MOS管、PMOS第四 MOS管，它们的源极都接正电源，它们的栅极都连在一起，第一 MOS管的漏极连接PNP第六 BJT管的发射极和所述运算放大器的负输入端，PMOS第二 MOS管的漏极接运算放大器的正 输入端和第一电阻的一端，第一电阻的另一端接PNP第七BJT管的发射极，同类型比例双极 型晶体管第六BJT管与第七BJT管的基极和集电极短接到地，PMOS第三MOS管的漏极作为 电压基准输出端并连接输出电路第二电阻的一端，第二电阻的另一端接PNP第八BJT管的 发射极，第八BJT管的基极和集电极短接到地，PMOS第四MOS管栅漏短接与NMOS第五MOS 管的漏极相连，NMOS第五MOS管的栅极接所述运算放大器的输出端；
5
所述启动控制电路包括第十七比较器和NMOS第十四MOS管，第十七比较器的负输 入端接所述电压基准输出端，第十七比较器的正输入端接所述第一偏置电路电压输出端， 第十七比较器的输出端接NMOS第十四MOS管的栅极，NMOS第十四MOS管的漏极接NMOS第 五MOS管的漏极，NMOS第十四MOS管的源极接地；所述保护控制电路包括第十六比较器和NMOS第十五MOS管，第十六比较器的负输 入端接所述电压基准输出端，第十六比较器的正输入端接所述第二偏置电路电压输出端， 第十六比较器的输出端接NMOS第十五MOS管的栅极，NMOS第十五MOS管的漏极接NMOS第 五MOS管的源极，NMOS第十五MOS管的源极接地。所述保护控制电路还可以是，包括第十六比较器和PMOS第十五MOS管，第十六比 较器的正输入端接所述电压基准输出端，第十六比较器的负输入端接所述第二偏置电路电 压输出端，第十六比较器的输出端接PMOS第十五MOS管的栅极，PMOS第十五MOS管的源极 接NMOS第五MOS管的源极，PMOS第十五MOS管的漏极接地。本发明的带自动保护的电压基准电路，在双极型晶体管和金属氧化物场效应管兼 容的工艺前提下，在已有的传统常用带隙电压基准源电路结构基础上增加特定偏置电路和 控制电路，利用标准带隙电压基准源电压约为1. 2伏处于0. 7伏和1. 4伏之间的特性，在特 定偏置电路中实现双极型晶体管NPN管或PNP管一倍基极与发射极电压Vbe约为0. 7伏和 二倍基极与发射极电压Vbe约为1. 4伏，再通过电路结构巧妙地实现BJT管基极与发射极电 压Vbe值与带隙电压基准源输出的电压基准Vref的比较控制，当带隙电压基准源输出电压 基准小于0. 7伏，带隙电压基准源加速启动；当带隙电压基准源输出电压基准大于0. 7伏而 小于1.4伏时，带隙电压基准源正常工作；当带隙电压基准源输出电压基准大于1.4伏，带 隙电压基准源自动关闭保护，维持带隙电压基准源输出电压基准稳定工作在一倍BJT管Vbe 值和二倍BJT管Vbe值之间，最终达到自保护功能。适合双极型晶体管和金属氧化物半导体 场效应管兼容工艺实现。
图1是传统的带隙电压基准源实现电路；图2是本发明的带自动保护的电压基准电路原理框图；图3是本发明的带自动保护的电压基准电路第一实施例；图4是本发明的带自动保护的电压基准电路第二实施例。
具体实施例方式本发明的带自动保护的电压基准电路原理如图2所示，包括一带隙电压基准源 电路，第一偏置电路，第二偏置电路，一启动控制电路，一保护控制电路；所述第一偏置电路 电压输出端输出一倍双极型晶体管基极与发射极电压Vbe，所述第二偏置电路电压输出端输 出二倍双极型晶体管基极与发射极电压Vbe，当带隙电压基准源电路输出的电压基准低于 Vbe时，所述启动控制电路控制所述带隙电压基准源电路输出的电压基准升高，当带隙电压 基准源电路输出的电压基准高于2Vbe时，所述保护保护控制电路控制所述带隙电压基准源 电路关闭。所述第一偏置电路包括一电阻和一双极型晶体管，所述双极型晶体管基极与集电极短接形成PN结构，所述电阻一端接正电源，一端接所述PN结的正端并作为第一偏置电路 电压输出端，所述PN结的负端接地。所述第二偏置电路包括一电阻和两个双极型晶体管，所述两个双极型晶体管都将 基极与集电极短接形成同向串接的两个PN结构，所述电阻一端接正电源，另一端接所述串 接的第一个PN结的正端并作为第二偏置电路电压输出端，所述串接的第一个PN结的负端 接第二个PN结的正端，第二个PN结的负端接地。所述第一偏置电路、第二偏置电路中的电阻可以为一栅漏短接的PMOS管，所述 PMOS管的源极接正电源，栅漏接PN结，也可以为一栅漏短接的NMOS管，所述NMOS管的栅漏 接正电源，源极接PN结。所述双极型晶体管可以为NPN管也可以为PNP管。本发明的带自动保护的电压基准电路第一实施例如图3所示，包括带隙电压基准 源、启动控制电路、保护控制电路、第一偏置电路21、第二偏置电路22 ；所述带隙电压基准源包括同类型比例双极型晶体管(BJT)电路、MOS比例电流镜、 运算放大器1和输出电路第二电阻R2、第八BJT管T8 ；同类型比例BJT管电路包括PNP第 六BJT管T6、PNP第七BJT管T7和第一电阻Rl，其中第七BJT管T7的有效发射区面积是 第六BJT管T6的N倍(N为大于1的常数)，第六BJT管T6、第七BJT管T7都将基极与集 电极短接，形成发射极与基极的PN结构，输出电路PNP第八BJT管T8也同样短接成发射极 与基极的PN结构；MOS比例电流镜包括P沟道金属氧化物场效应管(PMOS)第一 MOS管Tl、 第二 MOS管T2、第三MOS管T3、第四MOS管T4，第一 MOS管Tl、第二 MOS管T2、第三MOS管 T3、第四MOS管T4的宽长比例为1 1 k 1，k为正的常数，它们的源极⑶都接正电 源Vdd，它们的栅极(G)都连在一起，PMOS第一 MOS管Tl的漏极⑶连接PNP第六BJT管 T6的发射极和运算放大器1的负输入端，PMOS第二 MOS管T2的漏极接运算放大器的正输 入端和第一电阻Rl的一端，第一电阻Rl的另一端接PNP第七BJT管T7的发射极，同类型 比例BJT管PNP第六BJT管T6与第七BJT管T7的基极和集电极短接到地，PMOS第三MOS 管T3的漏极作为电压基准Vref输出端并连接输出电路第二电阻R2的一端，第二电阻R2 的另一端接PNP第八BJT管T8的发射极，第八BJT管T8的基极和集电极短接到地，PMOS 第四MOS管T4栅漏短接与N沟道金属氧化物场效应管(NMOS)第五MOS管T5的漏极相连， NMOS第五MOS管T5的源极向下接NMOS第十五MOS管T15的漏极，NMOS第五MOS管T5的 栅极接运算放大器1的输出端。所述启动控制电路包括第十七比较器17和NMOS第十四MOS管T14，第十七比较 器17的负输入端接电压基准Vref输出端，正输入端接第一偏置电路电压输出端，输出端接 NMOS第十四MOS管T14的栅极，NMOS第十四MOS管T14的漏极接NMOS第五MOS管T5的漏 极，NMOS第十四MOS管T14的源极接地；所述保护控制电路包括第十六比较器16和NMOS第十五MOS管T15，第十六比较 器16的负输入端接电压基准Vref输出端，正输入端接第二偏置电路电压输出端，输出端接 NMOS第十五MOS管T15的栅极，NMOS第十五MOS管T15的漏极接NMOS第五MOS管T5的源 极，NMOS第十五MOS管T15的源极接地；所述第一偏置电路21包括PMOS第九MOS管T9和PNP第十BJT管T10，PM0S第九 MOS管T9的源极接正电源Vdd，栅漏短接与PNP第十BJT管TlO的发射极相连并作为第一 偏置电路电压输出端，第十BJT管TlO的基极与集电极短接到地；
7
所述第二偏置电路包括PMOS第^^一 MOS管Tll和PNP第十二 BJT管T12、PNP第 十三BJT管T13，PM0S第—^一 MOS管Tll的源极接正电源Vdd，PM0S第—^一 MOS管Tll的栅 漏短接与PNP第十二 BJT管T12的发射极相连并作为第二偏置电路电压输出端，第十二 BJT 管T12的基极与集电极短接并与第十三BJT管T13的发射极相连，第十三BJT管T13的基 极与集电极短接到地。电路工作过程原理如下当电路加正电源开始工作时，第一偏置电路21提供单个BJT管的基极与发射极电 压值Vbe，第二偏置电路22提供两个BJT管的基极与发射极电压值Vbe，瞬间电压基准Vref 输出为零，第十六比较器16输出高电平，NMOS第十五MOS管T15导通，第十七比较器17输 出高电平，NMOS第十四MOS管T14导通，使PMOS比例电流镜的栅极电压迅速降低，输出的电 压基准Vref很快升高，当输出的电压基准Vref大于0. 7伏时，第十七比较器17翻转，输出 低电平，NMOS第十四MOS管T14关断，此时靠运算放大器1和NMOS第五MOS管T5工作维 持带隙电压基准源的正常输出；当带隙电压基准源的输出的电压基准Vref异常，高于1.4 伏时，第十六比较器16输出低电平，NMOS第十五MOS管T15关断，切断了带隙电压基准源 的电流偏置，从而使带隙电压基准源自动关闭保护，当输出的电压基准Vref小于0. 7伏时， 第十六比较器16输出高电平，NMOS第十五MOS管T15导通，第十七比较器17输出高电平， NMOS第十四MOS管T14导通，使PMOS比例电流镜的栅极电压迅速降低，带隙电压基准源输 出的电压基准Vref又很快升高，最终维持带隙电压基准源输出的电压基准Vref在0. 7伏 和1.4伏之间。本发明的带隙电压基准电路第二实施例如图4所示，它与图3的差异在保护控制 电路；第二实施例中，保护控制电路包括第十六比较器16和PMOS第十五MOS管T15，第十六 比较器16的正输入端接电压基准Vref的输出端，负输入端接第二偏置电路电压输出端，输 出端接PMOS第十五MOS管T15的栅极，PMOS第十五MOS管T15的源极接匪OS第五MOS管 T5的源极，PMOS第十五MOS管T15的漏极接地。本发明的带自动保护的电压基准电路，在双极型晶体管和金属氧化物场效应管兼 容的工艺前提下，在已有的传统常用带隙电压基准源电路结构基础上增加特定偏置电路和 控制电路，利用标准带隙电压基准源电压约为1. 2伏处于0. 7伏和1. 4伏之间的特性，在特 定偏置电路中实现双极型晶体管NPN管或PNP管一倍基极与发射极电压Vbe约为0. 7伏和 二倍基极与发射极电压Vbe约为1. 4伏，再通过电路结构巧妙地实现BJT管基极与发射极电 压Vbe值与带隙电压基准源输出的电压基准Vref的比较控制，当带隙电压基准源输出电压 基准小于0. 7伏，带隙电压基准源加速启动；当带隙电压基准源输出电压基准大于0. 7伏而 小于1.4伏时，带隙电压基准源正常工作；当带隙电压基准源输出电压基准大于1.4伏，带 隙电压基准源自动关闭保护，维持带隙电压基准源输出电压基准稳定工作在一倍BJT管Vbe 值和二倍BJT管Vbe值之间，最终达到自保护功能。适合双极型晶体管和金属氧化物半导体 场效应管兼容工艺实现。
8
权利要求
一种带自动保护的电压基准电路，其特征在于，包括一带隙电压基准源电路，第一偏置电路，第二偏置电路，一启动控制电路，一保护控制电路；所述第一偏置电路电压输出端输出一倍双极型晶体管基极与发射极电压VBE，所述第二偏置电路电压输出端输出二倍双极型晶体管基极与发射极电压VBE，当带隙电压基准源电路输出的电压基准低于VBE时，所述启动控制电路控制所述带隙电压基准源电路输出的电压基准升高，当带隙电压基准源电路输出的电压基准高于2VBE时，所述保护保护控制电路控制所述带隙电压基准源电路关闭。
2.根据权利要求1所述的带自动保护的电压基准电路，其特征在于，所述第一偏置电路包括一电阻和一双极型晶体管，所述双极型晶体管基极与集电极短 接形成PN结构，所述电阻一端接正电源，一端接所述PN结的正端并作为第一偏置电路电压 输出端，所述PN结的负端接地。
3.根据权利要求1所述的带自动保护的电压基准电路，其特征在于，所述第二偏置电路包括一电阻和两个双极型晶体管，所述两个双极型晶体管都将基极 与集电极短接形成同向串联的两个PN结构，所述电阻一端接正电源，另一端接所述串接的 第一个PN结的正端并作为第二偏置电路电压输出端，所述串接的第一个PN结的负端接第 二个PN结的正端，第二个PN结的负端接地。
4.根据权利要求2或3所述的带自动保护的电压基准电路，其特征在于，所述电阻为一 栅漏短接的PMOS管，所述PMOS管的源极接正电源，栅漏接PN结；或为一栅漏短接的NMOS 管，所述NMOS管的栅漏接正电源，源极接PN结。
5.根据权利要求2或3所述的带自动保护的电压基准电路，其特征在于，所述基极与集 电极短接的双极型晶体管为NPN管或PNP管。
6.根据权利要求1所述的带自动保护的电压基准电路，其特征在于，所述带隙电压基准源包括同类型比例双极型晶体管电路、MOS比例电流镜、运算放大 器和输出电路第二电阻、第八BJT管；所述同类型比例双极型晶体管电路包括PNP第六BJT 管、PNP第七BJT管和第一电阻，第六BJT管、第七BJT管都将基极与集电极短接，形成发射 极与基极的PN结构，输出电路PNP第八BJT管也同样短接成发射极与基极的PN结构；所述 MOS比例电流镜包括PMOS第一 MOS管、PMOS第二 MOS管、PMOS第三MOS管、PMOS第四MOS 管，它们的源极都接正电源，它们的栅极都连在一起，第一 MOS管的漏极连接PNP第六BJT 管的发射极和所述运算放大器的负输入端，PMOS第二 MOS管的漏极接运算放大器的正输入 端和第一电阻的一端，第一电阻的另一端接PNP第七BJT管的发射极，同类型比例双极型晶 体管第六BJT管与第七BJT管的基极和集电极短接到地，PMOS第三MOS管的漏极作为电压 基准输出端并连接输出电路第二电阻的一端，第二电阻的另一端接PNP第八BJT管的发射 极，第八BJT管的基极和集电极短接到地，PMOS第四MOS管栅漏短接与NMOS第五MOS管的 漏极相连，NMOS第五MOS管的栅极接所述运算放大器的输出端；所述启动控制电路包括第十七比较器和NMOS第十四MOS管，第十七比较器的负输入 端接所述电压基准输出端，第十七比较器的正输入端接所述第一偏置电路电压输出端，第 十七比较器的输出端接NMOS第十四MOS管的栅极，NMOS第十四MOS管的漏极接NMOS第五 MOS管的漏极，NMOS第十四MOS管的源极接地；所述保护控制电路包括第十六比较器和NMOS第十五MOS管，第十六比较器的负输入端接所述电压基准输出端，第十六比较器的正输入端接所述第二偏置电路电压输出端，第 十六比较器的输出端接NMOS第十五MOS管的栅极，NMOS第十五MOS管的漏极接NMOS第五 MOS管的源极，NMOS第十五MOS管的源极接地。
7.根据权利要求6所述的带自动保护的电压基准电路，其特征在于，所述保护控制电 路包括第十六比较器和PMOS第十五MOS管，第十六比较器的正输入端接所述电压基准输出 端，第十六比较器的负输入端接所述第二偏置电路电压输出端，第十六比较器的输出端接 PMOS第十五MOS管的栅极，PMOS第十五MOS管的源极接NMOS第五MOS管的源极，PMOS第 十五MOS管的漏极接地。
全文摘要
本发明公开了一种带自动保护的电压基准电路，包括一带隙电压基准源电路，第一偏置电路，第二偏置电路，一启动控制电路，一保护控制电路；所述第一偏置电路电压输出端输出一倍双极型晶体管基极与发射极电压VBE，所述第二偏置电路电压输出端输出二倍双极型晶体管基极与发射极电压VBE，当带隙电压基准源电路输出的电压基准低于VBE时，所述启动控制电路控制所述带隙电压基准源电路输出的电压基准升高，当带隙电压基准源电路输出的电压基准高于2VBE时，所述保护控制电路控制所述带隙电压基准源电路关闭。该电路当电压基准输出过高或过低时，能实现自动检测保护。
文档编号G05F3/30GK101930247SQ20091005747
公开日2010年12月29日 申请日期2009年6月25日 优先权日2009年6月25日
发明者何剑华, 崔文兵 申请人:上海华虹Nec电子有限公司