专利名称：温度自适应带隙基准电路的制作方法
技术领域：
本发明涉及集成电路，特别涉及集成电路中的带隙基准产生电路。
背景技术：
模拟电路广泛的包含电压基准和电流基准。最常用的就是带隙基准。这种基准是 直流量，它与电源和工艺参数的关系很小，但与温度的关系是确定的。产生基准的目的是建 立一个与电源和工艺无关，具有确定温度特性的直流电压或电流。现有技术的带隙基准电 压源，自上世纪80年代首次发明以来，在各种模拟集成电路中得到了广泛的应用。然而，即 使工艺匹配良好的带隙基准电压源也有它使用的局限性，这种局限性来源于输出电压对温 度的非线性敏感性。这种温度的非线性敏感性可以由图1所示的传统带隙基准电压源进 行说明，尽管图1所示电路几乎是所有带隙基准电压源的原型，但是它的输出电压就算在 设计得非常匹配的情况下，也会由于输出电压Vkef温度曲线的曲率，在20 100°C左右有 35ppm的温度偏差。这种偏差在许多应用中仍然是不可忍受的。图1所示的带隙基准电压 源包括第一寄生管Q1、第二寄生管Q2、由场效应晶体管(NM0S场效应晶体管)MN1构成的输 出模块、运算放大器OP构成的调整模块以及由第四电阻R4、第三电阻R3、第二电阻R2和第 一电阻Rl构成的电阻网络。第四电阻R4—端与场效应晶体管丽1连接并作为输出模块的 输出端，其另一端连接第三电阻R3和第二电阻R2。第三电阻另一端与运算放大器OP的一 个输入端连接并通过第一寄生管Ql接地，第二电阻R2另一端与运算放大器OP的另一个输 入端连接并通过第一电阻Rl和第二寄生管Q2接地。图1中由CMOS工艺产生的第一寄生 管Ql和第二寄生管Q2的发射极面积之比为AE1/AE2。闭环的运算放大器OP钳位R3与R2上 的压降相等。Rl上的压降可表示为VPTAT = VVBE = VBE2-VBEI这是一个与绝对温度成正比的电压
17 -^l
^PTAT ~ 111
q
Q、
lEl
Λ
V 丑2 J
(Τ为绝对温度，k为波尔兹曼系数，q为载流子电荷。AE1/AE2为极管Ql与Q2的发射极面积之比。)输出电压Vkef就可以写成Veef = VBE+KVVBE (1)其中K是用来抵消输出电压Vkef温度偏差的一阶温度系数。K由电阻网络决定。上述带隙基准电压源，几乎是所有带隙基准电压源的原型，但是它的输出电压就 算在设计得非常匹配的情况下，也会由于温度曲线的曲率在20 100°C左右有35ppm的温 度偏差。如图3所示，在不同电阻取值情况下，输出电压随温度在一定范围内变化。这种偏 差在许多应用中仍然是不可忍受的。有许多方法可以对曲线的曲率进行校正补偿，但是这 些方法一般都是用复杂的高阶温度项去补偿输出电压，这些补偿项在标准CMOS工艺下难 以产生，而且高阶补偿方法很容易受到工艺过程影响。
发明内容
本发明所要解决的技术问题，就是针对现有技术的带隙基准电压源，温度偏差大， 高阶补偿困难的缺点，提供一种利用低阶(一阶)温度系数进行补偿的温度自适应带隙基 准电路。本发明解决所述技术问题，采用的技术方案是，温度自适应带隙基准电路，具有带 隙基准电压源，所述带隙基准电压源包括输出模块、调整模块和电阻网络，所述电阻网络 与输出模块连接，其两条支路分别通过第一寄生管和第二寄生管接地，所述调整模块通过 采集所述两条支路的电压调节所述输出模块的输出电压；其特征在于还包括采样保持电 路、电压比较器和控制模块；所述采样保持电路输入端连接所述输出模块的输出电压，其输 出端连接电压比较器，将采集的电压输入所述电压比较器进行比较；所述电压比较器输出 端连接控制模块；所述控制模块与所述电阻网络连接，根据所述电压比较器输出的比较结 果，改变所述电阻网络的阻值，通过调整模块使所述输出模块的输出电压发生变化，从而得 到某温度下输出电压最大的电阻网络的阻值，并以该最大电压作为输出模块的输出电压。特别的，所述电阻网络具有低温度系数。进一步的，所述电阻网络包括第四电阻、第三电阻、第二电阻和第一电阻；所述第 四电阻一端与输出模块连接并作为输出模块的输出端，其另一端连接第三电阻一端和第二 电阻的一端；所述第三电阻另一端与调整模块的一个输入端连接并通过第一寄生管接地， 所述第二电阻另一端与调整模块的另一个输入端连接并通过第一电阻和第二寄生管接地。具体的，所述控制模块通过改变所述第一电阻和第四电阻阻值改变所述电阻网络 的阻值。具体的，所述调整模块为运算放大器，所述输出模块为NMOS场效应晶体管；所述 运算放大器输出端接NMOS场效应晶体管栅极，其两个输入端即为调整模块的两个输入端； 所述NMOS场效应晶体管源极为所述输出模块的输出端，其漏极连接电源。进一步的，所述输出模块的输出端连接有低通滤波器。具体的，所述低通滤波器由电阻和电容构成，所述电阻一端连接输出电压，另一端 作为低通滤波器的输出端并通过所述电容接地。本发明的有益效果是，通过系统观点来控制基准电压，工艺兼容性高；可以自适应 寻求最佳温度曲线，输出电压具有低的温度系数，能够满足现有工艺条件的要求，实现方式 简单，不需要占用太多芯片面积。
图1传统带隙基准电压源的原理图；
图2本发明实施例的原理图；图3温度自适应调节过程示意图；图4输出电压温度特性示意图。
具体实施例方式下面结合附图及实施例，详细描述本发明的技术方案。
本发明提供了一种用于输出带隙基准电压的详细技术方案，本发明利用分段补偿 电路实现低温度系数的自适应分段补偿带隙基准，其技术方案由基本的带隙基准电压源和 一个自适应反馈补偿电路构成。实施例参见图2，本例温度自适应带隙基准电路，是在传统的带隙基准电压源上增加了采 样保持电路、电压比较器和控制模块。其中带隙基准电压源与图1所示的带隙基准电压源 结构相同，包括第一寄生管Q1、第二寄生管Q2、NM0S场效应晶体管MN1、运算放大器OP以及 由第四电阻R4、第三电阻R3、第二电阻R2和第一电阻Rl构成的电阻网络。第四电阻R4 — 端与场效应晶体管Mm连接并作为输出模块的输出端，其另一端连接第三电阻R3和第二电 阻R2。第三电阻另一端与运算放大器OP的一个输入端连接并通过第一寄生管Ql接地，第 二电阻R2另一端与运算放大器OP的另一个输入端连接并通过第一电阻Rl和第二寄生管 Q2接地。本例采样保持电路包括η个采样保持单元(图2中表示为S/Hl、S/H2......S/
Hn)，可以对η个不同的输出电压进行采样和保持。图2中这些采样保持单元将输出模块的 输出电压输入到电压比较器Comp进行比较，电压比较器Comp输出端连接控制模块。控制 模块与电阻网络连接，根据电压比较器Comp输出的比较结果，通过改变第一电阻Rl和第四 电阻R4的阻值改变电阻网络的阻值。电阻网络阻值的变化使运算放大器OP两个输入端采 集的电压发生变化，场效应晶体管丽1的输出电压Vkef随之发生变化，从而可以得到某温度 下输出电压Vkef最大的电阻网络的阻值，并以该最大电压作为输出模块的输出电压。假定控制模块产生3个脉冲输出序列，每个序列都占用一个时钟周期，在某时刻 t，控制模块内计数器触发并产生第一个输出序列脉冲Zl，Zl控制第一电阻Rl和第四电阻 R4的阻值从而控制电阻网络的等效电阻值的大小，即K值的大小，这时的输出电压Vkef记为 VI，与Zl对应，S/H1采样Vl的值并保持。下一个时钟周期，控制模块产生输出序列Z2，Z2 控制电阻网络的等效电阻值并进而产生输出电压V2，同理，V2被S/H2采样保持，两个采样 值相互比较并送回控制模块，同理，第三个时钟周期将产生第三个输出电压V3，这三个基准 电压将相互比较并最终找出最大的电压，并以该最大电压作为输出电压VKEF。该最大电压 Veef所在的曲线即是该温度点温度特性最好的曲线。所以，控制模块将根据比较结果选择当 前温度下对应输出电压最大的电阻网络值所对应的序列，并保持该序列直至控制模块内计 数器触发下一检测时刻。为简单起见，在图3中描述了对应于3个不同电阻网络的阻值(即K值)，场效应 晶体管丽1输出的带隙基准电压Vkef的温度特性曲线a、b、c。从图3中可以看出，对应于 不同的K值，温度特性曲线的极大值点分别在不同的温度区域上。显然，b曲线在中间一段 (温度为Tl T2)时的温度系数最小，c曲线在最左温度区域(温度为TO Tl)时的温度 特性曲线曲率最小，a曲线在最右边(温度为T2 T3)时的温度特性曲线曲率最小，从图 3可以得知，在三段中温度特性最好即曲率最小的曲线段，都是电压最高的一段曲线。这就 为我们寻找电阻网络合适值选定了一种合理的算法，并且可以由图2电路来具体实现。图 4中的粗实线(曲线d)是采用本发明进行调节后，在整个温度范围内(TO T3)输出电压 Vkef的温度特性曲线。从图中可以清楚地看出，采用了自适应电压分段调节技术以后输出电 压的温度特性曲线明显得到了改进。
权利要求
1.温度自适应带隙基准电路，具有带隙基准电压源，所述带隙基准电压源包括输出模 块、调整模块和电阻网络，所述电阻网络与输出模块连接，其两条支路分别通过第一寄生管 和第二寄生管接地，所述调整模块通过采集所述两条支路的电压调节所述输出模块的输出 电压；其特征在于还包括采样保持电路、电压比较器和控制模块；所述采样保持电路输入 端连接所述输出模块的输出电压，其输出端连接电压比较器，将采集的电压输入所述电压 比较器进行比较；所述电压比较器输出端连接控制模块；所述控制模块与所述电阻网络连 接，根据所述电压比较器输出的比较结果，改变所述电阻网络的阻值，通过调整模块使所述 输出模块的输出电压发生变化，从而得到某温度下输出电压最大的电阻网络的阻值，并以 该最大电压作为输出模块的输出电压。
2.根据权利要求1所述的温度自适应带隙基准电路，其特征在于，所述电阻网络具有 低温度系数。
3.根据权利要求1或2所述的温度自适应带隙基准电路，其特征在于，所述电阻网络包 括第四电阻、第三电阻、第二电阻和第一电阻；所述第四电阻一端与输出模块连接并作为输 出模块的输出端，其另一端连接第三电阻一端和第二电阻的一端；所述第三电阻另一端与 调整模块的一个输入端连接并通过第一寄生管接地，所述第二电阻另一端与调整模块的另 一个输入端连接并通过第一电阻和第二寄生管接地。
4.根据权利要求3所述的温度自适应带隙基准电路，其特征在于，所述控制模块通过 改变所述第一电阻和第四电阻阻值改变所述电阻网络的阻值。
5.根据权利要求3所述的温度自适应带隙基准电路，其特征在于，所述调整模块为运 算放大器，所述输出模块为NMOS场效应晶体管；所述运算放大器输出端接NMOS场效应晶体 管栅极，其两个输入端即为调整模块的两个输入端；所述NMOS场效应晶体管源极为所述输 出模块的输出端，其漏极连接电源。
6.根据权利要求1所述的温度自适应带隙基准电路，其特征在于，所述输出模块的输 出端连接有低通滤波器。
7.根据权利要求6所述的温度自适应带隙基准电路，其特征在于，所述低通滤波器由 电阻和电容构成，所述电阻一端连接输出电压，另一端作为低通滤波器的输出端并通过所 述电容接地。
全文摘要
本发明涉及集成电路中的带隙基准产生电路。本发明针对现有技术的带隙基准电压源，温度偏差大，高阶补偿困难的缺点，公开了一种利用低阶(一阶)温度系数进行补偿的温度自适应带隙基准电路。本发明利用分段补偿电路实现低温度系数的自适应分段补偿带隙基准，其技术方案由基本的带隙基准电压源和一个自适应反馈补偿电路构成，包括采样保持电路、电压比较器和控制模块。本发明通过系统观点来控制基准电压，工艺兼容性高；可以自适应寻求最佳温度曲线，输出电压具有低的温度系数，能够满足现有工艺条件的要求，实现方式简单，不需要占用太多芯片面积。本发明主要由于集成电路领域。
文档编号G05F1/567GK102141818SQ20111004092
公开日2011年8月3日 申请日期2011年2月18日 优先权日2011年2月18日
发明者张波, 杨康, 杨汝辉, 甄少伟, 罗萍 申请人:电子科技大学