专利名称：高压基准电压产生电路的制作方法
技术领域：
本发明涉及模拟集成电路中的基准电压产生电路技术领域，具体来说，本发明涉及一种基于任一高压产生基准电压的电路。
背景技术：
在模拟集成电路领域，经常涉及电压检测和电流检测。检测电路需要有精准的基准电压Vref，然后将待检测的电压与该基准电压通过比较器得到输出状态。如果需要比较的电压基于的电压并非地电压，此时相应的基准电压也需要基于非地电压产生。比如在多节锂电池保护的应用方案中，需要对多节电池电压进行检测，因此也需要产生基于各节电池的端电位VC1-VC4的基准电压Vrefl-Vref4。图1为现有技术中的一个用于多节电池的电压检测电路的示意图。如图1所示，如果仍采用传统带隙(bandgap)电路产生基准电压Vref 1-Vref4，则需要多套带隙电路。由于一套带隙电路较为复杂，如果为了产生这几个基准电压Vref 1-Vref4，设计多套带隙电路，无疑会浪费芯片面积，增加电路复杂程度，同时也意味着芯片功耗更大。
发明内容
为了克服这一困难，本发明在已有对地基准电压的基础上，采用较为简单的电路即可实现其它几个基于端电位VC1-VC4的基准电压。即本发明所要解决的技术问题是提供一种高压基准电压产生电路，能够基于任一高压产生基准电压，避免重新做一套复杂的基准电压电路，简化电路结构，节约芯片面积。为解决上述技术问题，本发明提供一种高压基准电压产生电路，包括:第一 NMOS管、第二 NMOS管、第一电阻和第二电阻；其中，所述第一 NMOS管的栅极接一低压基准电压，所述第一 NMOS管的源极接所述第一电阻的一端，所述第一电阻的另一端接地，所述第一 NMOS管的衬底与其源极短接；所述第二 NMOS管的源极接所述第一 NMOS管的漏极，两者的共同接点连接到所述高压基准电压产生电路的输出端，所述第二 NMOS管的衬底与其源极短接，所述第二 NMOS管的栅极与其漏极短接，所述第二 NMOS管的栅极与其漏极的共同接点连接到所述第二电阻的一端，所述第二电阻的另一端连接一电源端。可选地，所述第一 NMOS管与所述第二 NMOS管的尺寸一致。可选地，所述第一电阻和所述第二电阻的阻值相同。为解决上述技术问题，本发明还提供一种高压基准电压产生电路，包括:第一PMOS管、第二 PMOS管、第一电阻和第二电阻；其中，所述第一 PMOS管的栅极接基于一电源端的基准电压，所述第一 PMOS管的源极接所述第一电阻的一端，所述第一电阻的另一端接另一电源端，所述第一 PMOS管的衬底与其源极短接；所述第二 PMOS管的源极接所述第一 PMOS管的漏极，两者的共同接点连接到所述高压基准电压产生电路的输出端，所述第二 PMOS管的衬底与其源极短接，所述第二 PMOS管的栅极与其漏极短接，所述第二 PMOS管的栅极与其漏极的共同接点连接到所述第二电阻的一端，所述第二电阻的另一端连接一任一电压。可选地，所述第一 PMOS管与所述第二 PMOS管的尺寸一致。可选地，所述第一电阻和所述第二电阻的阻值相同。与现有技术相比，本发明具有以下优点:本发明的高压基准电压产生电路利用已有对地的低压基准电压(Vref4)，可以很简单地产生基于其它电压(VC2、VC3和VC4)的基准电压(Vrefl、Vref2和Vref3)，从而避免重新做一套复杂的基准电压电路，简化了电路结构，节约了芯片的面积。本发明的该电路可以广泛应用于基于高压的比较电路中基准电压的产生，如多节电池中高串电池电压检测电路等。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中:图1为现有技术中的一个用于多节电池的电压检测电路的示意图；图2为本发明第一个实施例的高压基准电压产生电路；图3为本发明第二个实施例的高压基准电压产生电路。
具体实施例方式下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。高压基准电压产生电路的第一实施例图2为本发明第一个实施例的高压基准电压产生电路。需要注意的是，这个附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。如图2所示，该高压基准电压产生电路200主要包括:第一 NMOS管Ml、第二 NMOS管M2、第一电阻Rl和第二电阻R2。其中，第一 NMOS管Ml的栅极接一低压基准电压Vin，第一 NMOS管Ml的源极接第一电阻Rl的一端，第一电阻Rl的另一端接地，第一 NMOS管Ml的衬底与其源极短接。而第二 NMOS管M2的源极接第一 NMOS管Ml的漏极，两者的共同接点连接到高压基准电压产生电路200的输出端Vout，第二匪OS管M2的衬底与其源极短接，第二 NMOS管M2的栅极与其漏极短接，第二 NMOS管M2的栅极与其漏极的共同接点连接到第二电阻R2的一端，第二电阻R2的另一端连接一电源端VDD。这样便产生了基于该电源端VDD的基准电压 Vout (Vref I),该基准电压 Vout=VDD-Vin。在本实施例中，第一 NMOS管Ml与第二 NMOS管M2的尺寸一致，且它们的源极和衬底均短接，因此它们的源极和衬底均短接，因此它们也具有相同的阈值电压。另外第一NMOS管Ml和第二 NMOS管M2在同一支路，具有相同电流，故第一 NMOS管Ml和第二 NMOS管M2的栅源电压Vgs相等，即Vgsl=Vgs2。另外，在本实施例中，第一电阻Rl和第二电阻R2的阻值相同，在同一支路上，具有相同电流，故第一电阻Rl和第二电阻R2上的压降VR相等，S卩VRl =VR2。而Vin=Vgs 1+VR1，VDD-Vout=Vgs2+VR2,故 Vin=VDD-Vout,即 Vout=VDD-Vin。从而通过已有的对地的基准电压Vin，产生了对VDD的基准电压。该结构可以用于检测VDD相关电压，如要检测VDD与一电压Vx的压差达到一定预设值则产生标志信号，如果只有对地的基准电压，因VDD会变化，难以实现该比较。通过上面电路产生VDD-Vref JfVx与该电压直接通过普通比较器，则可以实现该检测功能。从而避免了电路的复杂。高压基准电压产生电路的第二实施例图3为本发明第二个实施例的高压基准电压产生电路。需要注意的是，这个附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。另外，本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且选择性地省略了某些相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。如图3所示，该高压基准电压产生电路300主要包括:第一 PMOS管Ml、第二 PMOS管M2、第一电阻Rl和第二电阻R2。其中，第一 PMOS管Ml的栅极接基于一电源端(图1所示实施例中的VDD)的基准电压Vin，第一 PMOS管Ml的源极接第一电阻Rl的一端，第一电阻Rl的另一端接另一电源端VDD，第一 PMOS管Ml的衬底与其源极短接。而第二 PMOS管M2的源极接第一 PMOS管Ml的漏极，两者的共同接点连接到高压基准电压产生电路300的输出端Vout，第二 PMOS管M2的衬底与其源极短接，第二 PMOS管M2的栅极与其漏极短接，第二 PMOS管M2的栅极与其漏极的共同接点连接到第二电阻R2的一端，第二电阻R2的另一端连接一任一电压VC。这样便产生了基于VC (VC2、VC3或VC4)的基准电压 Vout (Vref 2、Vref 3 )，该基准电压 Vout=VC+ (VDD-Vin )。在本实施例中，第一 PMOS管Ml和第二 PMOS管M2具有相同的尺寸，且它们的源极和衬底均短接，因此它们也具有相同的阈值电压。另外，第一 PMOS管Ml和第二 PMOS管M2在同一支路，具有相同电流，故第一 PMOS管Ml和第二 PMOS管M2的栅源电压Vsg相等，即Vsgl=Vsg20另外，在本实施例中，第一电阻Rl和第二电阻R2阻值相同，在同一支路上，具有相同电流，故第一电阻Rl和第二电阻R2上的压降VR相等，即VRl = VR2。因此得到:VDD-Vin=Vout-VC,即 Vout=VC+ (VDD-Vin)。其中VDD-Vin为原始基准电压值，记为Vref，Vin可以通过图2的电路产生。通过该电路，可以产生基于任意电压VC的基准电压VC+Vref。在实际应用中，如果比较器的检测电压是基于VC上的电压，则可以采用图3的电路产生基于VC的基准电压VC+Vref，再直接与需要检测的电压比较。下面结合图1中多节锂电池电压检测方式来进一步描述图2和图3所示实施例中的高压基准电压产生电路200、300在多节电池的电压检测电路的应用。
图1中需要比较的电压有Vdl与￥代€1，￥(12与￥代€2，￥(13与￥代€3，￥(14与￥代料。其中Vd4和Vref4是直接基于地的电平，可以直接比较，其余基准电压Vref l Vref3的产生是难点。依据本发明的内容，可以轻松的实现这三个基准电压VreffVref3产生，然后使用普通的比较器即可以实现这三组电压的比较。通过图2中的电路，将VDD换成VCl，Vin加入对地的基准电压Vref4，即可以实现Vref l=VCl-Vref4,该电压与Vdl直接比较,可以实现第一节电池电压的检测。采用图3中的电路，Vin输入加入Vrefl电压，VC接VC3，则可以产生Vref2=VC3+Vref4，该电压与Vd2直接比较，可以实现第二节电池电压的检测。同理，继续采用图3中的电路，Vin输入加入Vrefl电压，VC接VC4，则可以产生Vref3=VC4+Vref4，该电压与Vd3直接比较，可以实现第三节电池电压的检测。本发明的高压基准电压产生电路利用已有对地的低压基准电压(Vref4)，可以很简单地产生基于其它电压(VC2、VC3和VC4)的基准电压(Vrefl、Vref2和Vref3)，从而避免重新做一套复杂的基准电压电路，简化了电路结构，节约了芯片的面积。本发明的该电路可以广泛应用于基于高压的比较电路中基准电压的产生，如多节电池中高串电池电压检测电路等。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明 权利要求所界定的保护范围之内。
权利要求
1.一种高压基准电压产生电路(200)，包括:第一NMOS管(Ml)、第二NMOS管(M2)、第一电阻(Rl)和第二电阻(R2);其中， 所述第一 NMOS管(Ml)的栅极接一低压基准电压(Vin)，所述第一 NMOS管(Ml)的源极接所述第一电阻(Rl)的一端，所述第一电阻(Rl)的另一端接地，所述第一 NMOS管(Ml)的衬底与其源极短接； 所述第二 NMOS管(M2)的源极接所述第一 NMOS管(Ml)的漏极，两者的共同接点连接到所述高压基准电压产生电路(200)的输出端(Vout)，所述第二 NMOS管(M2)的衬底与其源极短接，所述第二 NMOS管(M2)的栅极与其漏极短接，所述第二 NMOS管(M2)的栅极与其漏极的共同接点连接到所述第二电阻(R2)的一端，所述第二电阻(R2)的另一端连接一电源端(VDD)。
2.根据权利要求1所述的高压基准电压产生电路(200)，其特征在于，所述第一匪OS管(Ml)与所述第二 NMOS管(M2)的尺寸一致。
3.根据权利要求1所述的高压基准电压产生电路(200)，其特征在于，所述第一电阻(Rl)和所述第二电阻(R2)的阻值相同。
4.一种高压基准电压产生电路(300)，包括:第一PMOS管(Ml)、第二PMOS管(M2)、第一电阻(Rl)和第二电阻(R2);其中， 所述第一 PMOS管(Ml)的栅极接基于一电源端的基准电压(Vin)，所述第一 PMOS管(MD的源极接所述第一电阻(Rl)的一端，所述第一电阻(Rl)的另一端接另一电源端(VDD)，所述第一 PMOS管(Ml)的衬底与其源极短接； 所述第二 PMOS管(M2)的源极接所述第一 PMOS管(Ml)的漏极，两者的共同接点连接到所述高压基准电压产生电路(300)的输出端(Vout)，所述第二 PMOS管(M2)的衬底与其源极短接，所述第二 PMOS管(M2)的栅极与其漏极短接，所述第二 PMOS管(M2)的栅极与其漏极的共同接点连接到所述第二电阻(R2)的一端，所述第二电阻(R2)的另一端连接一任一电压(VC)。
5.根据权利要求4所述的高压基准电压产生电路(300)，其特征在于，所述第一PMOS管(Ml)与所述第二 PMOS管(M2)的尺寸一致。
6.根据权利要求4所述的高压基准电压产生电路(300)，其特征在于，所述第一电阻(Rl)和所述第二电阻(R2)的阻值相同。
全文摘要
本发明提供一种高压基准电压产生电路，包括第一NMOS管、第二NMOS管、第一电阻和第二电阻；第一NMOS管的栅极接低压基准电压，第一NMOS管的源极接第一电阻的一端，第一电阻的另一端接地，第一NMOS管的衬底与其源极短接；第二NMOS管的源极接第一NMOS管的漏极，两者的共同接点连接到本高压基准电压产生电路的输出端，第二NMOS管的衬底与其源极短接，第二NMOS管的栅极与其漏极短接，第二NMOS管的栅极与其漏极的共同接点连接到第二电阻的一端，第二电阻的另一端连接一电源端。此外，本发明还提供另一种高压基准电压产生电路。本发明能够基于任一高压产生基准电压，避免重新做一套复杂的基准电压电路，简化电路结构，节约芯片面积。
文档编号G05F3/24GK103105885SQ201210586340
公开日2013年5月15日 申请日期2012年12月28日 优先权日2012年12月28日
发明者白胜天, 罗彦, 邢巍, 张树晓 申请人:中颖电子股份有限公司