一种带隙基准电路的制作方法
【专利摘要】本实用新型公开了一种带隙基准电路，包括电源电压Vcc、带隙核电路和电流源，电流源包括负温度系数电流生成单元和正温度系数电流生成单元，负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块，电阻R7一端连接电源电压Vcc，另一端连接NPN晶体管Q5的集电极，NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接，其发射极经电阻R4与带隙核电路的输入端连接；正温度系数电流生成单元的输入端连接电源电压Vcc端，其输出端连接NPN晶体管Q5的基极。本实用新型的有益之处在于，不再需要电流镜及启动电路，结构小巧，原理简单，减少制造掩膜的工艺，降低了产品成本。
【专利说明】—种带隙基准电路
【技术领域】
[0001]本实用新型涉及集成电路领域，尤其是一种带隙基准电路。
【背景技术】
[0002]带隙基准电路，要求带隙输出电压，不随工艺、温度、电源等因素的影响而变化。其中，widlar型结构是实现带隙基准电压输出的典型电路结构。如图1所示。该结构主要由带隙核电路及电流源组成。带隙核电路采用NPN管实现。电流源通常需要由高性能的PNP管或PMOS管组成的电流镜(current mirror)及启动电路替代实现,如图2所示。传统的CMOS工艺中，PNP管只是寄生管，性能上存在很大的不足，影响到电流镜的性能。而BiCMOS工艺中，用PNP管实现的电流镜性能还是不高，与NPN相比，PNP的三极管直流放大系数(beta)很小。另外，实现PNP还需要额外的掩膜，增大工艺复杂性和成本。在SiGe (硅锗)工艺或者双极性工艺中，如果只采用NPN管实现widlar型结构的带隙基准电路，就可以降低工艺要求，减少所需的工艺制造掩膜，从而降低了产品成本，提高产品竞争力。
【发明内容】
[0003]本实用新型为了解决上述存在的问题，提供一种采用NPN管或二极管实现的Widlar型结构的带隙基准电路，减少所需的制造掩膜的工艺，降低了产品成本。
[0004]本实用新型采用如下技术方案:一种带隙基准电路，包括电源电压Vcc、带隙核电路和电流源，所述电流源包括负温度系数电流生成单元和正温度系数电流生成单元，所述负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块，所述电阻R7 —端连接电源电压Vcc，另一端连接NPN晶体管Q5的集电极，所述NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接，其发射极经电阻R4与带隙核电路的输入端连接；所述正温度系数电流生成单元的输入端连接电源电压Vcc端，其输出端连接NPN晶体管Q5的基极。
[0005]优选的，所述负温度系数电压生成模块包括m个负温度系数电压单元，m≤I，所述负温度系数电压单元为二极管，或为采用二极管接法的NPN晶体管；模块电压的正极与NPN晶体管Q5的基极连接，负极与带隙核电路的输入端连接。
[0006]进一步的，当m > 2时，所述m个二极管同向串联，或m个二极管接法的NPN晶体
管同向串联。
[0007]更进一步的，所述NPN晶体管的二极管接法为集电极和基极短接，或为发射极和基极短接，或为发射极和集电极短接。
[0008]优选的，所述正温度系数电流生成单元包括电阻R6，生成正温度系数电流IK6。
[0009]进一步的，所述电阻R7阻值≤O，电阻R4和电阻R6为负温度系数电阻。
[0010]进一步的，所述电阻R6值》电阻R4值。
[0011]更进一步的，还包括输出带隙参考电压Vout的驱动输出级电路，其包括电阻R8、电阻R9和晶体管Q8，所述电阻R8的一端连接电源电压Vcc，另一端连接晶体管Q8的集电极；所述晶体管Q8的基极连接带隙核电路的输入端和Vout输出端，其发射极连接电阻R9的一端；电阻R9的另一端接地。
[0012]本实用新型的有益之处在于，相较于widlar型结构基准电路电流源的通常的实现方案而言，如图2所示，不再需要电流镜及启动电路，结构更加小巧，原理更加的简单。在结构上，不需要电流镜，也就不需要PNP晶体管或PMOS管，只采用二极管接法的NPN晶体管及电阻就可以实现，避免了因PNP晶体管性能上的不足而影响电路整体性能的问题。同时，只采用NPN晶体管，无需的PNP或PMOS掩膜，在SiGe工艺(或者双极性工艺)生产中，降低了工艺要求，减少所需的工艺制造掩膜，进而降低了产品成本，提高了产品竞争力；在原理上，本发明电路结构选择适当的电阻R4、R6，可获得高电源抑制能力的电流Ira，同时适当地调节R4、R6的比例还可以对电流Ia起到温度补偿作用。
【专利附图】
【附图说明】
[0013]图1为本实用新型的【背景技术】中传统widlar型结构带隙基准电压电路示意图；
[0014]图2为本实用新型的【背景技术】中传统widlar型结构带隙基准电路示意图；
[0015]图3为本实用新型的具体实施例1的widlar型结构带隙基准电路示意图；
[0016]图4为本实用新型的具体实施例2的widlar型结构带隙基准电路示意图；
[0017]图5为本实用新型的具体实施例3的widlar型结构带隙基准电路示意图；
[0018]图6为本实用新型的具体实施例4的widlar型结构带隙基准电路示意图；
[0019]图7为本实用新型的具体实施例5的widlar型结构带隙基准电路示意图；
[0020]附图标记:1、电流源；2、带隙核电路；3、驱动输出级电路。
【具体实施方式】
[0021]下面结合附图对本实用新型的【具体实施方式】作进一步详细的说明。
[0022]本实用新型如图3-7所示，提供一种带隙基准电路，包括电源电压Vcc、带隙核电路2和电流源1，电流源I包括负温度系数电流生成单元和正温度系数电流生成单元，负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块，电阻R7 —端连接电源电压Vcc，另一端连接NPN晶体管Q5的集电极，NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接，其发射极经电阻R4与带隙核电路的输入端连接；正温度系数电流生成单元的输入端连接电源电压Vcc端，其输出端连接NPN晶体管Q5的基极。负温度系数电压生成模块包括m个负温度系数电压单元，m3 1，所述负温度系数电压单元为二极管，或为采用二极管接法的NPN晶体管；模块电压的正极与NPN晶体管Q5的基极连接,负极与带隙核电路的输入端连接。当m > 2时，m个二极管同向串联,或m个二极管接法的NPN晶体管同向串联。电阻R7主要的作用是消耗部分电压，保护NPN晶体管Q5，使其集电极和发射极之间的电压Vce不至于过大而损坏管子，电阻R7阻值> O。
[0023]下面结合附图详细地描述具体实施例，以m=2为例，上述的目的和本实用新型的优点将更加清楚。
[0024]实施例1，如图3所示，由NPN晶体管Q5、NPN晶体管Q6、NPN晶体管Q7、电阻R4、电阻R6和电阻R7组成电流源电路，替代图1中的电流源ID。NPN晶体管Q6、NPN晶体管Q7采用二极管接法，实施例1中，二极管接法为集电极和基极短接。NPN晶体管Q6的集电极与NPN晶体管Q5的基极连接，其发射极与NPN晶体管Q7的集电极连接，NPN晶体管Q7的发射极连接带隙核电路的输入端，带隙核电路输出电压为Vref。输出总电流，即流入晶体管Q3的集电极电流Ic3，主要由晶体管发射结电压Vbe和电阻R4决定。计算公式如下:
[0025]Ic3 = IR4+1R6( I)
[0026]其中
【权利要求】
1.一种带隙基准电路，包括电源电压Vcc、带隙核电路和电流源，其特征在于，所述电流源包括负温度系数电流生成单元和正温度系数电流生成单元，所述负温度系数电流生成单元包括NPN晶体管Q5、电阻R7、电阻R4和负温度系数电压生成模块，所述电阻R7 —端连接电源电压Vcc，另一端连接NPN晶体管Q5的集电极，所述NPN晶体管Q5的基极经负温度系数电压模块与带隙核电路的输入端连接，其发射极经电阻R4与带隙核电路的输入端连接；所述正温度系数电流生成单元的输入端连接电源电压Vcc端，其输出端连接NPN晶体管Q5的基极。
2.如权利要求1所述的一种带隙基准电路，其特征在于，所述负温度系数电压生成模块包括m个负温度系数电压单元，m ^ I，所述负温度系数电压单元为二极管，或为采用二极管接法的NPN晶体管；所述负温度系数电压生成模块所产生电压的正极与NPN晶体管Q5的基极连接，负极与带隙核电路的输入端连接。
3.如权利要求2所述的一种带隙基准电路，其特征在于，当m32时，所述m个二极管同向串联，或m个采用二极管接法的NPN晶体管同向串联。
4.如权利要求3所述的一种带隙基准电路，其特征在于，所述NPN晶体管的二极管接法为集电极和基极短接。
5.如权利要求3所述的一种带隙基准电路，其特征在于，所述NPN晶体管的二极管接法为发射极和基极短接，或为发 射极和集电极短接。
6.如权利要求1-5任一项所述的一种带隙基准电路，其特征在于，所述正温度系数电流生成单元包括电阻R6，生成正温度系数电流IK6。
7.如权利要求6所述的一种带隙基准电路，其特征在于，所述电阻R7阻值>O，电阻R4和电阻R6为负温度系数电阻。
8.如权利要求7所述的一种带隙基准电路，其特征在于，所述电阻R6值》电阻R4值。
9.如权利要求8所述的一种带隙基准电路，其特征在于，还包括输出带隙参考电压Vout的驱动输出级电路，其包括电阻R8、电阻R9和晶体管Q8，所述电阻R8的一端连接电源电压Vcc，另一端连接晶体管Q8的集电极；所述晶体管Q8的基极连接带隙核电路的输入端和Vout输出端，其发射极连接电阻R9的一端；电阻R9的另一端接地。
【文档编号】G05F1/56GK203386100SQ201320537794
【公开日】2014年1月8日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】杨守军, 王振彪 申请人:厦门意行半导体科技有限公司