带隙基准电路和集成电路的制作方法

带隙基准电路和集成电路的制作方法
【专利摘要】本实用新型涉及一种带隙基准电路和集成电路，所述带隙基准电路包括第一电压输出电路、第二电压输出电路、第一电容、第二电容、第三电容、模式控制电路和运算放大器。通过模式控制电路使得所述带隙基准电路在不同模式间切换，在第一模式下利用电容对失调电压和低频闪烁噪声采样，在第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
【专利说明】带隙基准电路和集成电路

【技术领域】
[0001] 本实用新型涉及电路技术，具体涉及一种带隙基准电路和包含其的集成电路。

【背景技术】
[0002] 带隙（bandgap)基准电路用于为电路提供不随温度变化的基准电压。图1是现有 的带隙基准电路10的电路示意图。如图1所示，通过将晶体管Ql、Q2设置为相同的晶体 管，同时将电流源II和12的电流比值设置为η :1，则晶体管Q1的发射极电压vBE1 (也即， PN结电压）和晶体管Q2的发射极电压vBE2(也即，PN结电压）满足：
[0003] vBE1-vBE2 = ντ · In (η)
[0004] 其中，vT( = k*T/q)是晶体管Q1、Q2的热电压。k是玻尔兹曼常数，等于 1. 38X 10_23, T为绝对温度，q为元电荷的电荷量，等于1. 602X 10_19。
[0005] 由此，上述差值与绝对温度成正比，图1所示的带隙基准电路10利用运算放大器 0P获得该差值，并基于该差值控制受控电流源13产生于绝对温度成正比的电流，进而对晶 体管Q3的发射极电压v BE3进行修正，抵消其中与绝对温度相关的部分，输出不随温度变化 的带隙基准电压vKEF。
[0006] 但是，在实际电路中，运算放大器0P会受到失调电压和低频闪烁噪声的影响，使 得其不可能按照理想运算放大器的特性运行，由此导致带隙基准电路精确度下降。 实用新型内容
[0007] 有鉴于此，本实用新型提供一种带隙基准电路和集成电路消除运算放大器的失调 电压和低频闪烁噪声对于电路的负面影响。
[0008] 第一方面，提供一种带隙基准电路，一种带隙基准电路，包括第一电压输出电路、 第二电压输出电路、第一电容、第二电容、第三电容、模式控制电路和运算放大器；
[0009] 所述第一电压输出电路输出第一电压，所述第二电压输出电路输出第二电压，所 述第一电压和所述第二电压的差值与绝对温度成正比；
[0010] 所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端 连接；
[0011] 所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电 压输出电路连接，所述第二电容的第二端和所述第一电压输出电路连接，所述第三电容的 第二端连接到参考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二 电容的第二端和所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大 器的输出端；
[0012] 所述运算放大器的同相输入端连接到参考点。
[0013] 优选地，所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使 得所述第三电容聚集与等效误差电压成比例的电荷量，在由第一模式切换到第二模式时， 使得第一电容和第二电容向所述第三电容转移电荷量与所述第一电压、第二电压的差值成 比例的电荷，从而基于所述与等效误差电压成比例的电荷量对运算放大器的反相输入端的 等效误差电压进行补偿，输出带隙基准电压；
[0014] 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
[0015] 优选地，在第一模式下，第一电容和第二电容上存储的总电荷为：
[0016] Q(1+2)1 = (C!+C2) · (vBE1-vcom-vn)
[0017] 在第一模式下，第三电容上存储的电荷为：
[0018] Q31 = -C3 · vn
[0019] 在第二模式下，第一电容和第二电容上存储的总电荷为：
[0020] Q(i+2)2 一 〇2νΒΕ2_〇2ν(；οπι_ (。1+。2) Vn
[0021] 在第二模式下，第三电容上存储电荷为：
[0022] Q32 - _C3vn+ (Cj+02) VBEi_C2vBE2_C1v com
[0023] 其中，Q(1+ai为第一模式下第一电容和第二电容上存储的总电荷，Q(1+m为第二模 式下第一电容和第二电容上存储的总电荷，Q 3i为第一模式下第三电容存储的电荷，为第 二模式下第三电容存储的电荷，Ci为第一电容的电容值，C2为第二电容的电容值，C3为第三 电容的电容值，v BE1为所述第一电压，vBE2为所述第二电压，vn为所述等效误差电压，为 参考点电压。
[0024] 优选地，所述模式控制电路包括第一开关模块、第二开关模块和第三开关模块；
[0025] 所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间， 用于使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式 下连接到参考点；
[0026] 所述第二开关模块连接在所述第二电容的第二端和所述第一电压输出电路以及 第二电压输出电路之间，用于使得所述第二电容的第二端在第一模式下和所述第一电压输 出电路连接，在第二模式下和所述第二电压输出电路连接；
[0027] 所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之 间，用于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所 述运算放大器的输出端。
[0028] 优选地，所述第一开关模块包括第一开关和第二开关，所述第一开关连接在所述 第一电容的第二端和所述第一电压输出电路之间，所述第二开关连接在所述第一电容的第 二端和参考点之间；
[0029] 所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容 的第二端和所述第一电压输出电路之间，所述第四开关连接在所述第二电容的第二端和所 述第二电压输出电路之间；
[0030] 所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容 的第二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的 输出端之间；
[0031] 所述第一、第三、第五开关在第一模式下导通，在第二模式下关断；
[0032] 所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
[0033] 优选地，所述第一电容和第三电容具有相同的电容值；或者
[0034] 所述参考点电压等于零。
[0035] 第二方面，提供一种带隙基准电路，包括第一电压输出电路、第二电压输出电路、 第一电容、第二电容、第三电容、模式控制电路和运算放大器；
[0036] 所述第一电压输出电路输出第一电压，所述第二电压输出电路输出第二电压，所 述第一电压和所述第二电压的差值与绝对温度成正比；
[0037] 所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端 连接；
[0038] 所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电 压输出电路连接，所述第二电容的第二端和参考点连接，所述第三电容的第二端连接到参 考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容的第二端和 所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的输出端；
[0039] 所述运算放大器的同相输入端连接到参考点。
[0040] 优选地，所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使 得所述第三电容聚集与等效误差电压成比例的电荷量，在由第一模式切换到第二模式时， 使得第一电容和第二电容向所述第三电容转移电荷量与所述第一电压、第二电压的差值成 比例的电荷，从而基于所述与等效误差电压成比例的电荷量对运算放大器的反相输入端的 等效误差电压进行补偿，输出带隙基准电压；
[0041] 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
[0042] 优选地，在第一模式下，第一电容和第二电容上存储的总电荷为：
[0043] =
[0044] 在第一模式下，第三电容上存储的电荷为：
[0045] Q31 = -C3 · vn
[0046] 在第二模式下，第一电容和第二电容上存储的总电荷为：
[0047] Q(1+2)2 = C2vBE2-C2vcom-(Ci+C^ vn
[0048] 在第二模式下，第三电容上存储电荷为：
[0049] Q32 - _C3Vn+C1vBE1_C 2vBE2+ (C2_C1) vcom
[0050] 其中，Q(1+ai为第一模式下第一电容和第二电容上存储的总电荷，Q(1+m为第二模 式下第一电容和第二电容上存储的总电荷，Q 3i为第一模式下第三电容存储的电荷，为第 二模式下第三电容存储的电荷，Ci为第一电容的电容值，C2为第二电容的电容值，C3为第三 电容的电容值，V BE1为所述第一电压，VBE2为所述第二电压，Vn为所述等效误差电压，V。》为 参考点电压。
[0051] 优选地，所述模式控制电路包括第一开关模块、第二开关模块和第三开关模块；
[0052] 所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间， 用于使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式 下连接到参考点；
[0053] 所述第二开关模块连接在所述第二电压输出电路和所述第一电容的第二端之间， 用于使得所述第二电容的第二端在第一模式下和参考点连接，在第二模式下和所述第二电 压输出电路连接；
[0054] 所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之 间，用于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所 述运算放大器的输出端。
[0055] 优选地，所述第一开关模块包括第一开关和第二开关，所述第一开关连接在所述 第一电容的第二端和所述第一电压输出电路之间，所述第二开关连接在所述第一电容的第 二端和参考点之间；
[0056] 所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容 的第二端和参考点之间，所述第四开关连接在所述第二电容的第二端和所述第二电压输出 电路之间；
[0057] 所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容 的第二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的 输出端之间；
[0058] 所述第一、第三、第五开关在第一模式下导通，在第二模式下关断；
[0059] 所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
[0060] 对于第一方面和第二方面所述的带隙基准电路，优选地，所述带隙基准电路还包 括反馈控制电路，所述反馈控制电路连接在所述运算放大器的反相输入端和输出端之间， 用于在第一模式下在所述运算放大器的反相输入端和输出端之间形成反馈通路，在第二模 式下断开。
[0061] 优选地，所述反馈控制电路包括第四电容和第四开关模块；
[0062] 所述第四电容的第一端与所述运算放大器的输出端连接；
[0063] 所述第四开关模块连接在所述第四电容的第二端和所述运算放大器的反相输入 端之间，用于使得所述第四电容的第二端在第一模式下和所述运算放大器的反相输入端连 接，在第二模式下连接到参考点。
[0064] 优选地，所述第四开关模块包括第七开关和第八开关，所述第七开关连接在所述 第四电容的第二端和所述运算放大器的反相输入端之间，所述第八开关连接在所述第四电 容的第二端和参考点之间；
[0065] 所述第七开关在第一模式下导通，在第二模式下关断；所述第八开关在第一模式 下关断，在第二模式下导通。
[0066] 优选地，所述反馈控制电路包括连接在所述运算放大器的反相输入端和输出端之 间的反馈控制开关，所述反馈控制开关在第一模式下导通，在第二模式下关断。
[0067] 优选地，所述带隙基准电路还包括采样输出电路，用于采样并输出运算放大器在 第二模式下的输出电压作为带隙基准电压。
[0068] 优选地，所述第一电压输出电路包括第一电流源和第一双极性晶体管，所述第一 电流源和所述第一双极性晶体管的发射极连接，所述第一双极性晶体管的集电极和基极均 连接到接地端；
[0069] 所述第二电压输出电路包括第二电流源和第二双极性晶体管，所述第二电流源和 所述第二双极性晶体管的发射极连接，所述第二双极性晶体管的集电极和基极均连接到接 地端。
[0070] 优选地，所述第一双极性晶体管和所述第二双极性晶体管具有相同的发射区面 积；所述第一电流源和所述第二电流源具有不同的电流；或者，
[0071] 所述第一双极性晶体管和所述第二双极性晶体管具有不同的发射区面积，所述第 一电流源和所述第二电流源具有相同的电流。
[0072] 优选地，所述模式控制电路使得所述带隙基准电路的连接模式在所述第一模式和 所述第二模式之间交替切换。
[0073] 优选地，在所述第一模式和所述第二模式切换期间还包括过渡模式，所述模式控 制电路在所述过渡模式下控制所述第一电容、第二电容和第三电容的第二端均悬空。
[0074] 优选地，所述第一电容的电容值等于所述第二电容和所述第三电容的电容值之 和；或者
[0075] 所述参考点电压等于零。
[0076] 第三方面，提供一种集成电路，包括如上所述的带隙基准电路和MEMS传感器；
[0077] 所述带隙基准电路用于为所述MEMS传感器提供直流参考电压。
[0078] 通过设置两个模式，在第一模式下利用电容对失调电压和低频闪烁噪声采样，在 第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和低频闪烁 噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。

【专利附图】

【附图说明】
[0079] 通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目 的、特征和优点将更为清楚，在附图中：
[0080] 图1是典型的带隙基准电路的电路示意图；
[0081] 图2是本实用新型第一实施例的带隙基准电路的电路示意图；
[0082] 图3是本实用新型第一实施例的带隙基准电路在第一模式的等效电路图；
[0083] 图4是本实用新型第一实施例的带隙基准电路在第二模式的等效电路图；
[0084] 图5是本实用新型第一实施例的一个优选方案中过渡模式的等效电路图；
[0085] 图6是本实用新型第一实施例的一个优选方案中的开关时序图；
[0086] 图7是本实用新型第二实施例的带隙基准电路的电路示意图；
[0087] 图8是本实用新型第三实施例的带隙基准电路的电路示意图；
[0088] 图9是本实用新型第三实施例的带隙基准电路在第一模式的等效电路图；
[0089] 图10是本实用新型第三实施例的带隙基准电路在第二模式的等效电路图；
[0090] 图11是本实用新型第四实施例的带隙基准电路的电路示意图；
[0091] 图12是本实用新型第五实施例的带隙基准电压生成方法的流程图。

【具体实施方式】
[0092] 以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的 元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘 制。
[0093] 图2是本实用新型第一实施例的带隙基准电路的电路示意图。如图2所示，带隙 基准电路20包括第一电压输出电路21、第二电压输出电路22、第一电容C1、第二电容C2、 第三电容C3、模式控制电路和运算放大器0P1。
[0094] 对于理想运算放大器，如果其两个输入端电压完全相同，则输出应为0V。而对与实 际电路中的运算放大器，由于温度漂移现象的存在，其需要输入差分电压才能保证输出为 ον。运算放大器在两个输入端电压完全相同时所输出的电压被称为失调电压。失调电压以 及低频闪烁噪声均可以用连接在运算放大器输入端的电压源来模拟。在图2中，运算放大 器0Ρ1被等效为由电压源νη和理想运算放大器Ι0Ρ组成的电路，电压源ν η连接在理想运算 放大器Ι0Ρ的反相输入端，电压源vn产生的等效误差电压νη可以表征运算放大器0Ρ的失 调电压和低频闪烁噪声。由此，运算放大器0Ρ1的同相输入端与理想运算放大器Ι0Ρ的正 相输入端，运算放大器0Ρ1的反相输入端为电压源ν η远离理想运算放大器Ι0Ρ的反相输入 端的一端。
[0095] 第一电压输出电路21输出第一电压νΒΕ1，第二电压输出电路22输出第二电压ν ΒΕ2， 第一电压vBE1和第二电压vBE2的差值与绝对温度T成正比。
[0096] 也即，使得第一电压vBE1和第二电压vBE2的差值满足：
[0097] vBE1-vBE2 = ντ · In (η)
[0098] 优选地，第一电压输出电路21和第二电压输出电路22具有相同的结构，其中，第 一电压输出电路21包括第一电流源II和第一双极性晶体管Β1，第一电流源II和第一双 极性晶体管Β1的发射极连接，第一双极性晶体管Β1的集电极和基极均连接到接地端。第 二电压输出电路22包括第二电流源12和第二双极性晶体管Β2,第二电流源12和第二双 极性晶体管Β2的发射极连接，第二双极性晶体管Β2的集电极和基极均连接到接地端。在 图2中，双极性晶体管被设置为ΡΝΡ型，但是本领域技术人员可以理解，可以采用其它类型 的双极性晶体管，也可以采用其它的电路结构来实现。
[0099] 可以将第一电流源II和第二电流源12的电流比设置为η :1 (η不等于1)，并将第 一双极性晶体管Β1和第二双极性晶体管Β2设置为相同，以使得第一电压νΒΕ1和第二电压 vBE2的差值满足上述公式。
[0100] 也可以第一电流源II和第二电流源12的电流比设置为1 :1，并将第一双极性晶 体管B1和第二双极性晶体管B2的发射区面积比设置为η :1 (η不等于1)以使得第一电压 νΒΕ1和第二电压νΒΕ2的差值满足上述公式。
[0101] 第一电容C1、第二电容C2和第三电容C3的第一端均与运算放大器0P1的反相输 入端连接。
[0102] 所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使得第三电 容C3聚集与等效误差电压成比例的电荷量，在第二模式下使得第一电容C1和第二电容C2 向第三电容C3转移电荷量与第一电压v BE1、第二电压vBE2的差值成比例的电荷，从而可以基 于与等效误差电压成比例的电荷量对运算放大器0P的反相输入端的等效误差电压v n进行 补偿，输出带隙基准电压。
[0103] 在本实施例中，模式控制电路控制带隙基准电路的连接模式，在第一模式下使得 第一电容C1的第二端与第一电压输出电路21连接，第二电容C2的第二端和第一电压输出 电路21连接，第三电容C3的第二端连接到参考点；在第二模式下使得第一电容C1的第二 端连接到参考点，第二电容C2的第二端和第二电压输出电路22连接，第三电容C3的第二 端连接到运算放大器0P1的输出端。
[0104] 具体地，模式控制电路包括第一开关模块K1、第二开关模块K2和第三开关模块 K3〇
[0105] 第一开关模块Κ1连接在第一电压输出电路21和第一电容Cl的第二端之间，用于 在第一模式下使得第一电容Cl的第二端与第一电压输出电路21连接，在第二模式下使得 第一电容C1的第二端连接到参考点。
[0106] 第二开关模块K2连接在所述第二电容C2的第二端和第一电压输出电路21以及 第二电压输出电路22之间，用于使得第二电容C1的第二端在第一模式下和第一电压输出 电路21连接，在第二模式下和第二电压输出电路22连接。
[0107] 第三开关模块K3连接在第三电容C3的第二端和运算放大器0P1的输出端之间， 用于使得第三电容C3的第二端在第一模式下连接到参考点，在第二模式下连接到运算放 大器0P1的输出端。
[0108] 具体地，第一开关模块K1包括第一开关S1和第二开关S2,第一开关S1连接在第 一电容C1的第二端和第一电压输出电路21之间，第二开关S2连接在第一电容C1的第二 端和参考点之间。
[0109] 第二开关模块K2包括第三开关S3和第四开关S4,第三开关S3连接在第二电容 C2的第二端和第一电压输出电路21之间，第四开关S4连接在第二电容C2的第二端和第二 电压输出电路22之间。
[0110] 第三开关模块K3包括第五开关S5和第六开关S6,第五开关S5连接在第三电容 C3的第二端和参考点之间，第六开关S6连接在第三电容C3的第二端和运算放大器的输出 端之间。
[0111] 第一、第三、第五开关S1、S3、S5在第一模式下导通，在第二模式下关断。第二、第 四、第六开关S2、S4、S6在第一模式下关断，在第二模式下导通。也即，上述两组开关随着第 一模式和第二模式的切换二交替关断和导通，使得电路切换为不同的模式。
[0112] 运算放大器0P1的同相输入端连接到参考点。
[0113] 优选地，本实施例的带隙基准电路20还包括反馈控制电路，其连接在所述运算放 大器0P1的反相输入端和输出端之间，和运算放大器0P1形成反馈环路，由此，由于反馈控 制电路的存在，运算放大器0P1的反相输入端和同相输入端构成"虚短"，在存在可以表征 失调电压和低频闪烁噪声的等效误差电压v n时，满足反相输入端电压等于vn+v_，由此，可 以通过对反相输入端的电压采样来实现对失调电压和低频闪烁噪声等效误差电压V n采样。
[0114] 其中，如图2所示，反馈控制电路包括第四电容C4和第四开关模块K4。第四电容 C4的第一端与运算放大器0P1的输出端连接。第四开关模块K4连接在第四电容C4的第二 端和运算放大器0P1的反相输入端之间，用于使得第四电容C4的第二端在第一模式下和运 算放大器0P1的反相输入端连接，在第二模式下连接到参考点。
[0115] 优选地，第四开关模块K4包括第七开关S7和第八开关S8,第七开关S7连接在第 四电容C4的第二端和运算放大器0P1的反相输入端之间，第八开关S8连接在第四电容C4 的第二端和参考点之间。
[0116] 其中，第七开关S7在第一模式下导通，在第二模式下关断；第八开关S8在第一模 式下关断，在第二模式下导通。
[0117] 通过输出第二模式下运算放大器0P1的输出电压，即可实现消除运算放大器的失 调电压和低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
[0118] 优选地，通过采样输出电路23对运算放大器0P1在第二模式下的输出电压采样， 并将采样获得的电压输出作为带隙基准电压v KEF。并且，可以通过第一模式和第二模式交替 切换实现电路可以适应于温度变化输出带隙基准电压VKEF。
[0119] 以下结合图3和图4说明本实施例的带隙基准电路的工作原理。
[0120] 图3是本实用新型第一实施例的带隙基准电路在第一模式的等效电路图。如图3 所示，在第一模式下，各开关模块使得第一电容C1的第二端与第一电压输出电路21连接， 第二电容C2的第二端和第一电压输出电路21连接，也即，第一电容C1和第二电容C2并联 在第一电压输出电路21的第一电压输出端和运算放大器0P1的反相输入端之间。同时，第 三电容C3的第二端连接到参考点。同时，第四电容C4的第二端和运算放大器0P1的反相 输入端连接，在第一模式下提供反馈电通道。
[0121] 由此，在第一模式下，对运算放大器0P1的低频闪烁噪声和失调电压进行采样，也 即获取一个与等效误差电压v n相关的量。
[0122] 在第一模式下，第一电容C1上存储的电荷Qn满足：
[0123] Qn = C, · (vBE1-vcom-vn)
[0124] 其中，v_为参考点电压。
[0125] 在第一模式下，第二电容C2上存储的电荷Q21满足：
[0126] Q21 = C2 · (vBE1-vcom-vn)
[0127] 由此，第一电容Cl和第二电容C2上存储的总电荷Q(1+2)1为：
[0128] Q(1+2)1 = Qn+Q21 = (C!+C2) · (vBE1-vcom-vn)
[0129] 在第三电容C3上存储的电荷Q31满足下式：
[0130] Q31 = -C3 · vn
[0131] 由此，第三电容C3上采样获得了与等效误差电压\相关的电荷量，其可以用于在 第二模式对等效误差电压vn进行补偿。
[0132] 图4是本实用新型第一实施例的带隙基准电路在第二模式的等效电路图。如图4 所示，在第二模式下，第一电容C1的第二端连接到参考点，也即，第一电容C1连接在运算 放大器0P1的反相输入端和参考点之间；第二电容C2的第二端连接到第二电压输出电路 22 ;第三电容C3连接在运算放大器0P1的反相输入端和输出端之间。同时，第四电容C4的 第二端和参考点连接，也即，第四电容C4在第二模式下连接在参考点和运算放大器0P1的 输出端之间。这可以防止来自第一电容C1和第二电容C2的电荷转移到第四电容C4。在第 二模式下，由于第四电容C4上的电荷量不变，其两端电压差不变，第一模式下施加在第四 电容C4第二端的对参考点电压等于等效误差电压v n，在第二模式下施加在第四电容C4第 二端的对参考点电压为〇,因此，第一模式和第二模式下与第四电容C4连接的运算放大器 0P1的输出端的电压相差v n。
[0133] 在此连接关系下，在第二模式，第一电容Cl上存储的电荷Q12满足：
[0134] Q12 = C, · (vcom- (vcom+vn)) = -ClVn
[0135] 在第二模式，第二电容C2上存储的电荷Q22满足：
[0136] Q22 = C2 · (vBE2-vcom-vn)
[0137] 第一电容Cl和第二电容C2上存储的总电荷Q(1+2)2为：
[0138] Q(i+2)2 一 〇2νΒΕ2_〇2ν(；οπι_ (。1+。2) Vn
[0139] 因此，从第一模式切换到第二模式，第一电容Cl和第二电容C2上存储的电荷的变 化量△ Q满足：
[01 40] Δ Q - Q(1+2) l_Q(l+2)2 - VBEl_C2VBE2 _C1Vc〇m
[0141] 上述电荷转移到第三电容C3,使得第三电容C3在第二模式下的电荷量满足：
[0142] Q32 - Q31+ Δ Q - _C3vn+ (Cj+02) VBEi_C2vBE2_C1v com
[0143] 由此，在第二模式下，第三电容C3的两端电压差vC3满足： C, + Cn Cn c,
[0144] = + " ^ VBEl - VBE2 - Vc〇m
[0145] 由此，在第二模式下，运算放大器0P1的输出端电压V()P满足：
[0146] = h + + == vc〇m + F&el + -±· vT Inj i/3 t3 l3
[0147] 由此，在参考点电压为零时，运算放大器0P1的输出端电压V()P为第一电压v BE1 和晶体管热电压ντ*别乘以与第一、第二、第三电容容值相关的系数后的和。由于第一电压 VBE1是负温度系数变量，而晶体管热电压VT是正温度系数变量，In (η)是不为零的已知量，因 此，通过调整第一、第二的相对关系，可以让正温度系数和负温度系数相互抵消，从而实现 对于ν ΒΕ1中与温度相关的量的补偿，实现输出与温度无关，同时，无论是运算放大器0Ρ1输 出端对参考点电压V。还是运算放大器0P1输出端对地电压 V()P均和由失调电压和低频闪烁 噪声造成的等效误差电压vn无关，因此，本实施例的带隙基准电路可以去除失调电压和低 频闪烁噪声的影响。
[0148] 优选地，可以控制电路的连接模式，使得电路在第一模式和第二模式之间交替切 换，以实现对于失调电压和低频闪烁噪声的不断采样和补偿。
[0149] 在参考点电压'?不为零时，可以设置使得第一电容C1和第三电容C3的容值相 同，也即，Cl = C3,由此，使得运算放大器0P1输出端电压、与参考点电压无关，使其 等于第一电压vBE1和晶体管热电压分别乘以与第一、第二、第三电容的容值相关的系数后的 和，即：
[0150] Kp = VBFA -VT 1η(Λ)
[0151] 通过调整第二、第三电容的电容值的相对关系，可以实现对于νΒΕ1中与温度相关的 量的补偿，实现输出与温度无关，同时，运算放大器0P1输出端对地电压％>与由失调电压和 低频闪烁噪声造成的等效误差电压V n无关，因此，本实施例的带隙基准电路可以去除失调 电压和低频闪烁噪声的影响。
[0152] 优选地，本实施例的带隙基准电路可以应用于集成电路中为例如MEMS传感器的 小信号读出电路提供一个超低噪声，低温度系数的直流参考电压。
[0153] 在一个优选方案中，为了防止在模式切换过程中丢失电荷，可以在第一模式和第 二模式切换期间设置过渡模式。图5是本实用新型第一实施例的带隙基准电路在过渡模式 的等效电路图。在过渡模式下，电路中所有开关均关断，使得第一电容C1、第二电容C2、第 三电容C3和第四电容C4的第二端均悬空。图6是本优选方案中的开关时序图。如图6所 不，第一控制信号clkl施加到第一、第三、第五开关S1、S3、S5使得它们在第一模式下导通， 在第二模式下关断；第二控制信号clk2施加到第二、第四、第六开关S2、S4、S6,使得它们在 第一模式下关断，在第二模式下导通；同时，第一控制信号clkl和第二控制信号clk2相互 之间不完全交叠，也即，在第一模式对应的时间区间和第二模式对应的时间区间之间存在 一个时间区间（对应于过渡模式），该时间区间内第一控制信号clkl和第二控制信号clk2 同时指示关断，使得所有开关均关断。通过在第一模式向第二模式切换过程中，相应的开关 不同时切换，可以避免切换过程中丢失电荷，进一步提高了电路的精确性。
[0154] 本实施例通过设置两个模式，在第一模式下利用电容对失调电压和低频闪烁噪声 采样，在第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和 低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
[0155] 图7是本实用新型第二实施例的带隙基准电路的电路示意图。如图7所示，本实 施例与第一实施例具有不同的反馈控制电路。在本实施例中，反馈控制电路连接在运算放 大器0P1的反相输入端和输出端之间，用于在第一模式下在运算放大器0P1的反相输入端 和输出端之间形成反馈通路，在第二模式下断开。
[0156] 具体地，本实施例的反馈控制电路包括连接在所述运算放大器的反相输入端和输 出端之间的反馈控制开关s f，反馈控制开关&在第一模式下导通，在第二模式下关断。由 此，在第一模式下，由于反馈控制开关Sf导通，和运算放大器0P1形成反馈环路，在第二模 式下，反馈控制开关S f关断，使得在从第一模式向第二模式切换时，第一电容C1和第二电 容C2的电荷只能转移到第三电容C3,并且由第三电容C3形成反馈环路。
[0157] 本实施例可以简化反馈控制电路结构，减少电路复杂度。
[0158] 图8是本实用新型第三实施例的带隙基准电路的电路示意图。如图8所示，带隙 基准电路80包括第一电压输出电路81、第二电压输出电路82、第一电容C1、第二电容C2、 第三电容C3、模式控制电路和运算放大器0P1。
[0159] 其中，第一电压输出电路81和第二电压输出电路82与第一实施例具有相同的结 构。其输出的第一电压v BE1和第二电压vBE2的差值与绝对温度T成正比。
[0160] 第一电容C1、第二电容C2和第三电容C3的第一端均与运算放大器0P1的反相输 入端连接。
[0161] 所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使得第三电 容C3聚集与等效误差电压成比例的电荷量，在第二模式下使得第一电容C1和第二电容C2 向第三电容C3转移电荷量与第一电压v BE1、第二电压vBE2的差值成比例的电荷，从而可以基 于与等效误差电压成比例的电荷量对运算放大器0P1的反相输入端的等效误差电压v n进 行补偿，输出带隙基准电压。
[0162] 与第一实施例不同，在本实施例中，模式控制电路用于在第一模式下使得第一电 容C1的第二端与第一电压输出电路81连接，第二电容C2的第二端和参考点连接，第三电 容C3的第二端连接到参考点；在第二模式下使得第一电容C1的第二端连接到参考点，第 二电容C2的第二端和第二电压输出电路82连接，第三电容C3的第二端连接到运算放大器 0P1的输出端。
[0163] 具体地，模式控制电路包括第一开关模块K1、第二开关模块K2和第三开关模块 K3〇
[0164] 第一开关模块Κ1连接在第一电压输出电路81和第一电容Cl的第二端之间，用于 在第一模式下使得第一电容C1的第二端与第一电压输出电路81连接，在第二模式下使得 第一电容C1的第二端连接到参考点。
[0165] 第二开关模块K2连接在所述第二电容C2的第二端和第二电压输出电路82之间， 用于使得第二电容C1的第二端在第一模式下和参考点连接，在第二模式下和第二电压输 出电路82连接。
[0166] 第三开关模块K3连接在第三电容C3的第二端和运算放大器0P1的输出端之间， 用于使得第三电容C3的第二端在第一模式下连接到参考点，在第二模式下连接到运算放 大器0P1的输出端。
[0167] 具体地，第一开关模块K1包括第一开关S1和第二开关S2,第一开关S1连接在第 一电容C1的第二端和第一电压输出电路21之间，第二开关S2连接在第一电容C1的第二 端和参考点之间。
[0168] 第二开关模块K2'包括第三开关S3'和第四开关S4'，第三开关S3'连接在第二电 容C2的第二端和参考点之间，第四开关S4'连接在第二电容C2的第二端和第二电压输出 电路82之间。
[0169] 第三开关模块K3包括第五开关S5和第六开关S6,第五开关S5连接在第三电容 C3的第二端和参考点之间，第六开关S6连接在第三电容C3的第二端和运算放大器的输出 端之间。
[0170] 第一、第三、第五开关S1、S3、S5在第一模式下导通，在第二模式下关断。第二、第 四、第六开关S2、S4、S6在第一模式下关断，在第二模式下导通。也即，上述两组开关随着第 一模式和第二模式的切换二交替关断和导通，使得电路切换为不同的模式。
[0171] 运算放大器0P1的同相输入端连接到参考点。
[0172] 优选地，本实施例的带隙基准电路80还包括反馈控制电路，其连接在所述运算放 大器0P1的反相输入端和输出端之间，和运算放大器0P1形成反馈环路。
[0173] 其中，如图8所示，反馈控制电路包括第四电容C4和第四开关模块K4。第四电容 C4的第一端与运算放大器0P1的输出端连接。第四开关模块K4连接在第四电容C4的第二 端和运算放大器0P1的反相输入端之间，用于使得第四电容C4的第二端在第一模式下和运 算放大器0P1的反相输入端连接，在第二模式下连接到参考点。
[0174] 优选地，第四开关模块K4包括第七开关S7和第八开关S8,第七开关S7连接在第 四电容C4的第二端和运算放大器0P1的反相输入端之间，第八开关S8连接在第四电容C4 的第二端和参考点之间。
[0175] 其中，第七开关S7在第一模式下导通，在第二模式下关断；第八开关S8在第一模 式下关断，在第二模式下导通。
[0176] 通过输出第二模式下运算放大器0P1的输出电压，即可实现消除运算放大器的失 调电压和低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
[0177] 优选地，通过采样输出电路83对运算放大器0P1在第二模式下的输出电压采样， 并将采样获得的电压输出作为带隙基准电压v KEF。并且，可以通过第一模式和第二模式交替 切换实现电路可以适应于温度变化输出带隙基准电压vKEF。
[0178] 以下结合图9和图10说明本实施例的带隙基准电路的工作原理。
[0179] 图9是本实用新型第三实施例的带隙基准电路在第一模式的等效电路图。如图9 所示，在第一模式下，各开关模块使得第一电容C1的第二端与第一电压输出电路21连接， 第二电容C2的第二端和参考点连接。同时，第三电容C3的第二端连接到参考点。同时，第 四电容C4的第二端和运算放大器0P1的反相输入端连接，在第一模式下提供反馈通道。
[0180] 由此，在第一模式下，对运算放大器0P1的低频闪烁噪声和失调电压进行采样，也 即获取一个与等效误差电压V n相关的量。
[0181] 在第一模式下第一电容C1上存储的电荷Qn满足：
[0182] Qn = C, · (vBE1-vcom-vn)
[0183] 其中，v_为参考点电压。
[0184] 在第一模式下，第二电容C2上存储的电荷Q21满足：
[0185] Q21 = C2 · (-vn)
[0186] 由此，第一电容Cl和第二电容C2上存储的总电荷Q(1+2)1为：
[0187] Q(1+2)1 = Qn+Q21 = (Q+C^ vn
[0188] 在第三电容C3上存储的电荷Q31满足下式：
[0189] Q31 = -C3 · vn
[0190] 由此，第三电容C3上采样获得了与等效误差电压vn相关的电荷量，其可以用于在 第二模式对等效误差电压v n进行补偿。
[0191] 图10是本实用新型第三实施例的带隙基准电路在第二模式的等效电路图。如图 10所示，在第二模式下，第一电容C1的第二端连接到参考点，也即，第一电容C1连接在运 算放大器0P1的反相输入端和参考点之间；第二电容C2的第二端连接到第二电压输出电路 82 ;第三电容C3连接在运算放大器0P1的反相输入端和输出端之间。同时，第四电容C4的 第二端和参考点连接。
[0192] 在此连接关系下，在第二模式，第一电容C1上存储的电荷Q12满足：
[0193] Q12 = C, · (vcom- (vcom+vn)) = -ClVn
[0194] 在第二模式，第二电容C2上存储的电荷Q22满足：
[0195] Q22 = C2 · (vBE2-vcom-vn)
[0196] 第一电容Cl和第二电容C2上存储的总电荷Q(1+2)2为：
[0197] Q(i+2)2 一 〇2νΒΕ2_〇2ν(；οπι_ (。1+。2) Vn
[0198] 因此，从第一模式切换到第二模式，第一电容Cl和第二电容C2上存储的电荷的变 化量△ Q满足：
[0199] Δ Q - Q(1+2) i_Q(i+2)2 - C1vBE1_C2vBE2+ (C2_C1) vcom
[0200] 上述电荷转移到第三电容C3,使得第三电容C3在第二模式下的电荷量满足：
[0201] Q32 - _C3Vn+C1vBE1_C 2vBE2+ (C2_C1) vcom
[0202] 由此，在第二模式下，第三电容C3的两端电压差vC3满足：
[0203] VC, = ~^νη + ΤΓ νΒΕ\ _ ΤΓ νΒΕ2 + ~^ Vcom
[0204] 由此，在第二模式下，运算放大器0Ρ1的输出端电压V()P满足： C" + Cn - C, C, - Cn Cn n / \
[0205] ^ ^ vcom + vn + vC3 = ^~-f--l-vcom + 1 -.. vBEi + vT lr\{n)
[0206] 与第一实施例类似，在调整使得第一电容Cl的电容值等于第二电容C2和所述第 三电容C3的电容值之和时，运算放大器0P1的输出端电压 V()P为第一电压vBE1和晶体管热 电压ντ分别乘以与第一、第二、第三电容容值相关的系数后的和，也即：
[0207] % = vBEy ln(/?)
[0208] 由于第一电压vBE1是负温度系数变量，而晶体管热电压vT是正温度系数变量， In (η)是不为零的已知量，因此，通过调整第一、第二的相对关系，可以让正温度系数和负温 度系数相互抵消，从而实现对于νΒΕ1中与温度相关的量的补偿，实现输出与温度无关，同时， 无论是运算放大器0P1输出端对参考点电压V。还是运算放大器0P1输出端对地电压％>均 和由失调电压和低频闪烁噪声造成的等效误差电压\无关，因此，本实施例的带隙基准电 路可以去除失调电压和低频闪烁噪声的影响。
[0209] 本实施例通过设置两个模式，在第一模式下利用电容对失调电压和低频闪烁噪声 采样，在第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和 低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
[0210] 图11是本实用新型第四实施例的带隙基准电路的电路示意图。如图11所示，本 实施例与第三实施例具有不同的反馈控制电路。在本实施例中，反馈控制电路连接在运算 放大器0P1的反相输入端和输出端之间，用于在第一模式下在所述运算放大器的反相输入 端和输出端之间形成反馈通路，在第二模式下断开。
[0211] 具体地，本实施例的反馈控制电路包括连接在所述运算放大器的反相输入端和输 出端之间的反馈控制开关s f，反馈控制开关&在第一模式下导通，在第二模式下关断。由 此，在第一模式下，由于反馈控制开关Sf导通，和运算放大器0P1形成反馈环路，在第二模 式下，反馈控制开关S f关断，使得在从第一模式向第二模式切换时，第一电容C1和第二电 容C2的电荷只能转移到第三电容C3,并且由第三电容C3形成反馈环路。
[0212] 本实施例可以简化反馈控制电路结构，减少电路复杂度。
[0213] 上述第一至第四实施例的带隙基准电路可以与MEMS传感器集成，形成集成电路， 带隙基准电路可以用于为MEMS传感器的小信号读取电路提供一个超低噪声，低温度系数 的直流参考电压，从而有利于提高MEMS传感器的灵敏度。
[0214] 图12是本实用新型实施例的带隙基准电压生成方法的流程图。所述带隙基准电 压生成方法应用于如上所述的带隙基准电路以生成高精度的带隙基准电压。所述方法包 括：
[0215] 步骤1210、生成第一电压和第二电压，所述第一电压和所述第二电压的差值与绝 对温度成正比。
[0216] 步骤1220、在第一模式下使得所述第三电容聚集与等效误差电压成比例的电荷 量。
[0217] 步骤1230、在由第一模式切换到第二模式时，使得第一电容和第二电容向所述第 三电容转移电荷量与所述第一电压、第二电压的差成比例的电荷，从而基于所述与等效误 差电压成比例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基 准电压。
[0218] 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
[0219] 优选地，所述方法还包括：
[0220] 步骤1240、采样并输出运算放大器在第二模式下的输出电压作为带隙基准电压。
[0221] 在一个优选方案中，通过高速时钟控制步骤720和步骤730交替切换以实现持续 地对失调电压和低频闪烁噪声的采样和补偿。
[0222] 优选地，所述方法在第一模式和第二模式切换期间（第一模式向第二模式切换或 第二模式向第一模式切换），还包括过渡步骤，也即：
[0223] 在过渡模式下，使得第一电容、第二电容和第三电容的第二端悬空。在包括第四电 容时，也可以设置使得在过渡模式下，第四电容的第二端悬空。由此，可以避免在第一模式 和第二模式切换时丢失电荷。
[0224] 本实施例通过设置两个模式，在第一模式下利用电容对失调电压和低频闪烁噪声 采样，在第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和 低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
[0225] 依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节， 也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变 化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应 用，从而使所属【技术领域】技术人员能很好地利用本实用新型以及在本实用新型基础上的修 改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。
【权利要求】
1. 一种带隙基准电路，包括第一电压输出电路、第二电压输出电路、第一电容、第二电 容、第三电容、模式控制电路和运算放大器； 所述第一电压输出电路输出第一电压，所述第二电压输出电路输出第二电压，所述第 一电压和所述第二电压的差值与绝对温度成正比； 所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端连 接； 所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电压输 出电路连接，所述第二电容的第二端和所述第一电压输出电路连接，所述第三电容的第二 端连接到参考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容 的第二端和所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的 输出端； 所述运算放大器的同相输入端连接到参考点。
2. 根据权利要求1所述的带隙基准电路，其特征在于，所述模式控制电路控制所述带 隙基准电路的连接模式，在第一模式下使得所述第三电容聚集与等效误差电压成比例的电 荷量，在由第一模式切换到第二模式时，使得第一电容和第二电容向所述第三电容转移电 荷量与所述第一电压、第二电压的差值成比例的电荷，从而基于所述与等效误差电压成比 例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基准电压； 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
3. 根据权利要求2所述的带隙基准电路，其特征在于，在第一模式下，第一电容和第二 电容上存储的总电荷为： 9(1+2)1 =(Ci+C；,) · (vBE1-vcom-vn) 在第一模式下，第三电容上存储的电荷为： Qsi = -C3 · vn 在第二模式下，第一电容和第二电容上存储的总电荷为： 9(1+2)2 一 〇2νΒΕ2_〇2ν·_ (c.+Qy, 在第二模式下，第三电容上存储电荷为： ^32 - _〇3νη+ (。1+。2) VBEl_C2VBE2_ClVcom 其中，Q<i+；ai为第一模式下第一电容和第二电容上存储的总电荷，Qu+m为第二模式下 第一电容和第二电容上存储的总电荷，Q3i为第一模式下第三电容存储的电荷，为第二模 式下第三电容存储的电荷，Q为第一电容的电容值，C 2为第二电容的电容值，C3为第三电容 的电容值，VBE1为所述第一电压，VBE2为所述第二电压，V n为所述等效误差电压，V。》为参考 点电压。
4. 根据权利要求3所述的带隙基准电路，其特征在于，所述模式控制电路包括第一开 关模块、第二开关模块和第三开关模块； 所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间，用于 使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式下连 接到参考点； 所述第二开关模块连接在所述第二电容的第二端和所述第一电压输出电路以及第二 电压输出电路之间，用于使得所述第二电容的第二端在第一模式下和所述第一电压输出电 路连接，在第二模式下和所述第二电压输出电路连接； 所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之间，用 于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所述运算 放大器的输出端。
5. 根据权利要求4所述的带隙基准电路，其特征在于，所述第一开关模块包括第一开 关和第二开关，所述第一开关连接在所述第一电容的第二端和所述第一电压输出电路之 间，所述第二开关连接在所述第一电容的第二端和参考点之间； 所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容的第 二端和所述第一电压输出电路之间，所述第四开关连接在所述第二电容的第二端和所述第 二电压输出电路之间； 所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容的第 二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的输 出端之间； 所述第一、第三、第五开关在第一模式下导通，在第二模式下关断； 所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
6. 根据权利要求1所述的带隙基准电路，其特征在于，所述第一电容和第三电容具有 相同的电容值；或者 所述参考点电压等于零。
7. -种带隙基准电路，包括第一电压输出电路、第二电压输出电路、第一电容、第二电 容、第三电容、模式控制电路和运算放大器； 所述第一电压输出电路输出第一电压，所述第二电压输出电路输出第二电压，所述第 一电压和所述第二电压的差值与绝对温度成正比； 所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端连 接； 所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电压输 出电路连接，所述第二电容的第二端和参考点连接，所述第三电容的第二端连接到参考点； 在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容的第二端和所述第 二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的输出端； 所述运算放大器的同相输入端连接到参考点。
8. 根据权利要求7所述的带隙基准电路，其特征在于，所述模式控制电路控制所述带 隙基准电路的连接模式，在第一模式下使得所述第三电容聚集与等效误差电压成比例的电 荷量，在由第一模式切换到第二模式时，使得第一电容和第二电容向所述第三电容转移电 荷量与所述第一电压、第二电压的差值成比例的电荷，从而基于所述与等效误差电压成比 例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基准电压； 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
9. 根据权利要求8所述的带隙基准电路，其特征在于，在第一模式下，第一电容和第二 电容上存储的总电荷为： 9(1+2)1 一 ClVBEl_ClVcom_ (Q+Qt 在第一模式下，第三电容上存储的电荷为： Qsi = -C3 · vn 在第二模式下，第一电容和第二电容上存储的总电荷为： 9(1+2)2 一 〇2νΒΕ2_〇2ν·_ (c.+Qy, 在第二模式下，第三电容上存储电荷为： 〇32 一 -C3Vn+C1VBE1-C 2VBE2+ (^-Cj) vcom 其中，Q<1+；31为第一模式下第一电容和第二电容上存储的总电荷，Qii+m为第二模式下 第一电容和第二电容上存储的总电荷，Q3i为第一模式下第三电容存储的电荷，为第二模 式下第三电容存储的电荷，Ci为第一电容的电容值，C 2为第二电容的电容值，C3为第三电容 的电容值，vBE1为所述第一电压，vBE2为所述第二电压，v n为所述等效误差电压，v_为参考 点电压。
10. 根据权利要求9所述的带隙基准电路，其特征在于，所述模式控制电路包括第一开 关模块、第二开关模块和第三开关模块； 所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间，用于 使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式下连 接到参考点； 所述第二开关模块连接在所述第二电压输出电路和所述第一电容的第二端之间，用于 使得所述第二电容的第二端在第一模式下和参考点连接，在第二模式下和所述第二电压输 出电路连接； 所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之间，用 于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所述运算 放大器的输出端。
11. 根据权利要求10所述的带隙基准电路，其特征在于，所述第一开关模块包括第一 开关和第二开关，所述第一开关连接在所述第一电容的第二端和所述第一电压输出电路之 间，所述第二开关连接在所述第一电容的第二端和参考点之间； 所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容的第 二端和参考点之间，所述第四开关连接在所述第二电容的第二端和所述第二电压输出电路 之间； 所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容的第 二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的输出 端之间； 所述第一、第三、第五开关在第一模式下导通，在第二模式下关断； 所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
12. 根据权利要求1或7所述的带隙基准电路，其特征在于，所述带隙基准电路还包括 反馈控制电路，所述反馈控制电路连接在所述运算放大器的反相输入端和输出端之间，用 于在第一模式下在所述运算放大器的反相输入端和输出端之间形成反馈通路，在第二模式 下断开。
13. 根据权利要求12所述的带隙基准电路，其特征在于，所述反馈控制电路包括第四 电容和第四开关模块； 所述第四电容的第一端与所述运算放大器的输出端连接； 所述第四开关模块连接在所述第四电容的第二端和所述运算放大器的反相输入端之 间，用于使得所述第四电容的第二端在第一模式下和所述运算放大器的反相输入端连接， 在第二模式下连接到参考点。
14. 根据权利要求13所述的带隙基准电路，其特征在于，所述第四开关模块包括第七 开关和第八开关，所述第七开关连接在所述第四电容的第二端和所述运算放大器的反相输 入端之间，所述第八开关连接在所述第四电容的第二端和参考点之间； 所述第七开关在第一模式下导通，在第二模式下关断；所述第八开关在第一模式下关 断，在第二模式下导通。
15. 根据权利要求12所述的带隙基准电路，其特征在于，所述反馈控制电路包括连接 在所述运算放大器的反相输入端和输出端之间的反馈控制开关，所述反馈控制开关在第一 模式下导通，在第二模式下关断。
16. 根据权利要求1或7所述的带隙基准电路，其特征在于，所述带隙基准电路还包括 采样输出电路，用于采样并输出运算放大器在第二模式下的输出电压作为带隙基准电压。
17. 根据权利要求1或7所述的带隙基准电路，其特征在于，所述第一电压输出电路包 括第一电流源和第一双极性晶体管，所述第一电流源和所述第一双极性晶体管的发射极连 接，所述第一双极性晶体管的集电极和基极均连接到接地端； 所述第二电压输出电路包括第二电流源和第二双极性晶体管，所述第二电流源和所 述第二双极性晶体管的发射极连接，所述第二双极性晶体管的集电极和基极均连接到接地 端。
18. 根据权利要求17所述的带隙基准电路，其特征在于，所述第一双极性晶体管和所 述第二双极性晶体管具有相同的发射区面积；所述第一电流源和所述第二电流源具有不同 的电流；或者， 所述第一双极性晶体管和所述第二双极性晶体管具有不同的发射区面积，所述第一电 流源和所述第二电流源具有相同的电流。
19. 根据权利要求1或7所述的带隙基准电路，其特征在于，所述模式控制电路使得所 述带隙基准电路的连接模式在所述第一模式和所述第二模式之间交替切换。
20. 根据权利要求19所述的带隙基准电路，其特征在于，在所述第一模式和所述第二 模式切换期间还包括过渡模式，所述模式控制电路在所述过渡模式下控制所述第一电容、 第二电容和第三电容的第二端均悬空。
21. 根据权利要求6所述的带隙基准电路，其特征在于，所述第一电容的电容值等于所 述第二电容和所述第三电容的电容值之和；或者 所述参考点电压等于零。
22. -种集成电路，包括根据权利要求1-21中任一项所述的带隙基准电路和MEMS传感 器； 所述带隙基准电路用于为所述MEMS传感器提供直流参考电压。
【文档编号】G05F1/56GK203909654SQ201420360514
【公开日】2014年10月29日 申请日期:2014年7月1日 优先权日:2014年7月1日
【发明者】周健, 胡铁刚 申请人:杭州士兰微电子股份有限公司