一种基于FPGA与USB3.0的导航中频信号采集存储复现器的制作方法

本发明涉及一种基于FPGA与USB3.0的导航中频信号采集存储复现器及其实现方法，属于卫星导航领域。

背景技术：

目前导航界测试定位导航产品的方法多为户外或直接跑车测试，多受到人员的限制和天气因素影响，测试环境搭建繁琐，测试效率低下；市面上的导航卫星信号模拟器多采用软件直接产生的方法，缺乏真实性与说服力。基于FPGA与USB3.0的导航中频信号采集存储复现器可以将真实的卫星导航中频信号采集存储于计算机的硬盘中，并在实验室环境下复现真实的卫星导航中频信号，具备很强的真实性和说服力；也可直接使用设备自带的DSP验证导航算法，极大的提高了测试效率。

技术实现要素：

本发明的目的是提供一种基于FPGA与USB3.0的导航中频信号采集存储复现器及其实现方法，是为了解决导航产品测试时效率低下的问题。其具有利用AD与USB3.0技术实时采集存储4路卫星导航中频信号，利用DA与USB3.0技术复现4路卫星导航中频信号，还可利用板载DSP芯片验证导航算法的功能。

本发明技术方案如下：

一种基于FPGA与USB3.0的导航中频信号采集存储复现器，包括上位机软件、FPGA模块、DSP模块、电源模块、时钟缓冲芯片、2片2路8位AD模块、4片10位DA模块、DDR芯片、USB3.0模块、2个J30J接口和串口电平转换模块；上位机软件包括：数据存储部分与数据提取部分。

所述的FPGA模块包括FPGA、JTAG链路和FLASH，FPGA使用Xilinx的型号为XC6SLX150-3FGG484I，JTAG链路使用Master SelectMap连接方式，FLASH使用Xilinx的型号为XCF32P。

所述的DSP模块包括DSP芯片、FLASH芯片、看门狗电路和时钟震荡电路，DSP芯片使用TI的TMS320C6747-PBGA256，看门狗电路使用TI的TPS3823-33，FLASH使用Adesto的SPI-Flash，型号为AT25DF081A，时钟震荡电路使用24M晶体振荡器。

FPGA与DSP使用EMIF总线进行通信，静态RAM选用Cypress的CY7C1011，EEPROM选用Atmel的AT28BV64B。

所述的电源模块包括电源接口和电压转换芯片，所述电源接口连接9至42V的宽输入电源，经所述电压转换芯片转换后输出。

所述的时钟缓冲芯片使用Cypress的CY2304，输入连接射频前段时钟信号，输出连接FPGA与AD。

所述AD模块使用TI的AD9288。

所述DA模块使用TI的AD9707。

所述DDR芯片使用Micron的DDR2SDRAM，型号为MT47H64M16。

所述的USB3.0模块包括USB3.0芯片和接口，USB3.0芯片选择Cypress的CYUSB3014，接口选择Micro-USB3.0-AB。

所述的CYUSB3014芯片与所述FPGA的接口采用Master FIFO Interface模式。

所述的上位机软件主要具备两种功能：数据采集存储功能，将USB3.0总线上的导航中频数据存储于计算机的硬盘中；数据输出功能，将计算机硬盘中的导航数据输出至USB3.0总线上。

本发明的有益效果在于：

1.本发明采集存储复现的信号都为真实的导航卫星中频信号，具备很强的真实性和说服力，极大的提高了导航产品的测试效率，缩短研发周期。

2.本发明具有4路AD与DA，可任意采集复现4路GPS、BD或GLONASS信号。

3.本发明集采集存储复现功能与模拟导航中频信号产生功能为一体，降低了成本，提高了测试效率。

4.本发明使用结构简单的USB3.0作为数据传输总线，模拟导航中频信号产生功能只需先产生二进制文件，再使用数据输出功能就可产生模拟导航中频信号，不需要实时产生实时输出看，因此只需要中低端的计算机与FPGA，成本更低，方法更简单，开发周期短。

附图说明

图1是本发明基于FPGA与USB3.0的导航中频信号采集存储复现器的硬件架构图。

图2是本发明基于FPGA与USB3.0的导航中频信号采集存储复现器的上位机软件架构示意图。

图3是本发明基于FPGA与USB3.0的导航中频信号采集存储复现器的上位机数据采集存储与数据输出功能的软件流程图。

具体实施方式

通过下面对实施例的描述，将更加有助于公众理解本发明，但不能也不应当将申请人所给出的具体的实施例视为对本发明技术方案的限制，任何对部件或技术特征的定义进行改变和/或对系统整体结构作形式的而非实质的变换都应视为本发明的技术方案所限定的保护范围。

请参阅图1，本发明基于FPGA与USB3.0的导航中频信号采集存储复现器，硬件部分包括：FPGA模块、DSP模块、电源模块、时钟缓冲芯片、2片2路8位AD模块、4片10位DA模块、DDR芯片、USB3.0模块、2个J30J接口和串口电平转换模块。具体工作过程为：

采样存储过程：上位机给USB3.0DEVICE发送写硬盘请求，USB3.0DEVICE使能接收标志位，FPGA进入接收状态，使能设置AD及外部电路。卫星信号经过导航接收机下变频至中频信号，通过信号调理电路对信号进行多路选择后，进行模数转换，送至FPGA。FPGA通过缓存技术和GPIF接口送至USB3.0驱动芯片，通过USB3.0接口送至上位机，写入计算机的硬盘中。

复现过程：上位机给USB3.0DEVICE发送读硬盘请求，USB3.0DEVICE使能复现标志位。FPGA进入读状态，初始化DA设备，从USB3.0接口读取上位机提供的硬盘数据，通过缓存技术按照恒定速率写DA。

请参阅图2，本发明基于FPGA与USB3.0的导航中频信号采集存储复现器的上位机软件，其基本结构包括：设置模块、状态显示模块、USB读模块、USB写模块以及计时模块。

设置模块完成复位、刷新以及输入、输出端口的选择；状态显示模块将实时的显示上位机读写状态；上位机USB写模块用于选择读取文件路径和选择读取文件数量；上位机USB读模块用于选择保存文件的路径和写入单个文件的大小；计时模块将对USB读写数据进行计时，并实时显示。

请参阅图3，本发明基于FPGA与USB3.0的导航中频信号采集存储复现器的上位机数据采集存储与数据输出功能的软件流程图，上位机作为连接电脑和电路板的桥梁，由USB写模块和USB读模块组成。具体工作过程为：

PC数据发送至USB端口实现USB写功能，USB端口数据写入电脑实现USB读功能。在USB写模块，首先将要发送的数据以数字“1，2，3”按顺序命名并存入指定的文件夹下，上位机选择PC端要发送的文件，并设定一次性向USB端口发送的文件数量，选择开始读，对数据进行发送并计时。在USB读模块，选择要保存的文件路径和单个文件的大小，上位机将收到的数据写入文件，上位机接收USB读入数据，保存并计时，当一个文件写满时，开始写入下一个文件中，每一个文件都以“1、2、3”按顺序自动命名并保存在固定的路径下。

特别的，硬件部分中DDR SDRAM使用1Gbit缓存，如果将DDR的读和写比作跑圈问题，读地址和写地址比作两位运动员，那么当采集存储时，由于读数据速率恒定，传输速率不恒定，因此采用DDR读地址不断追赶写地址，但是永远追赶不上的追逐方式，保证数据采集时刻有最大的缓存空间，不丢失；当数据复现时，由于传输速率不恒定，输出速率要求恒定，因此采用程序启动时先写满一半DDR，再开启读DDR程序，并不断的使用DDR写地址去超圈追赶读地址，但是永远不能超圈的追逐方式，保证时刻有最大缓存数据，恒速输出数据。

特别的，FPGA时钟与AD使用62M时钟，由射频前段导航接收机提供，DA时钟由FPGA提供。

特别的，数据采集存储与数据输出功能中默认的一个文件大小为1.5GB。

应当理解的是，于本领域的技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。