一种基准电压产生电路的制作方法

本发明涉及基准电压源领域，尤指一种基准电压产生电路。

背景技术：

基准电压源作为集成电路芯片的关键模块，能稳定地对外输出，广泛应用于各种高精度电路中，如高精度ad与d/a转换电路、高精度集成运放、高精度电压比较器、高精度便携设备、片上系统(soc)等。对于高精度电路与系统来说，精度是个非常重要的性能参数。带隙基准电压源具有电路结构简单和优越的温度特性，受到集成电路设计者的青睞，广泛应用于高精度电路与系统中。常见的集成基准电压源有三种：pn结二极管基准电压源、齐纳基准电压源、带隙基准电压源，如图1所示是基于pn结二极管的基准电压源，是简单且经济实惠获取基准电压源的方式，温度系数在2200ppm/℃。如图2所示是基于齐纳稳压管而实现的基准电压源，单个齐纳二极管的温度系数为1500～5000ppm/℃，但齐纳基准电压源抑制噪声能力较弱，较难应用到现代集成电路中。如图3所示是带隙基准电压源，通过两条支路电压的正负温度系数抵消，使得运算放大器输出与温度无关的基准电压。

而现技术中集成基准电压源存在以下缺点：

1.pn结二极管基准电压源：温度系数偏高，对电路中电流源要求较高，一旦电流源不是理想化的电流源，势必会导致基准源精度的大幅降低，这对于有高精度要求的电路是不合适的。

2.齐纳基准电压源：可通过串联负温度系数的元件来改善齐纳二极管的温度漂移性能，但这种方式也会提高基准电压。另外，齐纳二极管抑制噪声的能力较弱，需要工作在高压电路系统中，导致齐纳基准电压源的噪声性能较差。

3.带隙基准电压源：需要加入电阻来调节分压，在集成电路中大电阻占据较大面积，不利于集成。晶体管的基极射极电压存在与温度有关的高阶非线性变量不好消除，故容易受温度影响，温度系数不够好。

技术实现要素：

为解决上述问题，本发明提供一种基准电压产生电路，干扰能力强、温度系数低、输出电压可调、生产工艺简单以及价格成本低。

为实现上述目的，本发明采用的技术方案是：一种基准电压产生电路，包括恒压源vdd、正极vtg电压源、负极vtg电压源、第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2、第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4；第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4均设置有顶栅极、背栅极；其中恒压源vdd的正极端通过两个支路连接到第一单栅薄膜晶体管tft1以及第二单栅薄膜晶体管tft2的漏极，其中第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2的栅极短接，其中第一单栅薄膜晶体管tft1的源级与第一双栅薄膜晶体管tft3的漏极连接，第二单栅薄膜晶体管tft2的源级与第二双栅薄膜晶体管tft4的漏极连接；第一双栅薄膜晶体管tft3的背栅极分别与自身的漏极短接，第二双栅薄膜晶体管tft4的背栅极分别与自身的漏极短接；第一双栅薄膜晶体管tft3和第二双栅薄膜晶体管tft4的源极连接到恒压源vdd的负极端；正极vtg电压源输出正极顶栅电压vtg3到第一双栅薄膜晶体管tft3的顶栅极，负极vtg电压源输出负极顶栅电压vtg4到第二双栅薄膜晶体管tft4的顶栅极；第一双栅薄膜晶体管tft3的栅源电压vgs3与第二双栅薄膜晶体管(tft4)的栅源电压vgs4的差值则输出为基准电压vout；通过调节恒压源vdd的输出电压使第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2均工作于饱和区；同时通过调节正极顶栅电压vtg3以及负极顶栅电压vtg4，使得第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4均工作于亚阈值区。

优选地，第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2的尺寸相同，且两者的有源层材料相同，该有源层材料为非晶硅、多晶硅或铟镓锌氧化物的一种。

优选地，第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4的尺寸相同，且两者的有源层材料相同，该有源层材料为非晶硅、多晶硅或铟镓锌氧化物的一种。

优选地，第一双栅薄膜晶体管tft3以及第二双栅薄膜晶体管tft4的沟道形状为平面沟道或π型沟道或3d鳍型沟道。

优选地，第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2的宽长比相同，第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4相同，其中第一单栅薄膜晶体管tft1的宽长比小于第一双栅薄膜晶体管tft3的宽长比。

本发明的有益效果在于：本发明提出了一种抗干扰能力强、温度系数低、输出电压可调、生产工艺简单以及价格成本低的薄膜晶体管集成基准电压源。该基准电压源主要由四个薄膜晶体管组成，两个单栅薄膜晶体管作为电流镜使得两支路电流相等，另外两个薄膜晶体管是漏极和栅极短接的双栅薄膜晶体管，对两个双栅薄膜晶体管的栅源电压进行差分以得到输出电压信号，有效地消除两支路间由工艺等因素造成的薄膜晶体管本身的差异；而双栅薄膜晶体管组成的基准电压源则能利用顶栅对底部阈值电压的调控作用来调节输出电压的大小，使得该基准电压电路更具灵活性和实用性。

附图说明

图1是现技术中二极管分压基准电路图。

图2是现技术中齐纳急转电压源的结构电路图。

图3是现技术中带隙基准电压源图。

图4是本申请电源为恒压源的薄膜晶体管基准电压电路图。

图5是薄膜晶体管集成基准电压电路的tcad混合电路仿真结果图图。

图6是薄膜晶体管集成基准电压电路的输出电压对应的温度系数表格示意图。

具体实施方式

请参阅图1-6所示，本发明关于一种基准电压产生电路，包括恒压源vdd、正极vtg电压源、负极vtg电压源、第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2、第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4；第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4均设置有顶栅极、背栅极；其中恒压源vdd的正极端通过两个支路连接到第一单栅薄膜晶体管tft1以及第二单栅薄膜晶体管tft2的漏极，其中第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2的栅极短接，其中第一单栅薄膜晶体管tft1的源级与第一双栅薄膜晶体管tft3的漏极连接，第二单栅薄膜晶体管tft2的源级与第二双栅薄膜晶体管tft4的漏极连接；第一双栅薄膜晶体管tft3的背栅极分别与自身的漏极短接，第二双栅薄膜晶体管tft4的背栅极分别与自身的漏极短接；第一双栅薄膜晶体管tft3和第二双栅薄膜晶体管tft4的源极连接到恒压源vdd的负极端；正极vtg电压源输出正极顶栅电压vtg3到第一双栅薄膜晶体管tft3的顶栅极，负极vtg电压源输出负极顶栅电压vtg4到第二双栅薄膜晶体管tft4的顶栅极；通过调节恒压源vdd的输出电压使第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2均工作于饱和区；同时通过调节正极顶栅电压vtg3以及负极顶栅电压vtg4，使得第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4工作于亚阈值区。

其中第一双栅薄膜晶体管tft3的栅源电压vgs3与第二双栅薄膜晶体管tft4的栅源电压vgs4的差值则输出为基准电压。

请参阅图4所示，在形成基准电压的过程中，通过调节恒压源vdd的输出电压使第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2均工作于饱和区；同时通过调节正极顶栅电压vtg3以及负极顶栅电压vtg4，使得第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4工作于亚阈值区。图4所示电路的最终输出电压vout为：

其中，ids3和ids4分别为流过两个支路的电流，vt3和vt4分别为第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4的阈值电压。因此，在两支路电流相等时，即ids3＝ids4，输出电压vout与温度t是无关的：

vout＝vgs3-vgs4＝vt3-vt4

此时可以从图4中的电路得到输出电压vout(基准电压)，与第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4的阈值电压有关，与环境温度无关。

选取tft的宽长比时，tft1和tft2需要小宽长比，而tft3和tft4需要大宽长比。

优选地，第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2的尺寸相同，且两者的有源层材料相同，该有源层材料为非晶硅、多晶硅或铟镓锌氧化物的一种。

优选地，第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4的尺寸相同，且两者的有源层材料相同，该有源层材料为非晶硅、多晶硅或铟镓锌氧化物的一种。

优选地，第一双栅薄膜晶体管tft3以及第二双栅薄膜晶体管tft4的沟道形状为平面沟道或π型沟道或3d鳍型沟道。

优选地，第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2的宽长比相同，第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4相同，其中第一单栅薄膜晶体管tft1的宽长比小于第一双栅薄膜晶体管tft3的宽长比。

综上所述，本申请的有益效果在于：

1.利用薄膜晶体管组成的基准电压电路，制备工艺与cmos工艺完全兼容，降低了生产成本，提高了集成度。

2.采用第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4的设计，其中第一双栅薄膜晶体管tft3的栅源电压vgs3与第二双栅薄膜晶体管tft4的栅源电压vgs4的差值则输出为基准电压，且可通过调节顶栅电压控制阈值电压，进而控制输出的基准电压。

3.第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2工作于饱和区，使得两支路电流相等，使得输出的基准电压受温度影响小。

4.薄膜晶体管结构可以采用单栅和双栅两种，薄膜晶体管材料可以是非晶硅、多晶硅和非晶铟镓锌氧化物(igzo)等多种材料，双栅薄膜晶体管的沟道形状可以是平面沟道、π型沟道和3d鳍型沟道等多种形状。

5.薄膜晶体管采用的宽长比存在差异，充当电流镜的第一单栅薄膜晶体管tft1、第二单栅薄膜晶体管tft2采用更小的宽长比，而主要的基准电路的第一双栅薄膜晶体管tft3、第二双栅薄膜晶体管tft4则采用更大的宽长比。

6.本发明提供了一种基于薄膜晶体管(thin-filmtransistor,tft)的高性能、低成本的集成基准电压产生电路的设计方法。该新型的集成基准电压产生电路中共有四个薄膜晶体管，其中两个作为电流镜的形式让两个支路电流相等，再利用两个二极管接法薄膜晶体管(diode-connectedtft)，即漏极与栅极短接的薄膜晶体管，产生两个不等的漏极电压，从而获得与温度无关且可调节的电压，具有较强的抗干扰能力。另外，两个diode-connectedtft工作于亚阈值区的特性，使得输出电压可以随着两个diode-connectedtft的阈值电压改变。同时，采用了薄膜晶体管，制备工艺简单，集成度更高，不仅降低了生产成本，而且适合大面积制备。

以上实施方式仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通工程技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明的权利要求书确定的保护范围内。