专利名称：一种建立集成电路芯片内工艺偏差的空间相关性模型的方法
技术领域：
本发明属于集成电路领域，具体涉及一种建立集成电路芯片内工艺偏差的空间相 关性模型的方法。
背景技术：
随着集成电路制造工艺水平的飞速发展，集成电路芯片的特征尺寸不断减小。时 至今日，集成电路MOS管的特征尺寸已经达到纳米量级，半导体制造工业进入到纳米工艺 时代。在复杂的纳米制造工艺下，集成电路器件和互连线的几何与电学参数特性值(例如 MOS管有效沟道长度、互连线宽度和高度、阈值电压等)在实际芯片上不再是一个简单、确 定的设计标称值，而是围绕着标称值呈现某种形式的概率密度分布。这种在芯片制造过程 的工艺偏差，导致了不可控的器件和互连线的几何尺寸偏差与电学参数偏差。随着制造工 艺的技术节点向45nm/32nm转移，工艺偏差相对于标称值所占的比重越来越大，使得实际 电路性能偏离原始设计值过远，发生时序失效或者功耗过高，导致芯片成品率降低。因此， 集成电路设计者需要在设计阶段就对工艺偏差加以考虑，以解决日益严重的芯片成品率问 题[1]。工艺偏差按空间范围分类可分为两类芯片内的工艺偏差(简称为片内偏差)和 芯片之间的工艺偏差(简称为片间偏差)。在纳米工艺下，片内偏差超过片间偏差成为主导 整体工艺偏差的关键性因素。片内偏差表现出某种空间相关性，通常是指器件之间的空间 距离越接近，它们的工艺偏差值就越趋于相同。空间相关性信息在考虑工艺偏差的电路分 析设计中具有重要作用。研究表明，忽略工艺偏差的空间相关性，在时序分析中可造成高达 30%的误差[1]。空间相关性通常可以表示为器件特性参数值的相关程度相对于器件之间 空间距离的一个函数，称为空间相关函数。要解决工艺偏差问题，重要的是需要建立工艺偏差模型。片内偏差的空间相关性 建模工作通常包含两个步骤(1)空间相关函数的选取对片内偏差进行分解以分析其中 真正体现空间相关性的偏差成分，并选取一个合适的函数作为空间相关函数的表征。该函 数参数值未定，但对于所有的参数值它都应该满足正定性，即由该相关函数得到的任意一 个相关矩阵都应是半正定的。(2)空间相关函数参数的确定采用某种参数估计方法来提 取空间相关函数的参数值，从而唯一确定空间相关函数的具体形式。而且在提取过程中要 考虑到实际测量数据中所包含的其他偏差成分以及测量误差的影响。近年来，如何从测试 芯片的测量数据出发提取空间相关函数的参数值，从而建立片内偏差的空间相关性模型， 成为工业界迫切需要解决的难题。对于上述空间相关性建模的第一个步骤空间相关函数的选取，现有研究一般都 是根据文献[2]将片内偏差分解为如下三个部分(a)确定性部分。它由版图形状决定，可 通过分析版图特征而对其进行建模。(b)空间相关部分。它不能用明确的解析表达式表示， 具有随机性；但是它又具有空间相关性，即偏差值之间的相关程度能够用空间相关函数表示。(C)纯随机部分。它完全随机，通常被建模为独立且同一分布的高斯随机变量。从以上 对片内偏差的分解可以看出，真正体现空间相关性的是空间相关部分偏差，它可以用空间 相关函数来表征。由于空间相关函数需要满足正定性，因此并不是任意一个函数都能够作 为空间相关函数，实际的做法是使用已被证明满足正定性的标准函数族，如指数函数、高 斯函数和Mat6rn函数等。对于上述空间相关性建模的第二个步骤空间相关函数参数的确定，现有工作大 体上可以分为两类基于最小二乘估计的方法和基于最大似然估计的方法。前者以文献 [3]为代表，后者以文献[4]为代表。文献[3]用Mat6rn函数作为空间相关函数的表征， 将测量误差建模为高斯白噪声，使用基于最小二乘估计的数据拟合方法来提取空间相关函 数。该方法在提取片内偏差空间相关性信息的同时，试图同时提取片间偏差的方差。这种 过于“贪婪”的方法往往会导致以片间偏差估计值的严重偏差，来换取片内空间相关函数的 提取精度。而文献[4]用指数函数和Mat6rn函数作为空间相关函数的表征，使用最大似 然法对每块测试芯片的似然函数分别进行最大化求解，得到每块芯片的空间相关函数参数 值。但该方法具有以下两个缺点(1)它是针对单块测试芯片进行的，提取结果是多个分立 的空间相关函数。而在考虑工艺偏差的电路分析设计中需要的是一个相关函数，面对这些 参数值完全不同的相关函数，设计者不知道究竟该选择哪个来使用。(2)它在提取过程中没 有考虑片内偏差的纯随机部分和测量误差的干扰，提取结果精度会受到严重影响。与本发 明相关的参考文献有[1]Chang H，Sapatnekar S S. Statistical timing analysis under spatial correlations [J]，inIEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2005，24(9)，pp. 1467-1482[2]Pitchumani V. Embedded tutorial I :Design for manufacturability[C]，in DesignAutomation Conference of Asia and South Pacific, 2005, p.T-I[3]Xiong J,Zolotov V, He L. Robust extraction of spatial correlation[J]， in IEEETransactions on Computer-Aided Design of Integrated Circuits and Systems，2007，26(4)，pp. 619—631[4]Hargreaves B，Hult H，Reda S. Within-die process variations :How accurately can they be statistically modeled ？ [C]，in Design Automation Conference of Asia and SouthPacific，2008，pp.524-530[5]Cressie N A. Statistics for Spatial Data[M], John Wiley & Sons,1991[6]Diggle P J，Ribeiro Jr P J. Model-based Geostatistics[M]，Springer， 2007[7]Schabenberger 0，Gotway C A. Statistical Methods for Spatial Data Analysis[M]，Chapman & Hall/CRC，2005[8]Anderson T W.An Introduction to Multivariate Statistical Analysis, Third Edition[M]，John Will & Sons,200
发明内容
本发明的目的是针对单测试芯片最大似然估计方法在应用中存在的问题，提出一种建立片内偏差的空间相关性模型的方法，其从测试芯片的测量数据出发，提取该工艺条 件下的空间相关函数的参数，从而建立空间相关性模型，用于指导考虑工艺偏差的电路分 析设计。具体而言，本发明提供了一种多测试芯片最大似然估计方法，用于提取空间相关 函数的未知参数，从而建立片内偏差的空间相关性模型。该方法将所有测试芯片的似然函 数相乘得到一个联合似然函数，通过对此联合似然函数进行最大化求解获得参数值确定的 一个空间相关函数，它能够被直接用于指导考虑工艺偏差的电路分析设计。在空间相关函 数提取过程中，为了处理片内偏差纯随机部分和测量误差的影响，该方法同时考虑了空间 相关函数和白噪声的相关函数，极大程度地提高了提取结果的精度。另外，该方法利用LU 分解来计算联合似然函数中对称正定矩阵的行列式对数，解决了直接计算时会出现的数值 不稳定的问题。本发明中，测量数据来源于对M块测试芯片进行的采样，其中每块芯片上都包含N 个测量点S1, K，Sn，而且这些测量点的位置在每块芯片上都相同，如
图1所示。将同一块芯 片上所有的工艺偏差测量值表示为一个N维列向量ζ = (Z(S1)，K，Z(SN))T。这个向量在不 同的芯片上有不同的数值实现，第m块芯片的测量值可以记作Zm= (Zffl(S1), K, zffl(sN))T(m = 1，...，M)。所有芯片上的测量数据可以用向量的形式简记为(Zl，K，zM)。如前所述，在测量数据中，片内偏差的确定性部分、空间相关部分和纯随机部分等 三个偏差成分混合在一起。为了避免确定性偏差部分对空间相关函数提取造成干扰，可以 借助“中值移除”技术将其从测量数据中去除[5]。在本发明中，不失一般性地假定确定性 偏差部分已经被很好地建模并从测量数据中移除，所述的片内偏差只包含空间相关部分和 纯随机部分，而且所有偏差均服从高斯分布。另外，不失一般性，选择Mat6rn函数作为空间 相关函数的表征，本发明适用于提取任意形式的空间相关函数。Mat6rn函数的形式如下所 示[6，7]
权利要求
1.一种建立集成电路芯片内工艺偏差的空间相关性模型的方法，其特征在于，包括下 述步骤步骤1 将所测试芯片的似然函数相乘得到联合似然函数；步骤2 考虑金块效应后对联合似然函数进行修正；步骤3 通过最大化求解对数联合似然函数得到未知参数的估计值。
2.按权利要求1所述的方法，其特征在于，所述的步骤1)包括步骤1. 1 用去平均的操作将片间偏差从整体偏差中移除，设所测试芯片中的某块芯 片为m块测试芯片；步骤1. 2 将M块测试芯片的似然函数相乘得到联合似然函数。
3.按权利要求2所述的方法，其特征在于，所述的步骤1.1)中的去平均操作是从每个 测量点上的测量值中减掉该测量点在所有测试芯片上测量值的平均值。
4.按权利要求1所述的方法，其特征在于，所述的步骤2)中，定义参数κ为联合似然 函数新形式的一个新参数，其表示噪声污染程度的大小。
5.按权利要求1所述的方法，其特征在于，所述的步骤3)包括步骤3. 1 对ο 2进行优化得到集中的对数联合似然函数；步骤3. 2 化简对数联合似然函数步骤3. 3 对对数联合似然函数进行最大化求解得到空间相关函数的参数值。
6.按权利要求5所述的方法，其特征在于，所述的步骤3.2)中，采用LU分解计算log detV的技术，将矩阵V分解为L矩阵和U矩阵，V = LU，其中U是一个上三角矩阵，L是一个 下三角矩阵的交换矩阵，所述的下三角矩阵的所有对角元位置上的元素值都为1。
全文摘要
本发明属集成电路领域，涉及一种建立集成电路芯片内工艺偏差的空间相关性模型的方法。采用多测试芯片最大似然估计方法，提取空间相关函数的未知参数，建立片内偏差的空间相关性模型。该方法将所有测试芯片的似然函数相乘得到一个联合似然函数，通过对联合似然函数最大化求解获得参数值确定的空间相关函数，可直接用于工艺偏差的电路分析设计。在空间相关函数提取过程中，能处理片内偏差纯随机部分和测量误差的影响，显著提高提取结果的精度。并利用LU分解计算联合似然函数中对称正定矩阵的行列式对数，解决了直接计算时会出现的数值不稳定的问题。
文档编号G06F17/50GK101996266SQ20091019442
公开日2011年3月30日 申请日期2009年8月21日 优先权日2009年8月21日
发明者严昌浩, 付强, 曾璇, 陆伟成, 陶俊 申请人:复旦大学