存储器储存装置及其还原方法与存储器控制器的制造方法【专利摘要】本发明公开了一种存储器储存装置，存储器储存装置包括具有多个实体区块的可复写式非易失性存储器芯片、连接器与存储器控制器。存储器控制器将所配置的逻辑区块提供给主机系统，并且维护第一映射表与建立第二映射表，第二映射表为在系统初始化时间点的第一映射表的备份且被储存于保留分割区。数据写入操作在保留分割区上执行，并且数据读取操作在系统分割区与保留分割区上执行。当主机系统进行数据还原操作时，存储器控制器根据主机系统所传送的还原指令，利用在保留分割区上的第二映射表来回复第一映射表，藉此以进行数据还原。【专利说明】存储器储存装置及其还原方法与存储器控制器【
技术领域：
】[0001]本发明关于一种存储器储存装置，特别是指一种存储器储存装置的数据还原方法。【
背景技术：
】[0002]随着微电子技术的快速成长，各类电脑产品的外围设备亦渐驱高级且多元化，如今，消费者使用电脑不仅是为了处理一般的文书作业及浏览网路，更为了能观赏高画质影音文件、享受3D线上游戏或处理复杂的应用程序，但无论是高画质影音文件或是各类电子数据文件，其文件大小必然会随着数据的复杂及精细度而提升，因此，高容量的硬盘遂成为所有电脑产品所不可或缺的必要配备。[0003]目前，一般的常规硬盘(HardDiskDrive，简称HDD)虽然已能储存高达TB级的电子数据，然而，常规硬盘却限于自身的机械式结构，致使其读写速度难以提升至与中央处理器(Centralprocessingunit,简称CPU)的处理速度相匹配的程度,且常规硬盘具有消耗功率大及不耐震动等特性，并不利于应用在各类行动电子装置上，因此，近年来业者不断地进行研究及开发，期能寻找出一种新的储存装置，其中，又以固态硬盘最具发展性，固态硬盘(SolidStateDisk、SolidStateDrive,简称SSD),是一种基于永久性存储器(如闪存存储器)的电脑数据储存装置，其主要技术是将数个存储器(如=NAND存储器)连接起来，再搭配适当的控制芯片及电路，所形成的一储存装置。在固态硬盘的规格方面，由于固态硬盘常作为传统常规硬盘的替代品，故大多数的制造厂商会将固态硬盘设计为和常规硬盘相同的规格，例如常见的1.8英寸、2.5英寸或3.5英寸规格。而在固态硬盘与电脑的连接介面方面，目前的固态硬盘普遍采用SATA2介面，但亦有部分固态硬盘采用IDE、SATA、SATA3、1394、USB、或PC1-E等连接介面。此外，在固态硬盘中所采用的存储器，大致上可分为两大类:MLC(Mult1-LevelCell，多层式储存)及SLC(Single-LevelCell，单层式储存)，另外较新型的还有TLC(Triple-LevelCell)存储器。就目前的技术而言，使用MLC的固态硬盘成本较使用SLC的低，但是写入速度较低、使用寿命也较短。[0004]固态硬盘与常规硬盘相较之下，具备了无噪音、低功耗、读写中耐震性高、低发热及易轻量化等优点，这也使得固态硬盘十分适合应用在行动电子装置上，除此之外，根据相关测试数据显示，固态硬盘的读取速度约可达到常规硬盘的2?3倍以上，写入速度亦可达到常规硬盘的1.5倍以上。在目前常规硬盘成为系统效能瓶颈的情况下，采用固态硬盘应是一种不错的解决方案。[0005]先前技艺下，请参照图1，图1为现有存储器储存装置回复数据的示意图。存储器芯片的多个实体区块区分为系统分割区SP’与保留分割区RP’，主机系统在备份时会将系统分割区SP’内的数据DlOO?D500(为方便表示图1中仅示意DlOO?D102)完全复制一份且储存在保留分割区RP’内。之后，主机系统在进行数据读取与新数据写入的操作时，会通过映射表M来进行存取。如果主机系统欲对存储器储存装置进行还原时，就需要将储存在保留分割区RP’内的数据DlOO?D500再搬移至系统分割区SP’以覆盖系统分割区SP’内的数据，藉此进行数据还原。然而，这样的备份数据与还原数据，需要花费很长的时间来搬移数据，而这会对硬件设备因为闲置时间过长而遭到主机系统判定为失效装置而被剔除。【
发明内容】[0006]有鉴于此，本发明的目的在于提供一种存储器储存装置及其还原方法与存储器控制器，能够让使用者通过映射表的备份来更快速地还原数据或系统。[0007]本发明实施例提出一种存储器储存装置，存储器储存装置包括可复写式非易失性存储器芯片、连接器与存储器控制器。可复写式非易失性存储器芯片具有多个实体区块。连接器电性连接主机系统。存储器控制器电性连接可复写式非易失性存储器芯片与连接器，所述存储器控制器用以配置多个逻辑区块以映射部分的实体区块，并将实体区块逻辑上至少划分为系统分割区与保留分割区。存储器控制器将所配置的逻辑区块提供给主机系统，并且维护第一映射表与建立第二映射表，第二映射表为在系统初始化时间点的第一映射表的备份且被储存于保留分割区，之后，数据写入操作在保留分割区上执行，并且数据读取操作在系统分割区与保留分割区上执行。当主机系统进行数据还原操作时，存储器控制器根据主机系统所传送的还原指令，利用在保留分割区上的第二映射表来回复第一映射表，藉此以进行数据还原。[0008]在本发明其中一个实施例中，第二映射表为将多个逻辑区块映射至系统分割区得多个实体区块，并且第二映射表为第一映射表的初始状态。[0009]在本发明其中一个实施例中，初始状态为主机系统建立系统还原时间点的状态。[0010]在本发明其中一个实施例中，当主机系统存取逻辑存取地址时，所述存储器控制器根据主机系统的指令将逻辑存取地址转换为对应的逻辑区块的逻辑页面，再通过第一映射表找到其所映射的实体页面来进行存取。[0011]在本发明其中一个实施例中，当主机系统进行数据写入操作时，则数据会被写入至保留分割区的实体区块，并且第一映射表上的对应的逻辑区块地址链接会指向保留分割区的实体区块。[0012]在本发明其中一个实施例中，第一映射表为逻辑区块-实体区块映射表，并且第二映射表为逻辑区块-实体区块备份映射表，其中在系统初始化时间点的第一映射表上的逻辑区块地址链接对应地指向系统保留区的实体区块。[0013]本发明实施例另提出一种存储器储存装置，用于管理存储器储存装置中的可复写式非易失性存储器芯片，存储器控制器包括主机系统介面、存储器介面与存储器管理电路。主机系统介面电性连接主机系统。存储器介面电性连接可复写式非易失性存储器芯片，其中可复写式非易失性存储器芯片具有多个实体区块。存储器管理电路电性连接主机系统介面与存储器介面，所述存储器管理电路用以控制存储器控制器的整体运作，并且配置多个逻辑区块以映射部分的多个实体区块，并将多个实体区块逻辑上至少划分为系统分割区与保留分割区，存储器管理电路将所配置的逻辑区块提供给主机系统，并且维护第一映射表与建立第二映射表，所述第二映射表为在系统初始化时间点的第一映射表的备份且被储存于保留分割区，之后，数据写入操作在保留分割区上执行，且数据读取操作在系统分割区与保留分割区上执行。当主机系统进行数据还原操作时，所述存储器管理电路根据主机系统所传送的还原指令，利用在保留分割区上的逻辑区块-实体区块备份映射表来回复逻辑区块-实体区块映射表，藉此以进行数据还原。[0014]在本发明其中一个实施例中，存储器控制器还包括缓冲存储器、电源管理电路与错误检查与校正电路。缓冲存储器电性连接存储器管理电路，所述缓冲存储器用以暂存来自主机系统的数据，或者是暂存来自于可复写式非易失性存储器芯片的数据。电源管理电路电性连接存储器管理电路，所述电源管理电路用以控制存储器储存装置的电源。错误检查与校正电路电性连接存储器管理电路，所述错误检查与校正电路用以执行错误检查与校正程序以确保数据的正确性。[0015]本发明实施例再提出一种存储器储存装置的数据还原方法，所述存储器储存装置具有可复写式非易失性存储器芯片、连接器与存储器控制器，并且可复写式非易失性存储器芯片具有多个实体区块，连接器电性连接主机系统，所述存储器控制器电性连接可复写式非易失性存储器芯片与连接器。数据还原方法包括以下步骤:配置多个逻辑区块以映射部分的该多个实体区块；将多个实体区块逻辑上至少划分为系统分割区与保留分割区；将所配置的多个逻辑区块提供给主机系统，并且维护第一映射表与建立第二映射表，其中第二映射表为在系统初始化时间点的第一映射表的备份且被储存于保留分割区；在保留分割区上执行数据写入操作，并且在系统分割区与保留分割区上执行数据读取操作；当主机系统进行数据还原操作时，所述存储器控制器根据主机系统所传送的还原指令，利用在保留分割区上的第二映射表来回复第一映射表。[0016]综上所述，本发明实施例所提出的存储器储存装置及其还原方法与存储器控制器，将多个实体区块区分为系统分割区与保留分割区，接着通过将第一映射表予以备份以作为第二映射表(第一映射表的备份)并且储存在保留分割区，以在主机系统在进行数据还原时能够让使用者快速地还原所备份的数据或系统以回溯至第一映射表的初始状态。[0017]为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与所附图式仅用来说明本发明，而非对本发明的权利要求范围作任何的限制。【专利附图】【附图说明】[0018]图1为现有存储器储存装置回复数据的示意图。[0019]图2是根据本发明范例实施例所绘示的主机系统与存储器储存装置。[0020]图3为根据本发明示范实施例所绘示的电脑，输入/输出装置与存储器储存装置的示意图。[0021]图4为根据本发明另一范例实施例所绘示的主机系统与存储器储存装置的示意图。[0022]图5是绘示图2所示的存储器储存装置的概要方块图。[0023]图6是根据本发明范例实施例所绘示的存储器控制器的概要方块图。[0024]图7为根据本发明范例实施例的多个逻辑区块映射至部份的实体区块的示意图。[0025]图8为根据本发明一范例实施例的将第一映射表予以备份的示意图。[0026]图9为根据本发明一范例实施例的利用第二映射表来回复数据的示意图。[0027]图10为根据本发明实施例的存储器储存装置的数据还原方法的流程图。[0028]其中，附图标记说明如下:[0029]1000:主机系统[0030]1100:电脑[0031]1102:微处理器[0032]1104:随机存取存储器[0033]1106:输入/输出装置[0034]IlO8:系统总线[0035]1110:数据传输介面[0036]1202:鼠标[0037]1204:键盘[0038]1206:显示器[0039]1208:印表机[0040]1212:移动硬盘[0041]1214:记忆卡[0042]1216:固态硬盘[0043]1310:数码相机[0044]1312:SD卡[0045]1314:MMC卡[0046]1316:记忆棒[0047]1318:CF卡[0048]1320:嵌入式储存装置[0049]100:存储器储存装置[0050]102:连接器[0051]104:存储器控制器[0052]106:可复写式非易失性存储器模块[0053]202:存储器管理电路[0054]204:主机介面[0055]206:存储器介面[0056]208:数据压缩/解压缩电路[0057]210:错误校正电路[0058]252:缓冲存储器[0059]254:电源管理电路[0060]D100、D101、D102、D102，:数据[0061]DalOO?Da500:数据[0062]Dal02，、Da500，:数据[0063]M:映射表[0064]Ml:第一映射表[0065]M2:第二映射表[0066]L100、L101、L102、LB100?LB500:逻辑区块地址[0067]S1010、S1020、S1030、S1040、S1050:步骤[0068]SP,SP':系统分割区[0069]RP,RP':保留分割区【具体实施方式】[0070]在下文将参看随附图式更充分地描述各种例示性实施例，在随附图式中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，提供此等例示性实施例使得本发明将为详尽且完整，且将向本领域技术人员充分传达本发明概念的范畴。在诸图式中，可为了清楚而夸示层及区的大小及相对大小。类似数字始终指示类似元件。[0071]应理解，虽然本文中可能使用术语第一、第二、第三等来描述各种元件，但此等元件不应受此等术语限制。此等术语乃用以区分一元件与另一元件。因此，下文论述的第一元件可称为第二元件而不偏离本发明概念的教示。如本文中所使用，术语“及/或”包括相关联的列出项目中的任一者及一或多者的所有组合。[0072]〔存储器储存装置的实施例〕[0073]—般而言，存储器储存装置(亦称，存储器储存系统)包括存储器芯片与控制器(亦称，控制电路)。通常存储器储存装置会与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或从存储器储存装置中读取数据。另外，亦有存储器储存装置是包括嵌入式存储器与可执行于主机系统上以实质地作为此嵌入式存储器的控制器的软体。[0074]请参照图2，图2是根据本发明范例实施例所绘示的主机系统与存储器储存装置。主机系统1000—般包括电脑1100与输入/输出(input/output,I/O)装置1106。电脑1100包括微处理器1102、随机存取存储器(randomaccessmemory,RAM)1104、系统总线1108与数据传输介面1110。输入/输出装置1106包括如图3的鼠标1202、键盘1204、显示器1206与印表机1208。必须了解的是，图3所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。[0075]在本发明实施例中，存储器储存装置100是通过数据传输介面1110与主机系统1000的其他元件耦接。通过微处理器1102、随机存取存储器1104与输入/输出装置1106的运作可将数据写入至存储器储存装置100或从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图3所示的移动硬盘1212、记忆卡1214或固态硬盘(SolidStateDrive,SSD)1216等的可复写式非易失性存储器储存装置。[0076]一般而言，主机系统1000为可实质地与存储器储存装置100配合以储存数据的任意系统。虽然在本范例实施例中，主机系统1000是以电脑系统来作说明，然而，在本发明另一范例实施例中主机系统1000可以是数码相机、摄影机、通信装置、音频播放器或视频播放器等系统。例如，在主机系统为数码相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、记忆棒(memorystick)1316,CF卡1318或嵌入式储存装置1320(如图4所示)。嵌入式储存装置1320包括嵌入式多媒体卡(EmbeddedMMC,eMMC)。值得一提的是，嵌入式多媒体卡是直接耦接于主机系统的基板上。[0077]请参照图5，图5是绘示图2所示的存储器储存装置的概要方块图。存储器储存装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模块106。[0078]在本范例实施例中，连接器102是相容于串行高级技术附件(SerialAdvancedTechnologyAttachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合电气和电子工程师协会(InstituteofElectricalandElectronicEngineers,IEEE)1394标准、高速外围零件连接介面(PeripheralComponentInterconnectExpress,PCIExpress)标准、并行高级技术附件(ParallelAdvancedTechnologyAttachment,PATA)标准、通用串总线(UniversalSerialBus,USB)标准、安全数码(SecureDigital,SD)介面标准、记忆棒(MemoryStick,MS)介面标准、多媒体储存卡(MultiMediaCard,MMC)介面标准、小型闪存(CompactFlash,CF)介面标准、整合式驱动电子介面(IntegratedDeviceElectronics,IDE)标准或其他适合的标准。[0079]关于存储器控制器104，存储器控制器104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。[0080]关于可复写式非易失性存储器芯片106，可复写式非易失性存储器芯片106是耦接至存储器控制器104，并且用以储存主机系统1000所写入的数据。在本范例实施例中，可复写式非易失性存储器芯片106为多阶存储单元(MultiLevelCell，MLC)NAND闪存存储器模块。可复写式非易失性存储器芯片106具有多个实体区块。例如，此些实体区块可属于同一个存储器晶粒(die)或者属于不同的存储器晶粒。每一实体区块分别具有多个实体页面，其中属于同一个实体区块的实体页面可被独立地写入且被同时地抹除。更详细来说，实体区块为抹除的最小单位。亦即，每一实体区块含有最小数目的一并被抹除的存储单元。此外，存储器控制器104配置多个逻辑区块以映射部分的实体区块并且将多个实体区块逻辑上至少划分为系统分割区SP与保留分割区RP(请同时参照图7)，如图7所示，图7为根据本发明范例实施例的多个逻辑区块映射至部份的实体区块的示意图。[0081]例如，每一实体区块是由128个实体页面所组成。然而，必须了解的是，本发明不限于此，每一实体区块是可由64个实体页面、256个实体页面或其他任意数目的实体页面所组成。每一实体页面包括使用者数据(userdata)位元区与冗余(redundancy)位元区。使用者数据位元区用以储存使用者的数据，而冗余位元区用以储存系统的数据(例如，错误校正码)。在此，一个实体页面的容量是定义为包含使用者数据位元区的容量与冗余位元区的容量。例如，在本范例实施例中，每一实体页面的使用者数据位元区的容量为2千位元组(Kilobyte，KB)并且冗余位元区的容量为64位元组(byte)，然而，必须了解的是，本发明不限于此。[0082]请参照图6，图6是根据本发明范例实施例所绘示的存储器控制器的概要方块图。存储器控制器104包括存储器管理电路202、主机介面204、存储器介面206、数据压缩/解压缩电路208与错误校正电路210。[0083]关于存储器管理电路202，存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。[0084]例如，在实体区块中，数据必须依据实体页面的顺序依序地被写入。此外，已被写入数据的实体页面必需先被抹除后才能再次用于写入数据。因此，在本范例实施例中，存储器管理电路202会将实体区块区分为数据区(dataarea)与闲置区(freearea)0数据区的实体区块是已储存数据的实体区块(例如，已储存主机系统所写入的数据)。闲置区的实体区块是用以轮替数据区中的实体区块。具体来说，如上所述，已写入数据的实体区块必须被抹除后才可再次用于写入数据，而闲置区的实体区块是被设计用于写入更新数据以替换原先映射逻辑区块的实体区块。据此，在闲置区中的实体区块为空或可使用的区块，即无记录数据或标记为已没用的无效数据。[0085]如上所述，由数据区的实体区块的实体页面与闲置区的实体区块的实体页面是以轮替方式来以储存主机系统1000所写入的数据。为了能够让主机系统1000能够顺利地存取以轮替方式储存数据的实体页面，存储器管理电路202会配置逻辑区块并且将主机系统1000所存取的逻辑存取地址对应至此些逻辑区块的逻辑页面。[0086]具体来说，存储器储存装置100会将主机系统1000所存取的逻辑存取地址转换至对应的逻辑页面，并且通过在映射表(mappingtable)中记录逻辑页面与数据区的实体页面之间的映射关系来反映实体页面的轮替。所以，主机系统1000仅需依据逻辑存取地址进行存取，而存储器管理电路202会依据映射表在所映射的实体页面上进行数据的读取或写入。[0087]在本范例实施例中，存储器管理电路202的控制指令是以固件型式来实作。例如，存储器管理电路202具有微处理器单元(未绘示)与只读存储器(未绘示)，并且此些控制指令是被烧录至此只读存储器中。当存储器储存装置100运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。[0088]在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以程序码型式储存于可复写式非易失性存储器芯片106的特定区域(例如，可复写式非易失性存储器芯片中专用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是，此只读存储器具有驱动码，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器芯片106中的控制指令载入至存储器管理电路202的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。此外，在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以一硬件型式来实作。[0089]关于主机介面204，主机介面204是耦接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机介面204来传送至存储器管理电路202。在本范例实施例中，主机介面204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机介面204亦可以是相容于PATA标准、IEEE1394标准、PCIExpress标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。[0090]关于存储器介面206，存储器介面206是耦接至存储器管理电路202并且用以存取可复写式非易失性存储器芯片106。也就是说，欲写入至可复写式非易失性存储器芯片106的数据会经由存储器介面206转换为可复写式非易失性存储器模块106所能接受的格式。[0091]关于数据压缩/解压缩电路208，数据压缩/解压缩电路208是耦接至存储器管理电路202。在此，数据压缩/解压缩电路208用以压缩欲写入至可复写式非易失性存储器芯片106的数据并且用以解压缩从可复写式非易失性存储器芯片106中所读取的数据。例如，数据压缩/解压缩电路208包含压缩器(compressor)及解压缩器(decompressor)。压缩器用以找出原始数据(originaldata)中存在的数据冗余(dataredundancy)、移除所找出的冗余，将剩余的必要数据编码并且输出编码结果(即，压缩数据(compresseddata)。而，解压缩器用以将读入的压缩数据依据既定的步骤解码并送出解码结果(即，解压缩数据(decompresseddata)。在本范例实施例中，数据压缩/解压缩电路208是使用无失真压缩演算法来压缩数据，以使压缩后的数据能够被还原。[0092]关于错误校正电路210，错误校正电路210是耦接至存储器管理电路202并且用以执行错误检查与校正程序以确保数据的正确性。具体来说，在执行写入指令时，错误校正电路210会为欲写入的数据产生对应的错误校正码，并且存储器管理电路202会将此数据与对应的错误校正码写入至可复写式非易失性存储器芯片106中。之后，当存储器管理电路202从可复写式非易失性存储器芯片106中读取数据时会同时读取此数据对应的错误校正码，并且错误校正电路210会依据此错误校正码对所读取的数据执行错误检查与校正程序。[0093]具体来说，存储器管理电路202会依据所接收的数据及对应的错误校正码来产生错误校正码框(ECCFrame)并且将错误校正码框写入至可复写式非易失性存储器芯片106中。之后，当存储器管理电路202从可复写式非易失性存储器芯片106读取数据时，错误校正电路210会根据错误校正码框中的错误校正码来验证所读取的数据的正确性。在本范例实施例中，一个错误校正码框所包含的使用者数据的大小是设计为2KB，因此，I个实体页面可储存I个错误校正码框。然而，必须了解的是，本发明不限于此，在本发明另一范例实施例中，一个错误校正码框所包含的使用者数据的大小亦可设计为512Byte或1KB。也就是说，I个实体页面可储存多个错误校正码框。[0094]值得一提的是，错误校正电路210能够校正的错误位元的数目会与所产生的错误校正码的大小成正比。也就是说，当错误校正电路210被设计能够校正的错误位元的数目越多时，则需要越多储存空间来储存所产生的错误校正码。值得一提的是，用以储存错误校正码的冗余位元区的容量是固定的(根据不同种类的可复写式非易失性存储器芯片而不同)。因此，实作于错误校正电路210中的错误校正演算法会受限于可复写式非易失性存储器芯片106的类型。例如，在本范例实施例中，错误校正电路210最多能够校正40个错误位元。也就是说，只要发生在所读取的数据上的错误位元的数目不超过40，错误校正电路210皆能够顺利地将错误位元更正。[0095]必须了解的是，在本发明另一范例实施例中，存储器控制器104还包括其他功能模块。例如，存储器控制器104还包括缓冲存储器252与电源管理电路254。缓冲存储器252是耦接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器芯片106的数据。电源管理电路254是耦接至存储器管理电路202并且用以控制存储器储存装置100的电源。[0096]在本范例实施例中，当欲写入数据至可复写式非易失性存储器芯片106时，数据压缩/解压缩电路208会将欲写入的数据进行压缩并且错误校正电路210会根据压缩后的数据来产生对应的错误校正码。由于压缩后的数据长度较短，因此，相对的提升了错误校正电路210的保护能力。[0097]承上述，本揭示内容所提供的存储器储存装置具有快速还原能力，以下将进一步说明具数据快速还原能力的存储器储存装置的工作机制。请同时参照图5、图8与图9，图8为根据本发明一范例实施例的将第一映射表予以备份的示意图。图9为根据本发明一范例实施例的利用第二映射表来回复数据的示意图。存储器控制器104将所配置的逻辑区块提供给主机系统1000，并且维护第一映射表Ml与建立一第二映射表M2，其中第二映射表M2为在系统初始化时间点的第一映射表Ml的备份且被储存于保留分割区RP，并且第二映射表M2为将逻辑区块映射至系统分割区SP的实体区块，例如逻辑区块地址LB100?LB500分别依序地映射至系统分割区的实体区块内的数据DalOO?Da500，须注意的是，第二映射表M2为第一映射表Ml的初始状态,而此初始状态为主机系统1000建立一系统还原时间点的状态，其中第一映射表Ml为逻辑区块-实体区块映射表，并且第二映射表M2为逻辑区块-实体区块备份映射表。接着，当主机系统1000存取一逻辑存取地址时，存储器控制器104根据主机系统1000的指令将逻辑存取地址转换为对应的逻辑区块的逻辑页面，再通过第一映射表Ml找到其所映射的实体页面来进行存取。也就是说，当主机系统通过存储器控制器将数据写入至可复写式非易失性存储器芯片106时，则数据会被写入至可复写式非易失性存储器芯片106的保留分割区RP，亦即当主机系统1000进行数据写入操作，则数据会被写入至保留分割区RP的实体区块的实体页面，并且第一映射表Ml上的对应的逻辑区块地址链接会指向保留分割区RP的实体区块。值得一提的是，在主机系统1000写入数据至可复写式非易失性存储器芯片106，此时数据是绝对不会被写入到系统分割区SP的实体区块上以避免覆盖到原本的数据或系统。[0098]例如，逻辑区块地址LB102及LB500所分别映射的实体区块内的内容为数据Dal02与Da500，在经过数据写入操作后，逻辑区块地址LB102及LB500会映射至保留分割区内的数据Dal02’与Da500’所在的实体区块地址，如图9所示。另外，当欲将数据从可复写式非易失性存储器芯片106读取时，则会存储器控制器104通过第一映射表Ml进行读取，以到保留分割区RP或系统分割区SP上的实体区块的实体页面读取数据。在主机系统1000对可复写式非易失性存储器芯片106进行多次的读取与写入操作时，此时的第一映射表Ml已经可能不会是系统还原时间点时的第一映射表了，所以当使用者欲进行数据还原(或主机系统1000进行一数据还原操作时)时，则存储器控制器104根据主机系统1000所传送的还原指令并且利用储存在保留分割区RP的第二映射表M2来回复此时的第一映射表Ml以快速还原主机系统1000的状态，因为第二映射表M2为第一映射表Ml的初始状态，亦即主机系统1000建立系统还原时间点的状态。据此，本揭示内容在备份数据或系统的阶段时，不需要耗费大量的时间与空间来储存数据与系统，并且在还原数据或系统的阶段时，也不需要再耗费庞大的时间与空间来回复数据与系统。[0099]〔存储器储存装置的数据还原方法的一实施例〕[0100]请参照图10，图10为根据本发明实施例的存储器储存装置的数据还原方法的流程图。本实施例所述的例示步骤流程请一并参照图5?图9以利说明及理解。如图10所示，存储器储存装置的数据还原方法包括以下步骤:配置多个逻辑区块以映射部分的实体区块(步骤S1010);将多个实体区块逻辑上至少划分为系统分割区与保留分割区(步骤S1020);将所配置的多个逻辑区块提供给主机系统，并且维护第一映射表与建立第二映射表，其中第二映射表为在系统初始化时间点的第一映射表的备份且被储存于保留分割区(步骤S1030);在保留分割区上执行数据写入操作，并且在系统分割区与保留分割区上执行数据读取操作(步骤S1040);当主机系统进行数据还原操作时，存储器控制器根据主机系统所传送的还原指令，利用在保留分割区上的第二映射表来回复第一映射表(步骤S1050)。[0101]关于存储器储存装置的数据还原方法的各步骤的相关细节在上述图2?图9实施例已详细说明，在此恕不赘述。[0102]在此须说明的是，图10实施例的各步骤仅为方便说明的须要，本发明实施例并不以各步骤彼此间的顺序作为实施本发明各个实施例的限制条件。[0103]〔实施例的可能功效〕[0104]综上所述，本发明实施例所提供的存储器储存装置及其还原方法与存储器控制器，在备份数据或系统的阶段时，不需要耗费大量的时间与空间来储存数据与系统，并且在还原数据或系统的阶段时，也不需要再耗费庞大的时间与空间来回复数据与系统。[0105]以上所述仅为本发明的实施例，其并非用以局限本发明的专利权利要求范围。【权利要求】1.一种存储器储存装置，其特征在于，包括:一可复写式非易失性存储器芯片，具有多个实体区块；一连接器，电性连接一主机系统；以及一存储器控制器，电性连接该可复写式非易失性存储器芯片与该连接器，该存储器控制器用以配置多个逻辑区块以映射部分的该多个实体区块，并将该多个实体区块逻辑上至少划分为一系统分割区与一保留分割区，其中该存储器控制器将所配置的该多个逻辑区块提供给该主机系统，并且维护一第一映射表与建立一第二映射表，该第二映射表为在一系统初始化时间点的该第一映射表的备份且被储存于该保留分割区，之后，一数据写入操作在该保留分割区上执行，并且一数据读取操作在该系统分割区与该保留分割区上执行，其中当该主机系统进行一数据还原操作时，该存储器控制器根据该主机系统所传送的一还原指令，利用在该保留分割区上的该第二映射表来回复该第一映射表，藉此以进行数据还原。2.如权利要求1所述的存储器储存装置，其中该第二映射表为将该多个逻辑区块映射至该系统分割区的该多个实体区块，并且该第二映射表为该第一映射表的一初始状态。3.如权利要求2所述的存储器储存装置，其中该初始状态为该主机系统建立一系统还原时间点的状态。4.如权利要求1所述的存储器储存装置，其中当该主机系统存取一逻辑存取地址时，该存储器控制器根据该主机系统的指令将该逻辑存取地址转换为对应的该逻辑区块的逻辑页面，再通过该第一映射表找到其所映射的实体页面来进行存取。5.如权利要求1所述的存储器储存装置，其中当该主机系统进行该数据写入操作时，则数据会被写入至该保留分割区的该实体区块，并且该第一映射表上的对应的逻辑区块地址链接会指向该保留分割区的该实体区块。6.如权利要求1所述的存储器储存装置，其中该第一映射表为一逻辑区块-实体区块映射表，并且该第二映射表为一逻辑区块-实体区块备份映射表，其中在该系统初始化时间点的该第一映射表上的逻辑区块地址链接对应地指向该系统保留区的该实体区块。7.一种存储器控制器，用于管理一存储器储存装置中的一可复写式非易失性存储器芯片，其特征在于，该存储器控制器包括:一主机系统介面，电性连接一主机系统；一存储器介面，电性连接该可复写式非易失性存储器芯片，其中该可复写式非易失性存储器芯片具有多个实体区块；一存储器管理电路，电性连接该主机系统介面与该存储器介面，该存储器管理电路用以控制该存储器控制器的整体运作，并且配置多个逻辑区块以映射部分的该多个实体区块，并将该多个实体区块逻辑上至少划分为一系统分割区与一保留分割区，该存储器管理电路将所配置的该多个逻辑区块提供给该主机系统，并且维护一第一映射表与建立一第二映射表，该第二映射表为在一系统初始化时间点的该第一映射表的备份且被储存于该保留分割区，之后，一数据写入操作在该保留分割区上执行，且一数据读取操作在该系统分割区与该保留分割区上执行，其中当该主机系统进行一数据还原操作时，该存储器管理电路根据该主机系统所传送的一还原指令，利用在该保留分割区上的该逻辑区块-实体区块备份映射表来回复该逻辑区块-实体区块映射表，藉此以进行数据还原。8.如权利要求7所述的存储器控制器，其中该第二映射表为将该多个逻辑区块映射至该系统分割区的该多个实体区块，并且该第二映射表为该第一映射表的一初始状态。9.如权利要求8所述的存储器控制器，该初始状态为该主机系统建立一系统还原时间点的状态。10.如权利要求7所述的存储器控制器，其中当该主机系统存取一逻辑存取地址时，该存储器管理电路根据该主机系统的指令将该逻辑存取地址转换为对应的该逻辑区块的逻辑页面，再通过该第一映射表找到其所映射的实体页面来进行存取。11.如权利要求7所述的存储器控制器，其中当该主机系统进行该数据写入操作时，则数据会被写入至该保留分割区的该实体区块，并且该第一映射表上的对应的逻辑区块地址链接会指向该保留分割区的该实体区块。12.如权利要求7所述的存储器控制器，还包括:一缓冲存储器，电性连接该存储器管理电路，该缓冲存储器用以暂存来自该主机系统的数据，或者是暂存来自于该可复写式非易失性存储器芯片的数据；一电源管理电路，电性连接该存储器管理电路，该电源管理电路用以控制该存储器储存装置的电源；以及一错误检查与校正电路，电性连接该存储器管理电路，该错误检查与校正电路用以执行错误检查与校正程序以确保数据的正确性。13.如权利要求7所述的存储器控制器，其中该第一映射表为一逻辑区块-实体区块映射表，并且该第二映射表为一逻辑区块-实体区块备份映射表，其中在该系统初始化时间点的该第一映射表上的逻辑区块地址链接对应地指向该系统保留区的该实体区块。14.一种存储器储存装置的数据还原方法，其中该存储器储存装置具有一可复写式非易失性存储器芯片、一连接器与一存储器控制器，并且该可复写式非易失性存储器芯片具有多个实体区块，该连接器电性连接一主机系统，该存储器控制器电性连接该可复写式非易失性存储器芯片与该连接器，其特征在于，该方法包括:配置多个逻辑区块以映射部分的该多个实体区块；将该多个实体区块逻辑上至少划分为一系统分割区与一保留分割区；将所配置的该多个逻辑区块提供给该主机系统，并且维护一第一映射表与建立一第二映射表，其中该第二映射表为在一系统初始化时间点的该第一映射表的备份且被储存于该保留分割区；在该保留分割区上执行一数据写入操作，并且在该系统分割区与该保留分割区上执行一数据读取操作；以及当该主机系统进行一数据还原操作时，该存储器控制器根据该主机系统所传送的一还原指令，利用在该保留分割区上的该第二映射表来回复该第一映射表。15.如权利要求14所述的存储器储存装置的数据还原方法，其中该第二映射表为将该多个逻辑区块映射至该系统分割区的该多个实体区块，并且该第二映射表为该第一映射表的一初始状态。16.如权利要求15所述的存储器储存装置的数据还原方法，其中该初始状态为该主机系统建立一系统还原时间点的状态。17.如权利要求14所述的存储器储存装置的数据还原方法，其中当该主机系统存取一逻辑存取地址时，该存储器控制器根据该主机系统的指令将该逻辑存取地址转换为对应的该逻辑区块的逻辑页面，再通过该第一映射表找到其所映射的实体页面来进行存取。18.如权利要求14所述的存储器储存装置的数据还原方法，其中当该主机系统进行该数据写入操作时，则数据会被写入至该保留分割区的该实体区块，并且该第一映射表上的对应的逻辑区块地址链接会指向该保留分割区的该实体区块。19.如权利要求14所述的存储器储存装置的数据还原方法，其中该存储器控制器包括:一主机系统介面，电性连接该主机系统；一存储器介面，电性连接该可复写式非易失性存储器芯片，其中该可复写式非易失性存储器芯片具有多个实体区块；一存储器管理电路，电性连接该主机系统介面与该存储器介面，该存储器管理电路用以控制该存储器控制器的整体运作，；一缓冲存储器，电性连接该存储器管理电路，该缓冲存储器用以暂存来自该主机系统的数据，或者是暂存来自于该可复写式非易失性存储器芯片的数据；一电源管理电路，电性连接该存储器管理电路，该电源管理电路用以控制该存储器储存装置的电源；以及一错误检查与校正电路，电性连接该存储器管理电路，该错误检查与校正电路用以执行错误检查与校正程序以确保数据的正确性。20.如权利要求14所述的存储器储存装置的数据还原方法，其中该第一映射表为一逻辑区块-实体区块映射表，并且该第二映射表为一逻辑区块-实体区块备份映射表，其中在该系统初始化时间点的该第一映射表上的逻辑区块地址链接对应地指向该系统保留区的该实体区块。【文档编号】G06F13/16GK104166636SQ201310228200【公开日】2014年11月26日申请日期:2013年6月8日优先权日:2013年5月17日【发明者】李元晖申请人:宇瞻科技股份有限公司