专利名称：半导体存储装置及其制造方法和驱动方法
技术领域：
本发明涉及具有将数据作为极化值进行存储的强电介质存储器的半导体存储装置及其制造方法和驱动方法。
背景技术：
以下参照图22～图25以及图26(a)、(b)，说明现有的半导体存储装置。
图22表示现有的半导体存储装置的存储器单元以及周边电路。
如图22所示，存储器单元包括2个强电介质电容器C0、C1和2个旁路晶体管Q0、Q1，即属于2T2C型存储器单元。强电介质电容器C0的第1电极与旁路晶体管Q0的源极连接，强电介质电容器C1的第1电极与旁路晶体管Q1的源极连接，强电介质电容器C0和强电介质电容器C1的各第2电极与单元阳极线CP连接在一起。旁路晶体管Q0的漏极与位线BL0连接，旁路晶体管Q1的漏极与位线BL1连接，位线BL0的位线电容量用CBL0来表示，位线BL1的位线电容量用CBL1来表示。还有，位线电容量CBL0与位线电容量CBL1相等。旁路晶体管Q0的栅极和旁路晶体管Q1的栅极与字线WL连接在一起。另外，位线BL0和位线BL1的一端之间连接有由反向器INV0和反向器INV1组成的读出放大器。
强电介质电容器C0、C1的第1电极和第2电极之间即使没有施加电压也能够保持极化，具有如图23所示的滞后曲线50。在图23中，阳极线CP上加有正电压时，电压轴方向为正，同时极化方向的正方向朝上。
“数据写入动作”将数据写入存储器单元时，在字线WL上施加高电压使得旁路晶体管Q0、Q1导通后，位线BL0、BL1处于低电压状态，阳极线PL上施加正极性的脉冲电压。这样，2个强电介质电容器C0、C1在图23中的点51处写入极化值。
接着，在写入数据“0”时，在位线BL1上施加正极性的脉冲电压。这样，强电介质电容器C1沿滞后曲线50的轨迹，在点52写入极化值。
另一方面，在写入数据“1”时，在位线BL0上施加正极性的脉冲电压。这样，强电介质电容器C0沿滞后曲线50的轨迹，在点52写入极化值。还有，加上写入脉冲电压后，字线WL处于低电位。
通过写入动作，数据为“0”时，强电介质电容器C0中记录正的极化值(点51)，同时强电介质电容器C1记录负的极化值(点52)。数据为“1”时，强电介质电容器C0中记录负的极化值(点52)，同时强电介质电容器C1记录正的极化值(点51)。这样，在2个强电介质电容器C0、C1中互补地写入极化值。
“数据读出动作”从存储器单元读出数据时，预先使位线BL0、BL1处于低电位状态，然后在字线WL上施加高电压使得旁路晶体管Q0、Q1处于导通状态，在阳极线CP上施加高电压。这样，处于点51的极化状态的强电介质电容器沿图24所示的轨迹53，到达点54的极化状态。另一方面，处于点52的极化状态的强电介质电容器沿图25所示的轨迹55，到达点56的极化状态。
与初始极化状态51、52和新极化状态54、56的差值相当的电荷产生在位线BL0、BL1的位线电容量CBL0、CBL1。这一电荷通过位线电容量CBL0、CBL1变换成位线电压并通过由交叉耦合反相器INV0、INV1组成的读出放大器而被放大。即存储在强电介质电容器C0、C1中的极化状态为点51、52时，因为位线BL0上产生的电荷(点54-点51)小于位线BL1上产生的电荷(点56-点52)，所以位线BL0输出低电位。另一方面，存储在强电介质电容器C0、C1中的极化状态为点52、51时，因为位线BL0上产生的电荷(点56-点52)大于位线BL1上产生的电荷(点54-点51)，所以位线BL0输出高电位。
前者存储的极化状态相当于数据“0”，所以判定位线BL0的低电位输出为数据“0”，后者存储的极化状态相当于数据“1”，所以判定位线BL0的高电位输出为数据“1”，从而正确进行数据的读出。
数据读出后，阳极线CP恢复到低电位。此时2个强电介质电容器C0、C1的极化沿着图24的轨迹57或者图25的轨迹55，到达点51或者点59。
读出动作开始前存储的极化值为互补状态，读出动作后则变成同一极性的极化状态，所以这是破坏方式的读出动作。
因此，通过再次进行上述写入动作，使强电介质电容器C0、C1恢复到读出动作开始前的互补极化状态，从而完成读出动作。
发明内容
(本发明需要解决的问题)但是，如果组成存储器单元的强电介质电容器在存储了极化的状态下处于高温环境，极化状态就会保留下来，从而产生极化难以反转的问题。这一现象称为痕迹。对于留有痕迹的强电介质电容器，滞后特性会沿电压轴方向移动，因此数据读出动作时产生的电荷量减少，从而动作余量减少。下面详细说明这一问题。
如前所述，过去的半导体存储装置中，2个强电介质电容器C0、C1互补地存储极化值，图26(a)表示存储了正的极化值(点51)，图26(b)表示存储了负的极化值(点52)。2个强电介质电容器C0、C1在初始状态具有虚线表示的滞后曲线60，二者显示完全相同的特性。如果在高温(例如85℃)下长时间(例如100小时)放置，滞后曲线60沿电压轴方向移动。移动方向与存储的极化有关。图26(a)为正的极化值(点51)，移动方向为负电压方向，从而得到滞后曲线61。另外，图26(b)为负的极化值(点52)，移动方向为正电压方向，从而得到滞后曲线62。
然后，半导体存储装置即使恢复到通常的动作温度(例如27℃)，滞后曲线已经产生移动的强电介质电容器已不再回到初始滞后曲线60，而保留移动后的滞后曲线61、62。
进行数据读出动作时所描绘的轨迹也与初始状态不同，图26(a)时的产生电荷为(点63-点51)，图26(b)时的产生电荷为(点64-点52)。从而可知，在存储了负的极化值的图26(b)的情况下，产生的电荷量小于虚线表示的初始状态。这样将减少位线BL0、BL1的电位差，从而降低由交叉耦合反相器INV0、INV1组成的读出放大器的放大倍数以及输出的动作余量。
另外，留有痕迹的强电介质电容器在数据的数据写入动作中也会发生问题。即，将图26(a)的极化值(点51)和图26(b)的极化值(点52)写成反极性时，极化值将为图26(a)的点65和图26(b)的点66。这样，2个强电介质电容器C0、C1的极化值的差(点66-点65)小于初始状态的极化值的差(点51-点52)，数据保持特性(记忆特性)出现退化。
考虑到上述情况，本发明的目的为在将数据作为极化值进行存储的强电介质电容器的2个电极之间施加读出电压以增加读出极化值时的动作余量。
(解决问题的方法)为了达到上述目的，本发明的半导体存储装置由分别具有将数据作为极化值进行存储的第1强电介质电容器的多个存储器单元、在构成多个存储器单元中的作为数据读出对象的存储器单元的第1强电介质电容器的2个电极之间施加第1读出电压的第1电压施加单元、通过检测在第1强电介质电容器的2个电极之间施加第1读出电压时的第1强电介质电容器的极化值来读出存储在第1强电介质电容器的数据的读出单元所组成，第1强电介质电容器的滞后曲线向与第1读出电压的极性相反的电压侧移动。
根据本发明的半导体存储装置，由于第1强电介质电容器的滞后曲线已经预先向与第1读出电压的极性相反的电压侧移动，施加第1读出电压以后滞后曲线不会发生移动。此时，由于滞后曲线向与第1读出电压的极性相反的电压侧移动，从而增加了数据读出时的余量。
本发明的半导体存储装置中的数据为互补数据，多个的存储器单元也可以分别具有存储互补数据的一对第1强电介质电容器。
这样，半导体存储装置即使为具有存储互补数据的一对第1强电介质电容器、即2T2C型半导体存储装置，也能够增加读出数据时的余量。
此时，最好具有在一对第1强电介质电容器中写入同一极化值的单元。
这样，存储器单元具有存储互补数据的一对第1强电介质电容器、即2T2C型半导体存储装置时，在制造工序中，可以将同一数据写入一对第1强电介质电容器中。
本发明的半导体存储装置中，数据为2值数据，多个存储器单元分别具有一个存储2值数据的第1强电介质电容器，还具有由将2值数据作为极化值存储的第2强电介质电容器所组成的参照单元、在第2强电介质电容器的2个电极之间施加第2读出电压的第2电压施加单元，读出单元最好是将在第1强电介质电容器的2个电极之间施加第1读出电压时的第1强电介质电容器的极化值与在第2强电介质电容器的2个电极之间施加第2读出电压时的第2强电介质电容器的极化值进行比较，从而读出在第1强电介质电容器中存储的2值数据，第2强电介质电容器的滞后曲线向与第2读出电压的极性相反的电压侧移动。
这样，半导体存储装置即使为除了具有存储要保存的数据的存储器单元、还具有存储参照数据的参照单元、即1T1C型半导体存储装置，也可以增加数据读出时的余量。
此时，参照单元最好由具有存储与互补数据的一方相对应的极化值的第2强电介质电容器的第1参照单元和具有存储与互补数据的另一方相对应的极化值的第2强电介质电容器的第2参照单元组成，并且还具有向第1强电介质电容器和第2强电介质电容器中写入同一极化值的单元。
这样，对于具有存储互补数据的一方的第1参照单元和具有存储互补数据的另一方的第2参照单元的半导体存储装置，在制造工序中，可以向构成第1参照单元的第2强电介质电容器和构成第2参照单元的第2强电介质电容器写入同一数据。
本发明的第1半导体存储装置制造方法的特征为，对于由分别具有将数据作为极化值进行存储的强电介质电容器的多个存储器单元、在构成多个存储器单元中的作为数据读出对象的存储器单元的强电介质电容器的2个电极之间施加读出电压，并通过检测强电介质电容器的极化值来读出存储在强电介质电容器的数据的读出单元所组成的半导体存储装置的制造方法，具有在强电介质电容器中多次施加与读出电压相同极性的第1电压的绝对值大于与读出电压相反极性的第2电压的绝对值的AC电压的工序。
根据第1半导体存储装置制造方法，由于具有在强电介质电容器中多次施加与读出电压相同极性的第1电压的绝对值大于与读出电压相反极性的第2电压的绝对值的AC电压的工序，从而可以使强电介质电容器的滞后曲线确实向与读出电压的极性相反的电压侧移动。此时，由于多次施加上述AC电压，即使对于小的滞后曲线的移动量，也能够极大提高半导体存储装置的可靠性。
本发明的第2半导体存储装置制造方法的特征为，对于由分别具有将互补数据作为极化值进行存储的一对强电介质电容器的多个存储器单元、在构成多个存储器单元中的作为数据读出对象的存储器单元的一对强电介质电容器的2个电极之间施加读出电压的电压施加单元、通过检测在一对强电介质电容器的2个电极之间施加读出电压时的一对强电介质电容器的极化值来读出存储在一对强电介质电容器的互补数据的读出单元所组成的半导体存储装置的制造方法，具有在一对强电介质电容器中写入同一极化值后、通过对写入同一极化值的一对强电介质电容器进行加热、使一对强电介质电容器的各自的滞后曲线向与读出电压的极性相反的电压侧移动的工序。
根据第2半导体存储装置的制造方法，由于具有在一对强电介质电容器中写入同一极化值后、通过对写入同一极化值的该一对强电介质电容器进行加热、使该一对强电介质电容器的滞后曲线向与读出电压的极性相反的电压侧移动的工序，对于制造存储器单元具有存储互补数据的一对强电介质电容器，即2T2C型半导体存储装置的工序，可以使一对强电介质电容器的滞后曲线确实向与读出电压的极性相反的电压侧移动。
第2半导体存储装置的制造方法中，向一对强电介质电容器写入同一极化值的工序最好包括施加写入电压的工序，写入电压高于通常动作时在一对强电介质电容器的2个电极间施加的电压。
这样，在制造工序中形成的滞后曲线的移动量可以大于通常动作时产生的滞后曲线的移动量。另外，对于滞后曲线已经发生移动的强电介质电容器，通常动作时即使施加读出电压，恢复到滞后曲线的初始状态的趋势很小，从而半导体存储装置可以稳定动作。
对于第2半导体存储装置的制造方法，对一对强电介质电容器进行加热的工序中的温度最好高于通常动作时一对强电介质电容器能够达到的温度。
这样，在制造工序中形成的滞后曲线的移动量能够大于通常动作时产生的滞后曲线的移动量。另外，对于滞后曲线已经发生移动的强电介质电容器，通常动作时，即使施加读出电压，恢复到滞后曲线的初始状态的趋势很小，从而半导体存储装置可以稳定动作。
本发明的第3半导体存储装置制造方法的特征为，对于由分别具有将2值数据作为极化值存储的第1强电介质电容器的多个存储器单元、在构成多个存储器单元中的作为数据读出对象的存储器的第1强电介质电容器的2个电极之间施加第1读出电压的第1电压施加单元、具有将2值数据作为极化值存储的第2强电介质电容器的参照单元、在第2强电介质电容器的2个电极之间施加第2读出电压的第2电压施加单元、将在第1强电介质电容器的2个电极之间施加第1读出电压时的第1强电介质电容器的极化值与在第2强电介质电容器的2个电极之间施加第2读出电压时的第2强电介质电容器的极化值进行比较、从而读出在第1强电介质电容器中存储的2值数据的读出单元组成的半导体存储装置的制造方法，具有在向第1强电介质电容器和第2强电介质电容器中写入同一极化值后、通过对写入了同一极化值的第1和第2强电介质电容器进行加热、使第1强电介质电容器的滞后曲线向与第1读出电压的极性相反的电压侧移动、同时使第2强电介质电容器的滞后曲线向与第2读出电压的极性相反的电压侧移动的工序。
根据第3半导体存储装置的制造方法，由于具有在向第1强电介质电容器和第2强电介质电容器中写入同一极化值后、通过对该第1和第2强电介质电容器进行加热、使该第1和第2强电介质电容器的滞后曲线向与读出电压的极性相反的电压侧移动的工序，对于除了具有存储要保存的数据的存储器单元、还具有存储参照数据的参照单元、即1T1C型半导体存储装置的制造工序，能够确实使第1和第2强电介质电容器的滞后曲线向与读出电压的极性相反的电压侧移动。
第3半导体存储装置的制造方法中，向第1和第2强电介质电容器中写入同一极化值的工序最好包括施加写入电压的工序，写入电压大于通常动作时在第1和第2强电介质电容器的2个电极间施加的电压。
这样，在制造工序中形成的滞后曲线的移动量能够大于通常动作时产生的滞后曲线的移动量。另外，对于滞后曲线已经发生移动的第1和第2强电介质电容器，通常动作时，即使施加读出电压，恢复到滞后曲线的初始状态的趋势很小，从而半导体存储装置可以稳定动作。
对于第3半导体存储装置制造方法，对第1和第2强电介质电容器进行加热的工序中的温度最好高于通常动作时第1和第2强电介质电容器能够达到的温度。
这样，在制造工序中形成的滞后曲线的移动量能够大于通常动作时产生的滞后曲线的移动量。另外，对于滞后曲线已经发生移动的第1和第2强电介质电容器，通常动作时，即使施加读出电压，恢复到滞后曲线的初始状态的趋势很小，从而半导体存储装置可以稳定动作。
本发明的半导体存储装置的驱动方法的特征为，对于具有将2值数据作为极化值存储的强电介质电容器的多个存储器单元、在构成多个存储器单元中的作为数据读出对象的存储器的强电介质电容器的2个电极之间施加读出电压的电压施加单元、通过检测在强电介质电容器的2个电极之间施加读出电压时的强电介质电容器的极化值从而读出在强电介质电容器中存储的数据的读出单元、使强电介质电容器的滞后曲线向与读出电压的极性相反的电压侧移动的半导体存储装置的驱动方法，具有在强电介质电容器的2个电极之间施加写入电压的工序，从而使存储2值数据的一方时的强电介质电容器的极化的第1绝对值和存储2值数据的另一方时的强电介质电容器的极化的第2绝对值互不相同。
根据本发明的半导体存储装置的驱动方法，由于能够降低写入2值数据时的极化发生反转的区域，所以可以抑制强电介质的疲劳劣化，提高半导体存储装置的可靠性。
本发明的半导体存储装置的驱动方法中，与第1和第2绝对值中的较大一方相对应的写入电压的极性和读出电压的极性最好相等。
这样，强电介质电容器放置在高温下时，第1绝对值和第2绝对值中的较大一方的强电介质电容器的滞后曲线向与读出电压的极性相反的方向(以下称为A方向)大幅移动，第1绝对值和第2绝对值中的较小一方的强电介质电容器的滞后曲线向与读出电压的极性相同的方向(以下称为B方向)小幅移动。由于滞后曲线在A方向的移动基本上不会使读出电荷量发生变化，所以即使发生大幅移动也没有问题。另外虽然滞后曲线在B方向的移动会使读出电荷量发生敏感变化，但由于移动量小，所以不会出现什么问题。因此，由于能够抑制高温下的强电介质电容器的滞后曲线的变化对读出电荷量变化产生的影响，从而半导体存储装置可以稳定动作。还有，如果与本结构相反，与第1绝对值和第2绝对值中的较小一方相对应的写入电压的极性和读出电压的极性如果相同，强电介质电容器在高温下放置时的滞后曲线的变化将对读出电荷量的变化产生很大影响，从而降低动作余量。
本发明的半导体存储装置的驱动方法中，第1绝对值和第2绝对值中的较小一方的值最好基本为零。
这样，第1绝对值和第2绝对值中的较小一方、即存储的极化值基本为零的强电介质电容器即使放置在高温下，由于滞后曲线不发生移动，所以半导体存储装置可以稳定动作。
本发明的半导体存储装置的驱动方法中，强电介质电容器的极化为第1绝对值的第1写入电压和强电介质电容器的极化为第2绝对值的第2写入电压最好由不同的电压源供给。
这样，由于可以使写入2值数据的一方时的电压与写入2值数据的另一方时的电压不相同，从而容易进行2值数据的写入动作。
本发明的半导体存储装置的驱动方法中，读出电压最好低于强电介质电容器的耐压强度。
这样，由于数据的读出动作前后的极化不会发生反转，从而在读出动作以后也可以维持所存储的极化，即能够实现非破坏方式的读出动作。因此，没有必要在数据读出动作后再进行写入动作，从而可以实现读出速度的高速化。另外，可以抑制伴随极化反转而出现的强电介质薄膜的疲劳劣化，从而显著增加读出的可能次数。
图1表示对于本发明的第1实施方式的半导体存储装置的存储器单元及其周边电路，向强电介质电容器中写入同一极化值时的开关切换状态。
图2表示对于本发明的第1实施方式的半导体存储装置的存储器单元及其周边电路，向强电介质电容器中写入数据时的开关切换状态。
图3表示对于本发明的第1实施方式的半导体存储装置的存储器单元及其周边电路，从强电介质电容器读出数据时的开关切换状态。
图4(a)、(b)和(c)为本发明的第1实施方式的半导体存储装置上施加的电压脉冲，(a)为写入同一极化的情况，(b)为写入数据的情况，(c)为读出数据的情况。
图5表示构成本发明的第1实施方式的半导体存储装置的强电介质电容器的极化的滞后特性。
图6表示向构成本发明的第1实施方式的半导体存储装置的强电介质电容器写入数据后的极化的滞后特性。
图7(a)、(b)表示从构成本发明的第1实施方式的半导体存储装置的强电介质电容器读出数据后的极化的滞后特性。
图8(a)表示本发明的第1实施方式的半导体存储装置在150℃保存时的高温保存时间与滞后的电压移动的关系，(b)表示本发明的第1实施方式的半导体存储装置在85℃下施加+1.8V和-1.2V的非对称AC电压脉冲时的AC电压脉冲的施加次数与滞后电压移动的关系。
图9表示对于本发明的第2实施方式的半导体存储装置的存储器单元及其周边电路，向强电介质电容器中写入同一极化值时的开关切换状态。
图10表示对于本发明的第2实施方式的半导体存储装置的存储器单元及其周边电路，向强电介质电容器中写入数据时的开关切换状态。
图11表示对于本发明的第2实施方式的半导体存储装置的存储器单元及其周边电路，从强电介质电容器读出数据时的开关切换状态。
图12表示对于本发明的第2实施方式的半导体存储装置写入同一极化值时所施加的电压脉冲。
图13表示对于本发明的第2实施方式的半导体存储装置写入数据时所施加的电压脉冲。
图14表示从本发明的第2实施方式的半导体存储装置读出数据时的所施加的电压脉冲。
图15表示构成本发明的第2实施方式的半导体存储装置的强电介质电容器的极化的滞后特性。
图16表示向构成本发明的第2实施方式的半导体存储装置的强电介质电容器写入数据后的极化的滞后特性。
图17(a)、(b)表示从构成本发明的第2实施方式的半导体存储装置的强电介质电容器读出数据后的极化的滞后特性。
图18表示对于本发明的第3实施方式的半导体存储装置的存储器单元及其周边电路，向强电介质电容器中写入同一极化值时的开关切换状态。
图19表示对于本发明的第3实施方式的半导体存储装置的存储器单元及其周边电路，向强电介质电容器中写入数据时的开关切换状态。
图20表示对于本发明的第3实施方式的半导体存储装置的存储器单元及其周边电路，从强电介质电容器读出数据时的开关切换状态。
图21(a)、(b)、(c)和(d)表示对于本发明的第3实施方式的半导体存储装置所施加的电压脉冲。(a)为写入同一极化值时的情况，(b)为向参照单元写入数据时的情况，(c)为向存储器单元写入数据时的情况，(d)为读出数据时的情况。
图22表示现有的半导体存储装置的存储器单元以及周边电路。
图23表示构成现有的半导体存储装置的强电介质电容器的极化的滞后特性。
图24表示向构成现有的半导体存储装置的强电介质电容器写入数据后的极化的滞后特性。
图25表示从构成过去的半导体存储装置的强电介质电容器读出数据后的极化的滞后特性。
图26(a)和(b)表示向构成过去的半导体存储装置的强电介质电容器写入互补数据后的极化的滞后特性。
符号说明C0，C1-强电介质电容器；Q0，Q1-旁路晶体管；CP-单元阳极线；BL0，BL1-位线；CBL0，CBL1-位线电容量；WL-字线；SW11，SW12，SW13-开关；INV0，INV1-反向器；BUF1，BUF2-缓冲器；AND0，AND1-与门；SW11，SW12，SW13-开关；DL0，DL1-数据输出输入接口；PWL-字线起动信号；PCP-阳极线起动信号；PDW-写入起动信号；C00，C01，C10，C11-强电介质电容器；Q00，Q01，Q10，Q11-旁路晶体管；QG0，QG1-增益晶体管；QR0，QR1-复位晶体管；CP0，CP1-单元阳极线；BL0，BL1-位线；SBL0，SBL1-副位线；WL0，WL1-字线；RST-复位线；RE-读出单元选择线；SW21，SW22，SW23-开关；INV0，INV1-反向器；BUF01，BUF02，BUF11，BUF12-缓冲器；NOR0，NOR1-或非门；SW21，SW22，SW23-开关；DL0，DL1-数据输出输入接口；PWL0，PWL1-字线起动信号；PCP0，PCP1-阳极线起动信号；PDWB-写入起动信号；C0，C1，CR0，CR1-强电介质电容器；Q0，Q1，QR0，QR1-旁路晶体管；CP0，CP1，CPR-阳极线；BL0，BLR0，BLR1-位线；CBL0，CBLR0，CBLR1-位线电容量；WL0，WL1，WLR-字线；SW31，SW32，SW33，SW34-开关；INV0，INV1-反向器；AND0，ANDR1，ANDR1-与门；BW0，BW1，BWR，BC0，BC1，BCR-缓冲器；DL0，DL1-数据输出输入接口；PWL0，PWL1，PWLR-字线起动信号；PCP0，PCP1，PCPR-阳极线起动信号；PDW-写入起动信号。
具体实施例方式
(第1实施方式)以下参照图1-图8，说明本发明的第1实施方式的半导体存储装置及其驱动方法。
图1、图2和图3表示第1实施方式的半导体存储装置的存储器单元及其周边电路。图1表示强电介质电容器中写入同一极化值时的开关切换状态。图2表示强电介质电容器中写入数据时的开关切换状态。图3表示从强电介质电容器读出数据时的开关切换状态。
如图1、图2和图3所示，存储器单元具有2个强电介质电容器C0、C1和2个旁路晶体管Q0、Q1，即为所谓2T2C型存储器单元。强电介质电容器C0的第1电极与旁路晶体管Q0的源极连接，强电介质电容器C1的第1电极与旁路晶体管Q1的源极连接，强电介质电容器C0、C1的第2电极与单元阳极线CP连接在一起。旁路晶体管Q0的漏极与位线BL0连接，旁路晶体管Q1的漏极与位线BL1连接，位线BL0的位线电容量用CBL0来表示，位线BL1的位线电容量用CBL1来表示。还有，位线电容量CBL0与位线电容量CBL1相等。旁路晶体管Q0的栅极以及旁路晶体管Q1的栅极与字线WL连接在一起。
位线BL0、BL1的各自的一端与开关SW11连接，开关SW11的一端与由反向器INV0和反向器INV1组成的读出放大器连接，同时开关SW11的另端分别与与门AND0和与门AND1连接。组成读出放大器的反向器INV0、INV1的电源供给线VDD与开关SW12连接，同时读出放大器的输出与与门AND0、AND1以及开关SW13连接。
开关SW13的一端与电源(VDD)连接，同时开关的另一端作为数据输入输出接口。另外，与门AND0、AND1与写入起动信号PDW连接，与门AND0、AND1的电源为VDW。
与字线起动信号PWL相对应的来自缓冲器BUF1的VPP电压脉冲加在字线WL上，与阳极线起动信号PCP相对应的来自缓冲器BUF2的VDD电压脉冲加在阳极线CP上。
开关SW11、SW12、SW13随着对强电介质电容器进行的动作而进行切换，图1表示在构成2T2C型存储器单元的2个强电介质电容器中写入同一极化值时的开关状态，图2表示在2个强电介质电容器中写入数据时的开关状态，图3表示从2个强电介质电容器读取数据时的开关状态。
(同一极化值写入工序)以下说明对于结束了扩散和检查工序的半导体存储装置，在构成2T2C型存储器单元的2个强电介质电容器中写入同一极化值的工序。写入同一极化值时，使位线BL0、BL1处于低电位，然后在如图1所示的开关状态下，施加如图4(a)所示的电压脉冲。
首先，通过施加字线起动信号PWL，缓冲器BUF1在字线WL上加上正电压脉冲(VPP电压，例如3.3V)，使旁路晶体管Q0、Q1处于导通状态。在此状态下，加上阳极线起动信号PCP，从缓冲器BUF2向阳极线CP输出正电压的脉冲(VDD电压，例如1.8V)。这样，电压VDD从阳极线CP加到2个强电介质电容器C0、C1上后又被除去，所以通过阳极线CP在2个强电介质电容器C0、C1中写入朝上的极化。
图5表示强电介质电容器C0、C1的极化的滞后特性。图5中，在阳极线CP上施加正电压的脉冲时，电压轴的方向为正，同时极化方向也向上为正。当加上如图4(a)所示的脉冲时，强电介质电容器C0、C1的极化值为点10的位置。
对于半导体存储装置的所有的存储器单元的强电介质电容器均进行该同一极化值写入工序，对所有的强电介质电容器写入正的极化值。此时2个强电介质电容器C0、C1的极化滞后曲线如图5的虚线11所示，相对原点对称。
(高温保存工序)以下说明同一极化值写入工序结束后，对半导体存储装置进行的高温保存工序。
即当将半导体存储装置放入温度高于半导体存储装置的动作温度规定(例如-20～+85℃)的高温(例如150℃)的炉内，在此状态下长时间(例如10小时)保存。由于所有的强电介质电容器处于正的极化状态，如图5的实线12所示，滞后曲线向负电压方向移动。
半导体存储装置出厂前，均经过了上述同一极化值写入工序和高温保存工序，所有的强电介质电容器的滞后曲线均向负电压方向发生了移动。
(数据写入动作)以下说明数据写入动作。数据写入动作的对象是所有的强电介质电容器的滞后曲线均向负电压方向发生了移动的半导体存储装置。数据写入动作中处于图2所示的开关状态，施加如图4(b)所示的电压脉冲。
首先，通过施加字线起动信号PWL，缓冲器BUF1在字线WL上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q0、Q1处于导通状态。在此状态下，加上阳极线起动信号PCP，从缓冲器BUF2向阳极线CP输出正电压的脉冲(VDD电平，例如1.8V)。
接着，当写入数据为“0”时，如图4(b)中的实线所示，在数据输出输入接口DL0加上低电压，并且在数据输出输入接口DL1加上高电压。当写入数据为“1”时，如图4(b)中的虚线所示，在数据输出输入接口DL0加上高电压，并且在数据输出输入接口DL1加上低电压。在与门AND0或与门AND1加上写入起动信号PDW。与施加有高电压的数据输出输入接口DL0、DL1相连接的与门AND0或与门AND1与写入起动信号PDW同步地向位线BL0或BL1输出正电压的脉冲(VDW电平，例如1.0V)。
在上述写入动作中，在阳极线CP施加正电压时，所施加的电压(VDD＝1.8V)使强电介质电容器的极化达到饱和。在位线BL0或BL1施加正电压时，所施加的电压(VDW＝1.0V)使强电介质电容器的极化为零。即，写入数据“0”时，强电介质电容器C0、C1的极化位于图6所示的极化滞后曲线13上的点10和点14的位置。写入数据“1”时，强电介质电容器C0、C1的极化位于图6所示的极化滞后曲线13上的点14和点10的位置。这样，在2个强电介质电容器C0、C1中互补地写入正的极化值和零的极化值。
(数据读出动作)以下说明数据读出动作。数据读出动作中，预先使位线BL0、BL1处于低电位，然后在如图3所示的开关状态下，加上如图4(c)所示的电压脉冲。
首先，通过施加字线起动信号PWL，缓冲器BUF1在字线WL上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q0、Q1处于导通状态。在此状态下，加上阳极线起动信号PCP，从缓冲器BUF2向阳极线CP输出正电压的脉冲(VDD电平，例如1.8V)。这样，极化处于点10的强电介质电容器C0、C1的极化位置沿如图7(a)所示的轨迹15到达点16。另一方面，极化处于点14的强电介质电容器C0、C1的极化位置沿如图7(b)所示的轨迹17到达点18。
与初始极化状态的点10和新极化状态的点16的差值以及初始极化状态的点14和新极化状态的点18的差值相当的电荷产生在位线BL0的位线电容量CBL0以及位线BL1的位线电容量CBL1。这一电荷通过位线电容量CBL0、CBL1变换成位线电压，通过由交叉耦合反相器INV0、INV1组成的读出放大器而被放大输出到数据输出输入接口DL0、DL1。
即存储在强电介质电容器C0、C1中的极化的位置为点10和点14时，因为位线BL0上产生的电荷(点16-点10)小于位线BL1上产生的电荷(点18-点14)，所以位线BL0输出低电位。另一方面，存储在强电介质电容器C0、C1中的极化的位置为点14和10时，因为位线BL0上产生的电荷(点18-点14)大于位线BL1上产生的电荷(点16-点10)，所以位线BL0输出高电位。
前者存储的极化状态相当于数据“0”，所以判定位线BL0的低电位输出为数据“0”，后者存储的极化状态相当于数据“1”，所以判定位线BL0的高电位输出为数据“1”，从而正确进行数据的读出动作。
数据读出后，阳极线CP恢复到低电位。此时2个强电介质电容器C0、C1的极化沿着图7(a)的轨迹13或者图7(b)的轨迹19，到达点10或者点20。
根据上述动作，读出动作开始前存储的极化值为互补状态，读出动作后则变成同一极性的极化状态，所以这是破坏方式的读出动作。
因此，按照图4(c)中箭头表示的SW切换定时，开关SW12切换到右侧，与与门AND0和位线BL0连接，同时与与门AND1和位线BL1连接，施加阳极线起动信号PCP和写入起动信号PDW。此时，读出放大器锁定了读出的数据，通过进行与上述数据写入动作相同的动作，再次将数据写入强电介质电容器，从而恢复到读出动作开始前的互补的极化状态，然后结束读出动作。
但是，在第1实施方式中，同一极化值的写入工序中从缓冲器BUF2向阳极线CP输出正电压的脉冲为VDD电平(例如1.8V)。但是，在规定电压内，所加的脉冲电压值越大越好。如果加的电压值较大，就可以缩短作为后续工序的高温保存工序的时间。
另外，在第1实施方式中，通过同一极化值的写入工序之后的高温保存工序，使滞后曲线发生移动。图8(a)表示在高于通常动作时半导体存储装置即强电介质电容器C0、C1达到的温度(动作温度规格)的上限的高温150℃下高温保存时间与滞后电压移动的关系。
也可以在炉温设定在半导体存储装置的动作温度的上限值或高于此温度的炉内放入半导体存储装置，对强电介质电容器C0、C1施加复数次AC电压。此时，AC电压为非对称性波形，与在读出工序中加在强电介质电容器C0、C1的电压极性相同的电压的绝对值大于与加在强电介质电容器C0、C1的电压极性相反的电压的绝对值。具体来说，通过反复进行上述数据“0”以及数据“1”的写入动作，在构成互补单元的2个强电介质电容器C0、C1上施加非对称的AC电压。图8(b)表示在动作温度规格的上限值85℃下施加+1.8V和-1.2V的AC电压脉冲的次数与滞后电压移动的关系。
同一极化值的写入工序之后，通过高温保存使滞后发生移动的半导体芯片与施加过非对称AC电压脉冲的半导体芯片的高温保存特性分析表明，即使二者的滞后移动电压值相同，施加非对称AC电压脉冲方式的高温特性优于通过高温保存的方式。例如，通过确认记录了数据的2K位存储器单元在125℃的环境下放置后能否正确读出数据，发现施加非对称AC电压脉冲方式的场合的错位率小于高温保存方式的场合的错位率的十分之一。还有，通过高温保存方式使滞后发生移动的半导体芯片与滞后没有发生移动的半导体芯片相比，高温保存特性自然得到了改善。
另外，在非对称AC电压脉冲的情况下，通过改变各自极性脉冲的施加时间、增长低电压脉冲的施加时间，滞后曲线向正方向移动。即使在这种正的移动方向时，也与上述一样提高了可靠性。因此，不管滞后曲线的移动量或移动方向如何，非对称AC电压脉冲方式确实能有效地提高可靠性。
(第2实施方式)以下参照图9-图17，说明本发明的第2实施方式的半导体存储装置及其驱动方法。
图9、图10和图11表示第2实施方式的半导体存储装置的存储器单元及其周边电路。图9表示强电介质电容器中写入同一极化值时的开关切换状态。图10表示强电介质电容器中写入数据时的开关切换状态。图11表示从强电介质电容器读出数据时的开关切换状态。
如图9、图10和图11所示，多个存储器单元沿字线方向和位线方向呈阵列状配置，第1存储器单元为具有强电介质电容器C00、C01和旁路晶体管Q00、Q01的2T2C型存储器单元。第2存储器单元为具有强电介质电容器C10、C11和旁路晶体管Q10、Q11的2T2C型存储器单元。强电介质电容器C00、C01、C10、C11的第1电极分别与相对应的旁路晶体管Q00、Q01、Q10、Q11的源极连接，强电介质电容器C00、C01的第2电极与单元阳极线CP0连接在一起，强电介质电容器C10、C11的第2电极与单元阳极线CP1连接在一起。旁路晶体管Q00、Q10的漏极与副位线SBL0连接在一起，旁路晶体管Q10、Q11的漏极与副位线SBL1连接。副位线SBL0的一端与增益晶体管QG0的栅极以及复位晶体管QR0的漏极连接，副位线SBL1的一端与增益晶体管QG1的栅极以及复位晶体管QR1的漏极连接。增益晶体管QG0、QG1的漏极与位线BL0、BL1连接，增益晶体管QG0、QG1的源极与复位线RST连接。复位晶体管QR0、QR1的栅极与读出单元选择线RE连接，复位晶体管QR0、QR1的源极与复位线RST连接。位线BL0、BL1的一端与开关SW22和由反向器INV0和反向器INV1组成的读出放大器连接，读出放大器与电源(VDD)之间连接有开关SW21。可以通过开关SW22来选择接地电位(VSS)或数据输出输入接口。读出放大器的输出以及起动信号PDWB输入到或非门NOR0、NOR1，或非门NOR0、NOR1的电源为VDW。电源电压VDD或电源电压VRD通过开关SW23和CP电压供给线向驱动阳极线CP0、CP1的缓冲器BUF02、BUF12供给电源。
(同一极化值写入工序)以下说明对于结束了扩散和检查工序的半导体存储装置，在构成2T2C型存储器单元的2个强电介质电容器中写入同一极化值的工序。写入同一极化值时，使位线BL0、BL1处于低电位，然后在如图9所示的开关状态下，施加如图12所示的电压脉冲。
首先，通过施加字线起动信号PWL0，缓冲器BUF01在字线WL0上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q00、Q01处于导通状态。在此状态下，加上阳极线起动信号PCP0，从缓冲器BUF02向阳极线CP0输出正电压的脉冲(VDD电平，例如1.8V)。这样，电压VDD从阳极线CP0加到2个强电介质电容器C00、C01上后又被除去，所以通过阳极线CP0而在2个强电介质电容器C00、C01中写入朝上的极化。
图15表示强电介质电容器C00、C01的极化的滞后特性。图15中，在阳极线CP0上施加正电压的脉冲时，电压轴的方向为正，同时极化方向也向上为正。当加上如图12所示的脉冲时，强电介质电容器C00、C01的极化值为点30的位置。
对于半导体存储装置的所有的存储器单元的强电介质电容器均进行该同一极化值写入工序，对所有的强电介质电容器写入正的极化值。此时2个强电介质电容器C00、C01以及2个强电介质电容器C10、C11的极化滞后曲线如图15的虚线31所示，相对原点对称。
(高温保存工序)以下说明同一极化值写入工序结束后，对半导体存储装置进行的高温保存工序。
即当将半导体存储装置放入温度高于半导体存储装置的动作温度规定(例如-20～+85℃)的高温(例如150℃)的炉内，在此状态下长时间(例如10小时)保存。由于所有的强电介质电容器处于正的极化状态，如图15的实线32所示，滞后曲线向负电压方向移动。
半导体存储装置出厂前，均经过了上述同一极化值写入工序和高温保存工序，所有的强电介质电容器的滞后曲线均向负电压方向发生了移动。
(数据写入动作)以下说明数据写入动作。数据写入动作的对象是所有的强电介质电容器的滞后曲线均向负电压方向发生了移动的半导体存储装置。数据写入动作中处于图10所示的开关状态，施加如图13所示的电压脉冲。
首先，通过施加字线起动信号PWL0，缓冲器BUF01在字线WL0上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q00、Q01处于导通状态。在此状态下，加上阳极线起动信号PCP0，从缓冲器BUF02向阳极线CP0输出正电压的脉冲(VDD电平，例如1.8V)。
接着，当写入数据为“0”时，如图13中的虚线所示，在数据输出输入接口DL0加上低电压，并且在数据输出输入接口DL1加上高电压。当写入数据为“1”时，如图13中的实线所示，在数据输出输入接口DL0加上高电压，并且在数据输出输入接口DL1加上低电压，在或非门NOR0或或非门NOR1加上写入起动信号PDWB。与施加有低电压的数据输出输入接口DL0、DL1相连接的与或非门NOR0或者或非门NOR1与写入起动信号PDWB同步地向复位线RST0或RST1输出正电压的脉冲(VDW电平，例如1.0V)。
在上述写入动作中，在阳极线CP0施加正电压时，所施加的电压(VDD＝1.8V)使强电介质电容器的极化达到饱和。在复位线RST0或RST1施加正电压时，所施加的电压(VDW＝1.0V)使强电介质电容器的极化为零。即，写入数据“0”时，强电介质电容器C00、C01的极化位于图16所示的极化滞后曲线33上的点34和点30的位置。写入数据“1”时，强电介质电容器C00、C01的极化位于极化滞后曲线33上的点30和点34的位置。这样，在2个强电介质电容器C00、C01中互补地写入正的极化值和零的极化值。
(数据读出动作)以下说明数据读出动作。数据读出动作中，预先使位线BL0、BL1处于低电位，在写入起动信号PDWB输入高信号，在复位线RST0、RST1输入低电位，然后在如图11示的开关状态下，加上如图14所示的电压脉冲。
首先，通过施加字线起动信号PWL0，缓冲器BUF01在字线WL0上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q00、Q01处于导通状态。在此状态下，加上RE线起动信号PRE，缓冲器BUFR使读出单元选择线RE处于低电位，复位晶体管QR0、QR1处于断开状态。
接着，通过施加阳极线起动信号PCP0，缓冲器BUF02向阳极线CP0输出正电压的脉冲(VDD电平，例如1.2V)。在副位线SBL0、SBL1上发生由强电介质电容器C00、C01的电容量和增益晶体管QG0、QG1的栅极电容量的电容量分割的电位。此时，在不超过强电介质电容器的耐压情况下，所记录的极化值为零的强电介质电容器上施加的电压确定了读出电压VRD值以及增益晶体管QG0、QG1的栅极电容量。这样，极化处于点30的强电介质电容器C00、C01的极化位置沿着如图17(a)所示的轨迹35到达点36。另一方面，极化处于点34的强电介质电容器C00、C01的极化位置沿着如图17(b)所示的轨迹37到达点38。
与初始极化状态的点30和新极化状态的点36的差值以及初始极化状态的点34和新极化状态的点38的差值相当的电荷产生在副位线SBL0、SBL1的电容量。这一电荷通过栅极电容量变换成电压，增益晶体管QG0、QG1的漏极？源极间阻抗也随之变化。这一电压变化通过与位线BL0、BL1的一端连接的由交叉耦合反相器INV0、INV1组成的读出放大器被探测出来，所探测到的电位被放大输出到数据输出输入接口DL0、DL1。
即存储在强电介质电容器C00、C01中的极化的位置为点30和点34时，因为副位线SBL0上产生的电荷(点36-点30)小于副位线SBL1上产生的电荷(点38-点34)，所以增益晶体管QG0的漏极？源极间阻抗大，位线BL0输出高电位。另一方面，存储在强电介质电容器C00、C01中的极化的位置为点34和30时，因为副位线SBL0上产生的电荷(点38-点34)大于副位线SBL1上产生的电荷(点36-点30)，所以增益晶体管QG0的漏极？源极间阻抗小，位线BL0输出低电位。
前者存储的极化状态相当于数据“1”，所以判定位线BL0的高电位输出为数据“1”，后者存储的极化状态相当于数据“0”，所以判定位线BL0的低电位输出为数据“0”，从而正确进行数据的读出动作。
数据读出后，阳极线CP0恢复到低电位。此时2个强电介质电容器C00、C01的极化沿着图17(a)的轨迹35或者图17(b)的轨迹37，到达点30或者点40。
接着，使读出单元选择线RE处于高电位，复位晶体管QR0、QR1处于导通状态，强电介质电容器C00、C01的电极间电压变为零，位于点40的强电介质电容器C00、C01的极化移到点34。
根据上述动作，读出动作开始前存储的极化的位置点30和点34在读出动作后仍为同一极化，所以这是非破坏方式的读出动作。因此根据第2实施方式，数据的读出动作后不需要进行数据的再写入动作。
(第3实施方式)以下参照图18～图21，说明本发明的第3实施方式的半导体存储装置及其驱动方法。
图18、图19和图20表示第3实施方式的半导体存储装置的存储器单元及其周边电路。图18表示强电介质电容器中写入同一极化值时的开关切换状态。图19表示强电介质电容器中写入数据时的开关切换状态。图20表示从强电介质电容器读出数据时的开关切换状态。
如图18、图19和图20所示，存储器单元为具有1个强电介质电容器和1个旁路晶体管的所谓1T1C型存储器单元。第3实施方式的半导体存储装置具有由强电介质电容器C0和旁路晶体管Q0组成的存储器单元以及由强电介质电容器C1和旁路晶体管Q1组成的存储器单元。强电介质电容器C0、C1的第1电极与旁路晶体管Q0、Q1的源极连接，强电介质电容器C0、C1的第2电极与单元阳极线CP0、CP1连接。旁路晶体管Q0、Q1的漏极与位线BL0连接在一起。位线BL0的电容量由CBL0表示。旁路晶体管Q0、Q1的栅极与字线WL0，WL1连接。
另外，第3实施方式的半导体存储装置具有由与存储数据的存储器单元结构相同的2个存储器单元组成参照单元。参照单元的强电介质电容器为CR0、CR1，参照单元的旁路晶体管为QR0、QR1。在参照单元中，强电介质电容器CR0、CR1的第1电极与旁路晶体管为QR0、QR1的源极连接，强电介质电容器CR0、CR1的第2电极与单元阳极线CPR连接。旁路晶体管为QR0、QR1的漏极与位线BLR0、BLR1连接，位线BLR0、BLR1的电容量由CBLR0、CBLR1表示。还有，各位线的电容量CBLR0、CBLR1相等。旁路晶体管QR0、QR1的栅极与字线WLR连接。
位线BL0、BLR0、BLR1的各自的一端与开关SW31连接，开关SW31的一端与由反向器INV0和反向器INV1组成的读出放大器连接，开关SW31的另一端分别与与门AND0、ANDR0、ANDR1连接。开关SW32与组成读出放大器的反向器INV0和反向器INV1的电源供给线VDD连接，同时读出放大器的输出连接到与门AND0、ANDR0以及开关SW33、SW34连接。
开关SW33、SW34的另一端与电源(VDD)连接，开关的另一端作为数据输出输入接口DL0、DLR。还有，写入起动信号PDW与与门AND0、ANDR0、ANDR1连接，与门AND0、ANDR0、ANDR1的电源为VDW。
与字线起动信号PWL0、PWL1、PWLR相对应的来自缓冲器BW0、BW1、BWR的VPP电平脉冲加在字线WL0、WL1、WLR上，与阳极线起动信号PCP0、PCP1、PCPR相对应的来自缓冲器BC0、BC1、BCR的VDD电平脉冲加在阳极线CP0、CP1、CPR上。
开关SW31-SW34随着对强电介质电容器进行的动作而进行切换，图18表示在存储器单元和构成参照单元的强电介质电容器中写入同一极化值时的开关状态，图19表示在存储器单元或参照单元的强电介质电容器中写入数据时的开关状态，图20表示从存储器单元的强电介质电容器读取数据时的开关状态。
(同一极化值写入工序)以下说明对于结束了扩散和检查工序的半导体存储装置，在强电介质电容器中写入同一极化值的工序。写入同一极化值时，使位线BL0、BLR0、BLR1处于低电位，然后在如图18所示的开关状态下，对各存储器单元和参照单元顺次施加如图21(a)所示的电压脉冲。以下以对强电介质电容器C0的写入为例进行说明。
首先，通过施加字线起动信号PWL0，缓冲器BW0在字线WL0上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q0处于导通状态。在此状态下，加上阳极线起动信号PCP0，从缓冲器BC0向阳极线CP0输出正电压的脉冲(VDD电平，例如1.8V)。这样，电压VDD从阳极线CP0加到2个强电介质电容器C0上后又被除去，所以通过阳极线CP0在强电介质电容器C0中写入朝上的极化。
通过本写入工序，如第1实施方式的说明所示，强电介质电容器C0的极化的滞后特性如图5所示，强电介质电容器C0的极化值为点10的位置。
对于半导体存储装置的所有的存储器单元和参照单元的强电介质电容器均进行该同一极化值写入工序，对所有的强电介质电容器写入正的极化值。此时强电介质电容器的极化滞后曲线如图5的虚线11所示，相对原点对称。
(高温保存工序)以下说明同一极化值写入工序结束后，对半导体存储装置进行的高温保存工序。
即当将半导体存储装置放入温度高于半导体存储装置的动作温度规定(例如-20～+85℃)的高温(例如150℃)的炉内，在此状态下长时间(例如10小时)保存。由于所有的强电介质电容器处于正的极化状态，如图5的实线12所示，滞后曲线向负电压方向移动。
(参照数据写入工序)以下说明对高温保存工序结束后的半导体存储装置的参照单元写入数据的工序。
在对参照单元写入数据时，在如图19所示的开关状态下，施加如图21(b)的电压脉冲。
首先，通过施加字线起动信号PWLR，缓冲器BWR在字线WLR上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管QR0，QR1处于导通状态。在此状态下，加上阳极线起动信号PCPR，从缓冲器BCR向阳极线CPR输出正电压的脉冲(VDD电平，例如1.8V)。
在数据输出输入接口DLR上施加低电压，与门ANDR0向位线BLR0输出低电压。另一方面，与门ANDR1与写入起动信号PDW同步地向位线BLR1输出正电压的脉冲(VDW电平，例如1.0V)。
在上述写入动作中，在阳极线CPR施加正电压时，所施加的电压(VDD＝1.8V)使强电介质电容器的极化达到饱和。在位线BLR1施加正电压时，所施加的电压(VDW＝1.0V)使强电介质电容器的极化为零。即，对于第1实施方式的说明中使用过的图6，强电介质电容器CR0、CR1的极化位于极化滞后曲线13上的点10和点14的位置。这样，在2个强电介质电容器CR0、CR1中互补地写入正的极化值和零的极化值。
半导体存储装置出厂前，均经过了上述同一极化值写入工序和高温保存工序，所有的强电介质电容器的滞后曲线均向负电压方向发生了移动，其后又进行了参照数据写入工序。
(数据写入动作)以下说明数据写入动作。数据写入动作的对象是所有的强电介质电容器的滞后曲线均向负电压方向发生了移动的半导体存储装置。数据写入动作中处于图19所示的开关状态，施加如图21(c)所示的电压脉冲。以下以向强电介质电容器C0的写入为例进行说明。
首先，通过施加字线起动信号PWL0，缓冲器BW0在字线WL0上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q0处于导通状态。在此状态下，加上阳极线起动信号PCP0，从缓冲器BC0向阳极线CP0输出正电压的脉冲(VDD电平，例如1.8V)。
接着，当写入数据为“0”时，在数据输出输入接口DL0加上高电压。当写入数据为“1”时，在数据输出输入接口DL0加上低电压，然后在与门AND0加上写入起动信号PDW。与输入到数据输出输入接口DL0的电压相对应，与门AND0与低电压或写入起动信号PDW同步地向位线BL0输出正电压的脉冲(VDW电平，例如1.0V)。
在上述写入动作中，在阳极线CP0施加正电压时，所施加的电压(VDD＝1.8V)使强电介质电容器的极化达到饱和。在位线BL0施加正电压时，所施加的电压(VDW＝1.0V)使强电介质电容器的极化为零。即，写入数据“0”时，强电介质电容器C0的极化位于图6所示的极化滞后曲线13上的点14的位置。写入数据“1”时，位于点10的位置。
(数据读出动作)以下说明数据读出动作。数据读出动作中，预先使位线BL0、BLR0、BLR1处于低电位，然后在如图20所示的开关状态下，加上如图21(d)所示的电压脉冲。以下以从记录了数据“1”的强电介质电容器C0进行读出为例进行说明。
首先，通过施加字线起动信号PWL0、PWLR，缓冲器BW0、BWR在字线WL0、WLR上加上正电压脉冲(VPP电平，例如3.3V)，使旁路晶体管Q0、QR0、QR1处于导通状态。在此状态下，加上阳极线起动信号PCP0、PCPR，缓冲器BC0、BCR向阳极线CP0、CPR输出正电压的脉冲(VDD电平，例如1.8V)。这样，极化处于点10的强电介质电容器C0和CR0的极化位置沿如图7(a)所示的轨迹15到达点16。另一方面，极化处于点14的强电介质电容器CR1的极化位置沿如图7(b)所示的轨迹17到达点18。
与初始极化状态的点10和新极化状态的点16的差值以及初始极化状态的点14和新极化状态的点18的差值相当的电荷产生在位线BL0的位线电容量CBL0、位线BLR0的位线电容量CBLR0以及位线BLR1的位线电容量CBLR1。极化状态位于点10时，位线处于低电位(Vlo)。极化状态位于点14时，位线处于高电位(Vhi)。但是，由于位线BLR0与BLR1短路，电荷发生混合，位线电压处于Vlo和Vhi的中间电位(Vmi)。即与存储器单元连接的位线BL0的电位为Vlo，与参照单元连接的位线BLR0、BLR1的电位为Vmi.这种位线电位差通过由交叉耦合反相器INV0、INV1组成的读出放大器被放大，并向数据输出输入接口DL0输出低电位。
另一方面，强电介质电容器C0中存储数据“0”时，因位极化状态位于点14，位线BL0的电位为Vhi。与参照单元连接的位线BLR0、BLR1的电位Vmi之间的电位差通过读出放大器放大，并向数据输出输入接口DL0输出高电位。
通过判断位线BL0的低电位输出为数据“0”，位线BL0的高电位输出为数据“1”，从而正确进行数据的读出动作。
数据读出后，阳极线CP恢复到低电位。此时强电介质电容器C0、CR0、CR1的极化沿着图7(a)的轨迹13或者图7(b)的轨迹19，到达点10或者点20。
通过上述动作，强电介质电容器C0、CR0、CR1的极化状态均被破坏，全部处于同一极性的极化状态。
因此，按照图21(d)中箭头表示的SW切换定时，开关SW31切换到右侧，与与门AND0、ANDR0、ANDR1和位线BL0、BLR0、BLR1连接，施加阳极线起动信号PCP0、PCPR和写入起动信号PDW。此时，读出放大器锁定了读出的数据，再次将数据写入存储器单元的强电介质电容器C0，同时参照单元的强电介质电容器CR0、CR1恢复到互补的极化状态，结束读出动作。
在第3实施方式中，同一极化值的写入工序中从缓冲器BC0、BC1、BCR向阳极线CP输出的正电压的脉冲为VDD电平(例如1.8V)。但是，在规定电压内，所加的脉冲电压值越大越好。如果加的电压值较大，就可以缩短作为后续工序的高温保存工序的时间。
(发明效果)根据本发明的半导体存储装置，由于施加读出电压后滞后曲线不会移动，从而增加了数据读出时的余量。
根据本发明的第1半导体存储装置制造方法，在半导体存储装置制造工序中，能够确实使强电介质电容器的滞后曲线向与读出电压的极性向反的电压侧移动。
根据本发明的第2半导体存储装置制造方法，在所谓的2T2C型半导体存储装置制造工序中，能够确实使一对强电介质电容器的滞后曲线向与读出电压的极性向反的电压侧移动。
根据本发明的第3半导体存储装置制造方法，在所谓的1T1C型半导体存储装置制造工序中，能够确实第1和第2强电介质电容器的滞后曲线向与读出电压的极性向反的电压侧移动。
根据本发明的半导体存储装置的驱动方法，可以抑制强电介质薄膜的疲劳劣化，提高半导体存储装置的可靠性。
权利要求
1.一种半导体存储装置，其特征在于由分别具有将数据作为极化值进行存储的第1强电介质电容器的多个存储器单元、在构成所述多个存储器单元中的作为数据读出对象的存储器单元的所述第1强电介质电容器的2个电极之间施加第1读出电压的第1电压施加单元、通过检测在所述第1强电介质电容器的2个电极之间施加所述第1读出电压时的所述第1强电介质电容器的极化值来读出存储在所述第1强电介质电容器的数据的读出单元所组成，所述第1强电介质电容器的滞后曲线向与所述第1读出电压的极性相反的电压侧移动。
2.根据权利要求1所述的半导体存储装置，其特征在于所述数据为互补数据，所述多个存储器单元分别具有存储所述互补数据的一对所述第1强电介质电容器。
3.根据权利要求2所述的半导体存储装置，其特征在于还具有在一对所述第1强电介质电容器中写入同一极化值的单元。
4.根据权利要求1所述的半导体存储装置，其特征在于所述数据为2值数据，所述多个存储器单元分别具有一个存储2值数据的所述第1强电介质电容器，还具有由将2值数据作为极化值存储的第2强电介质电容器所组成的参照单元、在所述第2强电介质电容器的2个电极之间施加第2读出电压的第2电压施加单元，所述读出单元是将在所述第1强电介质电容器的2个电极之间施加所述第1读出电压时的所述第1强电介质电容器的极化值与在所述第2强电介质电容器的2个电极之间施加所述第2读出电压时的所述第2强电介质电容器的极化值进行比较，从而读出在所述第1强电介质电容器中存储的2值数据，所述第2强电介质电容器的滞后曲线向与所述第2读出电压的极性相反的电压侧移动。
5.根据权利要求4所述的半导体存储装置，其特征在于所述参照单元由具有存储与互补数据的一方相对应的极化值的所述第2强电介质电容器的第1参照单元和具有存储与互补数据的另一方相对应的极化值的所述第2强电介质电容器的第2参照单元组成，并且还具有向所述第1强电介质电容器和所述第2强电介质电容器中写入同一极化值的单元。
6.一种半导体存储装置的制造方法，其特征在于作为由分别具有将数据作为极化值进行存储的强电介质电容器的多个存储器单元、在构成所述多个存储器单元中的作为数据读出对象的存储器单元的所述强电介质电容器的2个电极之间施加读出电压、并通过检测所述强电介质电容器的极化值来读出存储在所述强电介质电容器的数据的读出单元所组成的半导体存储装置的制造方法，具有在所述强电介质电容器中多次施加与所述读出电压相同极性的第1电压的绝对值大于与所述读出电压不同极性的第2电压的绝对值的AC电压的工序。
7.一种半导体存储装置的制造方法，其特征在于作为由分别具有将互补数据作为极化值进行存储的一对强电介质电容器的多个存储器单元、在构成所述多个存储器单元中的作为数据读出对象的存储器单元的所述一对强电介质电容器的2个电极之间施加读出电压的电压施加单元、通过检测在所述一对强电介质电容器的2个电极之间施加所述读出电压时的所述一对强电介质电容器的极化值来读出存储在所述一对强电介质电容器的互补数据的读出单元所组成的半导体存储装置的制造方法，具有在所述一对强电介质电容器中写入同一极化值后、通过对写入所述同一极化值的所述一对强电介质电容器进行加热、使所述一对强电介质电容器的各滞后曲线向与所述读出电压的极性相反的电压侧移动的工序。
8.根据权利要求7所述的半导体存储装置的制造方法，其特征在于向所述一对强电介质电容器写入所述同一极化值的工序包括施加写入电压的工序，写入电压大于通常动作时在所述一对强电介质电容器的2个电极间施加的电压。
9.根据权利要求7所述的半导体存储装置的制造方法，其特征在于对所述一对强电介质电容器进行加热的工序中的温度高于通常动作时所述一对强电介质电容器能够达到的温度。
10.一种半导体存储装置的制造方法，其特征在于作为由分别具有将2值数据作为极化值存储的第1强电介质电容器的多个存储器单元、在构成所述多个存储器单元中的作为数据读出对象的存储器单元的所述第1强电介质电容器的2个电极之间施加第1读出电压的第1电压施加单元、具有将2值数据作为极化值存储的第2强电介质电容器的参照单元、在所述第2强电介质电容器的2个电极之间施加第2读出电压的第2电压施加单元、将在所述第1强电介质电容器的2个电极之间施加所述第1读出电压时的所述第1强电介质电容器的极化值与在所述第2强电介质电容器的2个电极之间施加所述第2读出电压时的所述第2强电介质电容器的极化值进行比较、从而读出在所述第1强电介质电容器中存储的2值数据的读出单元组成的半导体存储装置的制造方法，具有在向所述第1强电介质电容器和所述第2强电介质电容器中写入同一极化值后、通过对写入了所述同一极化值的所述第1和第2强电介质电容器进行加热、使所述第1强电介质电容器的滞后曲线向与所述第1读出电压的极性相反的电压侧移动、同时使所述第2强电介质电容器的滞后曲线向与所述第2读出电压的极性相反的电压侧移动的工序。
11.根据权利要求10所述的半导体存储装置的制造方法，其特征在于向所述第1和第2强电介质电容器中写入所述同一极化值的工序包括施加写入电压的工序，写入电压大于通常动作时在所述第1和第2强电介质电容器的2个电极间施加的电压。
12.根据权利要求10所述的半导体存储装置的制造方法，其特征在于对所述第1和第2强电介质电容器进行加热的工序中的温度高于通常动作时所述第1和第2强电介质电容器能够达到的温度。
13.一种半导体存储装置的驱动方法，其特征在于作为具有将2值数据作为极化值存储的强电介质电容器的多个存储器单元、在构成所述多个存储器单元中的作为数据读出对象的存储器单元的所述强电介质电容器的2个电极之间施加读出电压的电压施加单元、通过检测在所述强电介质电容器的2个电极之间施加所述读出电压时的所述强电介质电容器的极化值从而读出在所述强电介质电容器中存储的数据的读出单元所组成、使所述强电介质电容器的滞后曲线向与所述读出电压的极性相反的电压侧移动的半导体存储装置的驱动方法，具有在所述强电介质电容器的2个电极之间施加写入电压的工序，从而使存储2值数据的一方时的所述强电介质电容器的极化的第1绝对值和存储2值数据的另一方时的所述强电介质电容器的极化的第2绝对值互不相同。
14.根据权利要求13所述的半导体存储装置的驱动方法，其特征在于与所述第1绝对值和所述第2绝对值中的较大一方相对应的写入电压的极性和所述读出电压的极性相等。
15.根据权利要求13所述的半导体存储装置的驱动方法，其特征在于所述第1绝对值和所述第2绝对值中的较小一方的值基本为零。
16.根据权利要求13所述的半导体存储装置的驱动方法，其特征在于所述强电介质电容器的极化为所述第1绝对值的第1写入电压和所述强电介质电容器的极化为所述第2绝对值的第2写入电压由不同的电压源供给。
17.根据权利要求13所述的半导体存储装置的驱动方法，其特征在于所述读出电压低于所述强电介质电容器的耐压强度。
全文摘要
本发明提供一种半导体存储装置及其制造方法和驱动方法。在将数据作为极化值进行存储的强电介质电容器的2个电极上施加读出电压，以增加读出极化值时的动作余量。半导体存储装置装备有具有将数据作为极化值进行存储的强电介质电容器(C0)、(C1)的多个存储器单元。在构成多个存储器单元中的作为读出数据的存储器单元的强电介质电容器(C0)、(C1)的2个电极之间施加读出电压，并通过检测强电介质电容器(C0)、(C1)的极化值来读出存储在强电介质电容器(C0)、(C1)的数据。强电介质电容器(C0)、(C1)的滞后曲线向与读出电压的极性相反的电压侧移动。
文档编号G11C7/10GK1482683SQ0315430
公开日2004年3月17日 申请日期2003年8月14日 优先权日2002年9月4日
发明者加藤刚久, 嵨田恭博, 山田隆善, 博, 善 申请人:松下电器产业株式会社