专利名称：可利用cmos制程制造的可擦除可编程只读存储器装置的制作方法
技术领域：
本实用新型涉及一种可擦除可编程只读存储器，特别是涉及一种可利用标准CMOS制程技术制造的可擦除可编程只读存储器。
背景技术：
可擦除可编程只读存储器属于一种非易失性存储器，其无需电源持续供应也能保有记忆内容的优点，加上低耗电、高写入/擦除效率、可重复写入及高密度等优点，使得其应用范围相当广泛，例如于行动电话、个人数字助理(PDA)及各式消费性电子产品中，可擦除可编程只读存储器已成为必要组件。
半导体产业分成专业半导体制造公司及无晶圆厂的IC设计公司为世界的潮流，而专业半导体制造公司主要以提供标准CMOS制程为主，如果需其它特殊制程，则需要较昂贵制造费用。一般逻辑CMOS制造技术于线宽0.35um以下时，提供两种栅极氧化层厚度来增加集成电路设计的弹性，较薄栅极氧化层厚度供核心逻辑闸使用，较厚闸氧化极供输出入缓冲电路使用，而使用此种标准CMOS制程的NMOS晶体管或PMOS晶体管的接面崩溃电压(junction breakdown voltage)约在8V以下，一般采用0.35um线宽的CMOS制程时，核心电路的操作电压为3.3V，而其外围输出入缓冲电路的电压为5V，当采用0.25um线宽的CMOS制程时，核心电路的操作电压为2.5V，而其外围输出入缓冲电路的电压为3.3V。
可擦除可编程只读存储器操作于编程程序或擦除程序时，是通过存储器组件在高电场强度下所产生的热电子效应或电子隧道迁移效应来达成，而为达到此热电子效应或电子隧道迁移效应，此存储器组件的源极与漏极间或源极与栅极间的偏压需高达8V以上，而一般标准CMOS制程的组件仅能提供3.3V的偏压。而若要于存储器组件的其中一极施予-4V以上的负偏压，并在相对的其它的极施予4V以上的正偏压来达到存储器组件所需的偏压时，此种存储器组件的结构具有三个井区，然而标准CMOS制程则是一具有双井区的制程技术，因此，可擦除可编程只读存储器在不加额外特殊制程时，依习知技术是无法以标准CMOS制程直接制造而成。
为了降低组件的制造成本与整合其它逻辑电路而使整个组件达到集成化的目的，与CMOS制程兼容的组件是业界发展的方向。
发明内容
本实用新型的主要目的是提供一可直接利用标准CMOS制程所制造的可擦除可编程只读存储器装置。
本实用新型的另一目的是提供一存储器装置内的电压转换装置，使输入的低电压讯号可转换成高电压讯号输出。
本实用新型的又一目的是提供一MOS晶体管的结构，使其在标准CMOS制程技术下，可达到较高的接面崩溃电压。
本实用新型的上述目的是这样实现的，一种可利用CMOS制程制造的可擦除可编程只读存储器装置，其特征在于包括一可擦除可编程只读存储单元阵列，由m列n行的存储单元构成，该可擦除可编程只读存储单元阵列的存储单元的源极皆连接至接地端，而位于同列的存储单元的控制电极连接至同一字符线，并使同行的存储单元的漏极连接至同一位线，以形成m列的字符线及n行的位线；一列译码器，分别输出m个电压介于0V与电源电压电平的字符线控制讯号；一位控制器，分别输出n个电压介于0V与电源电压电平的位线控制讯号；一电源电路，产生一第一参考电压、一第二参考电压、一第一高电压电平、及一第二高电压电平，其中，该第一高电压电平及该第二高电压电平皆高于该电源电压电平；一字符线电压转换器，分别与该列编器及该可擦除可编程唯謮存储单元阵列的m条字符线连接，并以该第一参考电压、该第二参考电压及该第一高电压电平为参考基准，将自该列译码器接收的该m个字符线控制讯号转换成电压介于0V与该第一高电压电平的控制讯号，并分别输出至该m条字符线；一位控制线电压转换器，以该第一参考电压、该第二参考电压及该第二高电压电平为参考基准，将自该位控制器接收的n个该位线控制讯号转换成电压介于0V与第二高电压电平的n个位线讯号；以及一行译码器，连接该n条位线及位控制线电压转换器，并将接收的该n个位线讯号提供给该n条位线。
以下结合附图以具体实例对本实用新型进行详细说明。
图1为本发明的可擦除可编程只读存储器装置的电路方块图；图2为存储单元阵列的存储单元连接方式示意图；图3为字符线电压转换器电路图；图4为位控制线电压转换器电路图。
附图标记说明10可编程可擦除只读存储单元阵列；12字符线电压转换器；14位控制线电压转换器；16列译码器；18位控制器；20行译码器；22电源电路；101存储单元；121第一PMOS晶体管；122第二PMOS晶体管；123第三PMOS晶体管；124第四PMOS晶体管；125第五PMOS晶体管；126第六PMOS晶体管；127第一NMOS晶体管；128第二NMOS晶体管；129第三NMOS晶体管；130第四NMOS晶体管；131第五NMOS晶体管；132第六NMOS晶体管。
具体实施方式
为了使可擦除可编程存储器装置可使用标准的CMOS制程制造，本实用新型提出于此可擦除可编程存储器装置内加入电压转换电路，将CMOS制程所能达到的电压转换成存储器于执行擦除或编程功能所需的高电压讯号，参考图1，其为本实用新型提出的符合标准CMOS制程所能制造的可擦除可编程只读存储器装置的架构图，其加入一字符线电压转换器及一位控制线电压转换器，将以CMOS制程制造的组件较低的偏压转换成足以让存储单元进行擦除及编程功能所需的高电压。
如图1所示，本实用新型提出的可擦除可编程只读存储器装置包含一m×n的可擦除可编程只读存储单元阵列10，此只读存储单元阵列10的每一存储单元101的源极皆连接至接地端，如图2所示的此只读存储单元阵列架构示意图，同列存储单元101的控制电极皆连接至相同的字符线，而同行存储单元101的漏极皆连接至相同的位线，故此m×n的只读存储单元阵列亦形成有对应的m条字符线及n条位线，藉由字符线及位线的电压讯号来控制存储单元101进行擦除、编程及读取等动作。
而擦除可编程只读存储器装置包含的列译码器16可产生m个字符线控制讯号，分别用以控制装置内m条字符线WL0～WLm-1，而此m个字符线控制讯号的电压介于0V与电源电压之间，此电源电压即采用标准CMOS制程的操作电压，一般为3.3V，此电源电压电平的字符线控制讯号并无法达到存储单元操作时所需的高电压，故如图1所示，此m个字符线控制讯号先经过字符线电压转换器12，此m个字符线控制讯号的电压由0V至电源电压电平提高至介于0V与第一高电压电平之间，此第一高电压电平高于电源电压，而此第一高电压电平的适当电压值可介于8V～13V间。
图3所示为实现字符线电压转换器12的电路图，其由六个PMOS晶体管及六个NMOS晶体管构成，图中的第一参考电压(Vref)、第二参考电压(Vcc)及第一高电压电平(Vpp)由可擦除可编程只读存储器装置中的电源电路22所产生，此电路的连接方式为第一PMOS晶体管121的漏极、栅极、源极分别接到第二PMOS晶体管122的源极、第三PMOS晶体管123的漏极及Vpp；第二PMOS晶体管122的漏极、栅极、源极分别接到第二NMOS晶体管128的漏极、Vref及第一PMOS晶体管121的漏极；第一NMOS晶体管127的漏极、栅极、源极分别接到第二NMOS晶体管128的源极、输入端(INPUT)及接地端；第二NMOS晶体管128的漏极、栅极、源极分别接到第二PMOS晶体管122的漏极、Vcc/2Vcc及第一NMOS晶体管127的漏极；第三PMOS晶体管123的漏极、栅极、源极分别接到第四PMOS晶体管124的源极、第一PMOS晶体管121的漏极及Vpp；第四PMOS晶体管124的漏极、栅极、源极分别接到第四NMOS晶体管130的漏极、Vref及第三PMOS晶体管123的漏极；第三NMOS晶体管129的漏极、栅极、源极分别接到第四NMOS晶体管130的源极、输入端讯号的反相讯号及接地端；第四NMOS晶体管130的漏极、栅极、源极分别接到第四PMOS晶体管124的漏极、Vcc/2Vcc及第三NMOS晶体管129的漏极。
第五PMOS晶体管125的漏极、栅极、源极分别接到第六PMOS晶体管126的源极、第一PMOS晶体管121的漏极及Vpp。
第六PMOS晶体管126的漏极、栅极、源极分别接到输出端(OUTPUT)、Vref及第五PMOS晶体管125的漏极；第五NMOS晶体管131的漏极、栅极、源极分别接到第六PMOS晶体管126的源极、输入端讯号的反相讯号及接地端；第六NMOS晶体管132的漏极、栅极、源极分别接到输出端(OUTPUT)、Vcc/2Vcc及第五NMOS晶体管131的漏极；且电路中每个PMOS晶体管的源极皆又与其各自的基板接点连接。
电路中的Vcc可相等于电源电压电平，而图中的Vcc/2Vcc则表示当存储器装置操作在读取模式时设定为Vcc，而操作在擦除及编程模式时设定为2Vcc。而第一参考电压(Vref)约介于0.5*Vcc与Vpp-|Vtp|之间，其中Vtp为PMOS晶体管的起始电压。此字符线电压转换器12的操作过程如下当INPUT输入低电位(0V)时，第三NMOS晶体管129及第四NMOS晶体管130在ON的状态，节点E、F的电压电平均被拉下到0V；而栅极偏压在Vref的第四PMOS晶体管124也在ON状态，节点D的电压电平为Vref+|Vtp|；而第一PMOS晶体管121、第三PMOS晶体管123受节点D的影响而分别在ON、OFF状态，节点A的电压电平被推升到Vpp；栅极偏压在Vref的第二PMOS晶体管122把节点B的电压电平推升到节点A的电压电平(即Vpp)；而栅极偏压在Vcc/2Vcc的第二NMOS晶体管128仅把节点C的电压电平推升到Vcc-Vtn(或2Vcc-Vtn)，其中，Vtn为NMOS晶体管的起始电压；而第五PMOS晶体管125因栅极偏压在Vpp，为不导通状态，而第五NMOS晶体管131为导通状态，所以此时输出端(OUTPUT)被拉到0V。
当INPUT输入高电位讯号(即电源电压电平)，第一NMOS晶体管127、第二NMOS晶体管128在ON状态，节点B、C的电压电平均被拉下到0V；栅极偏压在Vref的第二PMOS晶体管122也在ON状态，节点A的电压电平为Vref+|Vtp|；第一PMOS晶体管121、第三PMOS晶体管123受到节点A的影响而分别在OFF、ON状态，节点D的电压电平被推升到Vpp；栅极偏压在Vref的第四PMOS晶体管124把节点E的电压电平推升到节点D的电压电平；栅极偏压在Vcc/2Vcc的第四NMOS晶体管130仅把节点F的电压电平推升到Vcc-Vtn(或2Vcc-Vtn)；第五PMOS晶体管125因栅极偏压在Vref+|Vtp|，故为导通状态，而第五NMOS晶体管131为不导通状态，所以此时输出端(OUTPUT)被推升到Vpp。
经由上述的说明应可了解到字符线电压转换器12的操作原理，节点OUTPUT、B、E分别与第二NMOS晶体管128、第四NMOS晶体管130及第六NMOS晶体管132的漏极相接，而这些节点于操作过程中，其电压电平最高会达到Vpp(介于8～13V)，而传统NMOS晶体管的漏极-基极崩溃电压小于8V，故上述第二、四、六NMOS晶体管128、130、132于制造过程中，在形成漏极前，在漏极区先形成一N井区，然后才形成漏极，藉此提高NMOS晶体管的崩溃电压，使其能承受高于Vpp的电压值。
位线的控制讯号系由一位控制器18所产生的，如同字符线讯号，此位控制器18产生的n个位线控制讯号，其讯号电压亦是介于0V与电源电压电平之间，再藉由一位控制线电压转换器14将此n个位线控制讯号的电压转换成介于0V与第二高电压电平的位线讯号，再将此转换后的n个位线讯号输出至行译码器20，此第二高电电平可为介于5V至8V的电压值，其高于电源电压电平。行译码器20再将接收的n个位线讯号分别提供给存储单元阵列的n条位线。
如图4所示，上述的位控制线电压转换器14可使用与字符线电压转换器12相同的电路来实现，同样使用具备第二氧化层的六个PMOS晶体管及具备有第二氧化层的六个NMOS晶体管所构成，图中的第一参考电压(Vref)、第二参考电压(Vcc)及第二高电压电平(Vgp)亦由可擦除可编程只读存储器装置中的电源电路22所产生，与字符线电压转换器12的电路不同处仅是将连接第一高电压电平(Vpp)的接点换成连接第二高电压电平(Vgp)，及将连接Vcc/2Vcc电压电平的接点换成连接Vcc，其它整个电路的连接方式及操作方式皆与字符线电压转换器12电路相同，在此就不再赘述。
通过字符线电压转换器及位控制线电压转换器将CMOS制程组件的低电压转换成可达到存储单元进行擦除、编程功能所需的高电压，并使整个擦除可编程只读存储器装置可使用标准的CMOS制程来制造，不仅可节省制造成本，更可与其它组件进行组件整合集成化，增加其市场竞争力。
以上所述仅为本实用新型的较佳实施例，并非用来限定本实用新型的实施范围。故凡依本实用新型权利要求所述的形状、构造、特征及精神所为的均等变化或修饰，均应包括于本实用新型的保护范围内。
权利要求1.一种可利用CMOS制程制造的可擦除可编程只读存储器装置，其特征在于包括一可擦除可编程只读存储单元阵列，由m列n行的存储单元构成，该可擦除可编程只读存储单元阵列的存储单元的源极皆连接至接地端，而位于同列的存储单元的控制电极连接至同一字符线，并使同行的存储单元的漏极连接至同一位线，以形成m列的字符线及n行的位线；一列译码器，分别输出m个电压介于0V与电源电压电平的字符线控制讯号；一位控制器，分别输出n个电压介于0V与电源电压电平的位线控制讯号；一电源电路，产生一第一参考电压、一第二参考电压、一第一高电压电平、及一第二高电压电平，其中，该第一高电压电平及该第二高电压电平皆高于该电源电压电平；一字符线电压转换器，分别与该列编器及该可擦除可编程唯謮存储单元阵列的m条字符线连接，并以该第一参考电压、该第二参考电压及该第一高电压电平为参考基准，将自该列译码器接收的该m个字符线控制讯号转换成电压介于0V与该第一高电压电平的控制讯号，并分别输出至该m条字符线；一位控制线电压转换器，以该第一参考电压、该第二参考电压及该第二高电压电平为参考基准，将自该位控制器接收的n个该位线控制讯号转换成电压介于0V与第二高电压电平的n个位线讯号；以及一行译码器，连接该n条位线及位控制线电压转换器，并将接收的该n个位线讯号提供给该n条位线。
2.如权利要求1所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该字符线电压转换器包括一第一PMOS晶体管，其基板接点与其源极连接，其源极连接至该第一高电压电平；一第二PMOS晶体管，其基板接点与其源极连接，其栅极连接到该第一参考电压，其源极连接到该第一PMOS晶体管的漏极；一第一NMOS晶体管，其栅极连接到输入端，而其源极接到接地端；一第二NMOS晶体管，其漏极、栅极及源极分别连接到该第二PMOS晶体管的漏极、该第二参考电压、及该第一NMOS的漏极；一第三PMOS晶体管，其基板接点与其源极连接，其栅极连接到该第一PMOS晶体管的漏极，而其源极连接到该第一高电压电平；一第四PMOS晶体管，其基板接点与其源极连接，而栅极连接到该第一参考电压，而其源极连接到该第三PMOS晶体管的漏极；一第三NMOS晶体管，其栅极连接到输入端的反相讯号，而其源极连接到接地端；一第四NMOS晶体管，其漏极、栅极及源极分别连接到该第四PMOS晶体管的漏极、该第二参考电压及该第三NMOS晶体管的漏极；一第五PMOS晶体管，其基板接点与其源极连接，而其栅极连接到该第一PMOS晶体管的漏极，其源极连接到该第一高电压电平；一第六PMOS晶体管，其基板接点与其源极连接，而其漏极、栅极及源极分别连接到输出端、该第一参考电压及该第五PMOS晶体管的漏极；一第五NMOS晶体管，其栅极连接到输入端的反相讯号，而其源极连接到接地端；以及一第六NMOS晶体管，其漏极、栅极及源极分别连接到输出端、该第二参考电压及该第五NMOS晶体管的漏极。
3.如权利要求1所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该位控制线电压转换器包括一第七PMOS晶体管，其基板接点与其源极连接，而其源极连接至该第二高电压电平；一第八PMOS晶体管，其基板接点与其源极连接，其栅极连接到该第一参考电压，其源极连接到该第一PMOS晶体管的漏极；一第七NMOS晶体管，其栅极连接到输入端，而其源极接到接地端；一第八NMOS晶体管，其漏极、栅极及源极分别连接到该第八PMOS晶体管的漏极、该第二参考电压、及该第七NMOS的漏极；一第九PMOS晶体管，其基板接点与其源极连接，其栅极连接到该第七PMOS晶体管的漏极，而其源极连接到该第二高电压电平；一第十PMOS晶体管，其基板接点与其源极连接，而栅极连接到该第一参考电压，而其源极连接到该第九PMOS晶体管的漏极；一第九NMOS晶体管，其栅极连接到输入端的反相讯号，而其源极连接到接地端；一第十NMOS晶体管，其漏极、栅极及源极分别连接到该第十PMOS晶体管的漏极、该第二参考电压及该第九NMOS晶体管的漏极；一第十一PMOS晶体管，其基板接点与其源极连接，而其栅极连接到该第七PMOS晶体管的漏极，其源极连接到该第二高电压电平；一第十二PMOS晶体管，其基板接点与其源极连接，而其漏极、栅极及源极分别连接到输出端、该第一参考电压及该第十一PMOS晶体管的漏极；一第十一NMOS晶体管，其栅极连接到输入端的反相讯号，而其源极连接到接地端；以及一第十二NMOS晶体管，其漏极、栅极及源极分别连接到输出端、该第二参考电压及该第十一NMOS晶体管的漏极。
4.如权利要求1所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该电源电压电平为3.3V。
5.如权利要求1所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该第一高电压电平介于8V与13V之间。
6.如权利要求1所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该第二高电压电平介于5V与8V之间。
7.如权利要求2所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该第一参考电压的电平介于电源电压电平及第一高电压电平之间。
8.如权利要求2所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该可擦除可编程只读存储器装置操作于擦除或编程功能时，该第二参考电压的电平为该电源电压电平的两倍。
9.如权利要求2所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该可擦除可编程只读存储器装置操作于读取功能时，该第二参考电压的电平相等于该电源电压电平。
10.如权利要求3所述的可利用CMOS制程制造的可擦除可编程只读存储器装置，其中，该第一参考电压的电平介于该电源电压及该第二高电压电平之间。
专利摘要本实用新型是一种可利用CMOS制程制造的可擦除可编程只读存储器装置，在存储单元阵列与列译码器间，及存储单元阵列与位控制器间各加入一电压转换器，通过此电压转换器将符合标准CMOS制程所能达到的电压转换成此存储单元阵列操作于擦除或编程功能时所需的高电压，藉由此电压转换器，让此可擦除可编程只读存储器装置可使用成熟普遍的CMOS制程制造，无须额外特殊的制程步骤，不仅可节省制造成本，更可方便地与其它组件进行组件集成化。
文档编号G11C16/02GK2658908SQ0324907
公开日2004年11月24日 申请日期2003年9月26日 优先权日2003年9月26日
发明者林信彰 申请人:亿而得微电子股份有限公司