专利名称：电阻型随机存取内存的结构及其制造方法
技术领域：
本发明涉及一种半导体组件的结构及其制造方法，特别是涉及一种电阻型随机存取内存(Resistance Random Access Memory，RRAM)的结构及其制造方法。
背景技术：
大型磁阻(Colossal Magnetoresistive，CMR)薄膜以及具有钙钛矿结构(Perovskite Structure)或相关结构的氧化薄膜是具有电阻可逆性的薄膜材料，因此其可以应用在可逆的开关制程(Reversible SwitchingProcess)中。较详细的说明是，对于CMR电阻薄膜而言，当施予一正向电脉冲(电压)至此电阻器时，可以使其电阻值被程序化(programmed)成高电阻状态，而当施予相同振幅的反相电脉冲(电压)至此电阻器时则可以使其电阻值被程序化成低电阻状态。同样的，对具有钙钛矿结构或相关结构的氧化电阻薄膜而言，当施予一正向电脉冲(电流)至此电阻器时，可以使其电阻值被程序化成低电阻状态，而当施予相同振幅的反相电脉冲(电流)至此电阻器时则可以使其电阻值被程序化成高电阻状态。由于上述两种电阻器都是具有电阻可逆的性质，因此可以将其应用在内存组件中，而形成电阻型随机存取内存(RRAM)。而且，当电源停止供应时，电阻型随机存取内存的资料储存状态(电阻状态)仍不会消失，因此是一种非挥发性内存组件。
在现有技术中，将大型磁阻薄膜以及具有钙钛矿结构或相关结构的氧化薄膜应用在内存组件中的技术揭露于下列文献资料中W.W.Zhuang，W.Pan，B.D.Ulrich，J.J.Lee，L.Stecker，A.Burmaster，D.R.Evants，S.T.Evans，S.T.，Hsu，M.Tajiri，A.Shimaoka，K.Inoue，T.Naka，N.Awaya，K.Sakiyama，Y.Wang，S.Q.Liu，N.J.Wu，and A.Ignatiev，“Novell Colossal Magnetoresistive Thin Film Nonvolatile ResistanceRandom Access Memory(RRAM)”，IEDM，2002以及Y.Watanabe，J.G.Bednorz，A.Bietsch，Ch.Gerber，D.Widmer，and A.Beck，“Current-driven insulator-conductor transition and nonvolatilememory in chromium-doped SrTiO3 single crystals”，vol.78，no.23，2001，Applied Physics Letters。
请参阅图1所示，其是现有习知一种电阻型随机存取内存的剖面示意图。图1所示的电阻型随机存取内存组件是为1R1D(一电阻器一二极管)型式的内存组件，其包括配置在基底100中的字符线(N型掺杂区)102，配置字符线102中的数个P+掺杂区104以及N+掺杂区106，其中字符线102与P+掺杂区104是构成二极管。在基底100上则是配置有介电层114，且介电层114中是配置有数个内存单元107，其中每一内存单元107是包括一下电极108、一上电极110以及位于两电极之间的一电阻薄膜112，且每一内存单元107是对应配置在P+掺杂区104的表面上。另外，在介电层114中还包括配置有一字符线接触窗116，而字符线接触窗116的一端是与N+掺杂区106电性接触，另一端则与形成在介电层114表面上的导线120电性接触，其是用以使字符线102能与外界电路电性连接的用途。另外，在介电层114上还形成有位线118，其是与内存单元107的上电极110电性接触。
现有习知另一种电阻型随机存取内存组件是为1R1T(一电阻器一晶体管)型式的内存组件，如图2所示。请参阅图2所示，此内存组件包括配置在基底200中的数个N+掺杂区202、204，其中N+掺杂区204是为一共享线。而在基底200上是配置有一介电层220，其中介电层220中是包括有数个内存单元207(包括下电极206、上电极208以及电阻薄膜210)、及数个闸极结构(字符线)212以及数个接触窗214、216。其中每一内存单元207是对应配置在N+掺杂区202的表面上，而闸极结构212与其两侧的N+掺杂区202、204是构成一晶体管，而接触窗214、216是分别与闸极结构212以及共享线204电性接触，以使闸极结构212以及共享线204能与外界电路电性连接。另外，在介电层220的表面上还形成有位线218，其是与内存单元207的上电极208电性接触。
在上述两种内存组件中，1R1T型式的内存组件(如图2所示)是利用三端子的晶体管来操作内存组件，其可以轻易的对内存组件进行程序化并抹除及重新设定的操作，但是此种内存组件缺点是组件的尺寸较大，倘若F是最小特征尺寸的话，则1R1T单元的最小尺寸为6F2。
而对于1R1D型式的内存组件(如图1所示)，其单元的最小尺寸为4F2，因此此种内存组件的尺寸较小，而较符合组件高积集的趋势。此种内存组件是利用二端子的二极管来程序化内存组件，由于电压/电流仅能单方面导通，因此内存组件在程序化之后将无法抹除或重新设定所储存的资料状态。
由此可见，上述现有的电阻型随机存取内存的结构及其制造方法仍存在有诸多的缺陷，而亟待加以进一步改进。为了解决现有的电阻型随机存取内存的结构及其制造方法的缺陷，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。
有鉴于上述现有的电阻型随机存取内存的结构及其制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年的丰富的实务经验及专业知识，积极加以研究创新，以期创设一种新的电阻型随机存取内存的结构及其制造方法，经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，克服现有的电阻型随机存取内存的结构及其制造方法存在的缺陷，而提供一种新的电阻型随机存取内存的结构及其制造方法，所要解决的技术问题是使其解决现有习知1R1D型式的内存组件无法抹除或重新设定所储存的资料状态的问题，从而更加适于实用。
本发明的另一目的在于，提供一种电阻型随机存取内存的结构及其制造方法，所要解决的技术问题是使其提供一种符合高积集度的内存组件并能抹除或重新设定所储存的资料状态的电阻型随机存取内存，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电阻型随机存取内存的结构，其包括复数条字符线，配置在一基底中；复数条重设线(Reset Line)，其是与该些字符线邻接；一介电层，配置在该基底上；复数个内存单元，配置在该介电层中，其中每一该些内存单元包括一下电极、一上电极以及夹在该上电极以及该下电极之间的一电阻薄膜，且相同一列的该些内存单元的该下电极是与其中一该些重设线电性接触；以及复数条位线，配置在该些内存单元上，其中相同一行的该些内存单元的该上电极是与其中一该些位线电性接触。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的电阻型随机存取内存的结构，其中所述的该些重设线是配置在该些字符线中，且该些重设线的离子型态是与该些字符线的离子型态相反。
前述的电阻型随机存取内存的结构，其中所述的该些重设线是配置在该些字符线的表面上，且该些重设线的材质是包括一金属材质。
前述的电阻型随机存取内存的结构，更包括复数个字符线接触窗，配置在该介电层中，且每一该些字符线接触窗是与对应的其中一该些字符线电性连接。
前述的电阻型随机存取内存的结构，更包括复数个掺杂区，该些掺杂区是配置在该些字符线中，且每一掺杂区是与对应的其中一该些字符线接触窗电性接触，且该些掺杂区是与该些字符线的离子型态相同。
前述的电阻型随机存取内存的结构，更包括复数个重设线接触窗，配置在该介电层中，且每一该些重设线接触窗是与对应的其中一该些重设线电性连接。
前述的电阻型随机存取内存的结构，其中所述的相同一列的该些内存单元是配置在其中一该些重设线的表面上。
前述的电阻型随机存取内存的结构，其中所述的该些内存单元的该电阻薄膜是为具有电阻可逆性的薄膜材料。
前述的电阻型随机存取内存的结构，其中所述的具有电阻可逆性的薄膜材料包括大型磁阻(Colossal Magnetoresistive，CMR)薄膜或具有钙钛矿结构(Perovskite Structure)的氧化薄膜。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种电阻型随机存取内存的制造方法，其包括以下步骤在一基底中形成复数条字符线；形成复数条重设线，每一该些重设线是与对应的其中一该些字符线邻接；在该基底上形成复数个内存单元，每一该些内存单元包括一下电极、一上电极以及夹在该上电极以及该下电极之间的一电阻薄膜，且相同一列的该些内存单元的该下电极是与其中一该些重设线电性接触；在该基底上方形成一介电层，且该介电层是暴露出该些内存单元；以及在该些内存单元上形成复数条位线，且相同一行的该些内存单元的该上电极是与其中一该些位线电性接触。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的电阻型随机存取内存的制造方法，其中所述的该些重设线是形成在该些字符线中，且该些重设线的离子型态是与该些字符线的离子型态相反。
前述的电阻型随机存取内存的制造方法，其中所述的该些重设线是形成在该些字符线的表面上，且该些重设线的材质是包括一金属材质。
前述的电阻型随机存取内存的制造方法，其中所述的形成该些内存单元以及该些位线的方法包括以下步骤在每一该些重设线的表面上形成一堆栈层；在该基底的上方形成该介电层，并且该介电层是暴露出该些堆栈层；在该介电层以及该些堆栈层上形成一导电层；以及以垂直于该些字符线的方向图案化该导电层以及该些堆栈层，以同时形成该些位线以及该些内存单元。
前述的电阻型随机存取内存的制造方法，其中在形成该介电层之后，更包括在该介电层中形成复数个字符线接触窗，每一该些字符线接触窗是与对应的其中一该些字符线电性连接。
前述电阻型随机存取内存的制造方法，其中在形成该些字符线之后，更包括在每一该些字符线中形成一掺杂区，该些掺杂区的离子型态是与该些字符线的离子型态相同，且每一该些掺杂区是与对应的其中一该些字符线接触窗电性接触。
前述的电阻型随机存取内存的制造方法，其中在形成该介电层之后，更包括在该介电层中形成复数个重设线接触窗，每一该些重设线接触窗是与对应的其中一该些重设线电性连接。
前述的电阻型随机存取内存的制造方法，其中所述的该些内存单元的该电阻薄膜是为具有电阻可逆性的薄膜材料。
前述的电阻型随机存取内存的制造方法，其中所述的具有电阻可逆性的薄膜材料包括大型磁阻(Colossal Magnetoresistive，CMR)薄膜或具有钙钛矿结构(Perovskite Structure)的氧化薄膜。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，为了达到前述发明目的，本发明的主要技术内容如下本发明提出一种电阻型随机存取内存的结构，其包括数条字符线、数条重设线、一介电层、数个内存单元以及数条位线。其中，字符线是配置在一基底中，而每一重设线是配置在对应的其中一字符线中，且重设线的离子型态是与字符线的离子型态相反，以构成二极管。另外，介电层是配置在基底上，而内存单元是配置在介电层中，且每一内存单元是包括一下电极、一上电极以及夹在下电极以及上电极之间的一电阻薄膜，而且相同一列的内存单元是配置在相同一条重设线的表面上，因此相同一列的内存单元会与相同一条的重设线电性接触。另外，位线是配置在内存单元上，且相同一行的内存单元的上电极是与其中一条位线电性接触。
在上述内存组件的结构中，在介电层中更包括配置有字符线接触窗以及重设线接触窗，其中字符线接触窗是与字符线电性接触，而重设线接触窗是与重设线电性接触，其分别是用来使字符线以及重设线能与外界的电路作电性连接的。
本发明又提出一种电阻型随机存取内存的制造方法，此方法是首先在一基底中形成数条字符线，并且在每一字符线中形成一重设线，其中字符线的型态是与重设线的离子型态相反，以构成二极管。接着，在基底上形成数个内存单元，且每一内存单元是包括有一下电极、一上电极以及夹在上电极以及下电极之间的一电阻薄膜，且相同一列的内存单元是配置在其中一重设线的表面上，而使该列内存单元的下电极与该条重设线电性接触。之后，在基底上方形成一介电层，且介电层是暴露出内存单元。之后，在相同一行的内存单元上形成一位线，而将相同一行的内存单元的上电极串接在一起。
在上述的电阻型随机存取内存的制造方法中，其形成内存单元以及位线的方法可以是先在每一重设线的表面上形成一堆栈层，之后再于基底的上方形成介电层，且介电层是暴露出上述所形成的堆栈层。接着，在介电层以及堆栈层上形成一导电层，并且以垂直于字符线的方向图案化导电层以及堆栈层，而同时形成位线以及内存单元。
在上述内存组件的制作方法中，更包括在介电层中形成字符线接触窗以及重设线接触窗，其是用来使字符线与重设线能与外界电路电性连接的。
本发明的电阻型随机存取内存是为1R1D型式的内存，因此其尺寸较1R1T型式的内存组件小，而且因本发明设置有重设线，因此虽然其是为二极管操作的内存组件，但是却可以进行程序化以及重新设定的操作，而克服了现有习知1R1D型式的内存无法重新设定的缺点。
经由上述可知，本发明是关于一种电阻型随机存取内存的结构，其包括数条字符线，配置在一基底中；数条重设线，配置在对应的字符线中，且重设线的离子型态是与字符线的离子型态相反；一介电层，配置在基底上；数个内存单元，配置在介电层中，且每一内存单元包括一下电极、一上电极以及一电阻薄膜，且相同一列的内存单元的下电极是与对应的其中一重设线电性接触；以及数条位线，配置在内存单元上，其中相同一行的内存单元的上电极是与其中一位线电性接触。由于重设线的设置，因此本发明以二极管操作的内存组件可以进行程序化以及重新设定的操作。
借由上述技术方案，本发明电阻型随机存取内存的结构及其制造方法至少具有下列优点其解决现有习知1R1D型式的内存组件无法抹除或重新设定所储存的资料状态的问题以及提供一种符合高积集度的内存组件并能抹除或重新设定所储存的资料状态的电阻型随机存取内存。
综上所述，本发明特殊结构的电阻型随机存取内存的结构及其制造方法，其具有上述诸多的优点及实用价值，并在同类结构及制造方法中未见有类似的结构设计及方法公开发表或使用而确属创新，其不论在产品结构、制造方法或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的电阻型随机存取内存的结构及其制造方法具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。
本发明的具体结构及其制造方法由以下实施例及附图详细给出。
图1是现有习知1R1D型式的电阻型随机存取内存的剖面示意图；图2是现有习知1R1T型式的电阻型随机存取内存的剖面示意图；图3至图6是本发明一较佳实施例的电阻型随机存取内存的制造流程上视示意图，其中相同图标编号的图A是图标中由A-A’的剖面图，相同图标编号的图B是图标中由B-B’的剖面图；
图7是本发明另一较佳实施例的电阻型随机存取内存的上视示意图，且图7A是图7中由A-A’的剖面图，图7B是图7中由B-B’的剖面图；图8是本发明一较佳实施例的电阻型随机存取内存的剖面图；图9是本发明一较佳实施例的电阻型随机存取内存的剖面图。
100、200、300、400基底 102、212、302、402字符线104、106、202掺杂区 204、306、406掺杂区108、206、308、408下电极 110、208、310、310a、410上电极112、210电阻薄膜 312、312a、412电阻薄膜107、207内存单元 314a、414内存单元114、220介电层 316、316a、416介电层116、214、216接触窗 318、320、418、420接触窗118、218、326、426位线 120、328、330、428、430导线301隔离区304、404重设线314堆栈层322导电层324光阻层340、440金属重设线具体实施方式
以下结合附图及较佳实施例，对依据本发明提出的电阻型随机存取内存的结构及其制造方法其具体结构制造方法、步骤、特征及其功效，详细说明如后。
图3至图6是依照本发明一较佳实施例的电阻型随机存取内存的制造流程上视示意图，其中相同图标编号的图A是图标中由A-A’的剖面图，相同图标编号的图B是图标中由B-B’的剖面图。
请参阅图3所示、图3A以及图3B，首先提供一基底300，其例如是N型硅基底。接着，基底300中形成隔离区301。之后，在隔离区301之间的基底300中形成P型掺杂区302，用以作为字符线的，并且在字符线(P型掺杂区)302中形成一N+掺杂区304以及一P+掺杂区306，其中N+掺杂区304与字符线(P型掺杂区)302是构成二极管，且N+掺杂区304是用作为一重设线(Reset Line)的，而P+掺杂区306是用以提升字符线302与后续所形成的字符线接触窗的电性接触性。在一较佳实施例中，形成P型掺杂区302、N+掺杂区304以及P+掺杂区306的方法例如是利用离子植入法。
之后，在基底300上形成堆栈层314，其中堆栈层314是沿着字符线302与重设线304的方向而形成在重设线304的表面上，且每一堆栈层314是由一下电极308、一上电极310以及夹在下电极308以及上电极310之间的一电阻薄膜312所构成。在此，电阻薄膜312例如是大型磁阻(ColossalMagnetoresistive，CMR)薄膜、具有钙钛矿结构(Perovskite Structure)或相关结构的氧化薄膜等具有电阻可逆性的电阻薄膜材料，其中大型磁阻薄膜例如是PCMO(Pr0.7Ca0.3MoO3)薄膜，钙钛矿结构或相关结构的氧化薄膜例如是Nb2O5、TiO2、Ta2O5、NiO或是掺杂有过镀金属的氧化薄膜，其例如是SrTiO3Cr。而下电极308以及上电极310的材质例如是白金、金等金属材质。
请参阅图4、图4A以及图4B所示，在基底300上方形成一介电层316，介电层316是覆盖住隔离区301且暴露出堆栈层314。介电层316的材质例如是氧化硅、低介电常数的材料等介电材质，且形成介电层316的方法例如是先在基底300的上方全面性的沉积一层介电材料层(图中未示)之后，再以化学机械研磨法或是回蚀刻法移除部分介电材料层，直到堆栈层314暴露出来。
之后，在介电层316中形成字符线接触窗318以及重设线(Reset Line)接触窗320，其中字符线接触窗318是与P+掺杂区306电性接触，进而与字符线(P型掺杂区)302电性连接，而重设线接触窗320是与重设线(N+掺杂区)304电性接触。在一较佳实施例中，形成字符线接触窗318以及重设线接触窗320的方法例如是利用微影蚀刻制程图案化介电层316，以在介电层316中形成接触窗开口(图中未示)，分别暴露出P+掺杂区306以及N+掺杂区304，之后再于接触窗开口内填入导电材料即可形成。
请参阅图5、图5A以及图5B所示，在基底300的上方全面性的形成一导电层322，覆盖住堆栈层314、介电层316以及接触窗318、320。之后，再于导电层322上形成一图案化的光阻层324，光阻层324是覆盖住预定形成位线以及其它导线之处，且覆盖在预定形成位线处的光阻层324图案是垂直于字符线302的延伸方向。
请参照图6、图6A以及图6B所示，以光阻层324为蚀刻罩幕进行一蚀刻制程，以图案化导电层322而形成位线326以及导线328、330，而且在此蚀刻制程过程中，还同时图案化堆栈层314，以使原先长条状的堆栈层314变成块状堆栈层314a(由上电极310a、薄膜312a以及下电极308a所构成)，而形成内存单元。由于相同一列的每一内存单元的下电极308a都会通过重设线304电性导通，因此在此图案化多叠层314的过程中，亦可以选择不将下电极308图案化，而仅图案化上电极310与薄膜312。所形成的位线326是将相同一行的内存单元314a串接起来。另外，所形成的导线328是与字符线接触窗318电性接触，用以使字符线302能与外界电路电性连接，导线330是与重设接触窗320电性接触，用以使重设线304能与外界电路电性连接。
随后，形成一绝缘层(图中未示)，以填满内存单元314a之间的空隙以及位线326之间的空隙，之后再进行后续的内联机制程以及焊垫制程。
特别值得一提的是，上述电阻型随机存取内存的制造方法中，重设线(N+掺杂区)304与字符线(P型掺杂区)302所构成的二极管，亦可以以萧基二极管(Schokky Diode)取代。请参阅图8所示，在形成字符线302之后，于基底300上对应字符线302的表面形成重设线340，其中重设线340的材质例如是一金属材质，因此重设线340与字符线302即构成金属/半导体接面的萧基二极管。
在上述的实例中，基底300、字符线302、重设线304以及掺杂区306的掺杂型态是以其中一种内存组件的型态来作说明，但本发明并非限定只能用在此种型态的内存组件，与上述型态相反的内存组件亦在本发明的范围中，其例如是使用P型基底300、使用N型掺杂型态的字符线302、P+掺杂型态的重设线304以及N+掺杂区306的内存组件。
因此，本发明的电阻型随机存取内存是包括基底300、隔离区301、字符线302、重设线304(或340)、掺杂区306、内存单元314a、介电层316a、字符线接触窗318、重设线接触窗320、位线326以及导线328、330。
其中，隔离区301是配置在基底300中，字符线302是配置在基底1 00中，且位于两相邻的隔离区301之间。重设线304是配置在部分字符线302中，且重设线304的离子型态是与字符线302的型态相反，以构成二极管(图6A)。另外，亦可以将重设线340配置在字符线302的表面上，且重设线340的材质例如是一金属材质(图8)。而掺杂区306是配置在字符线302中，其离子型态是与字符线302的离子型态相同，其是用以提升字符线302与后续所形成的字符线接触窗的电性接触性。
介电层316a是配置在基底300的上方，且介电层316a中是配置有内存单元314a、字符线接触窗318以及重设线接触窗320。其中，内存单元314a是配置在重设线304(或340)的表面上，且每一内存单元314a是由一下电极308、一上电极310a以及夹在下电极308以及上电极310a之间的电阻薄膜312a所构成，电阻薄膜312a例如是大型磁阻薄膜、具有钙钛矿结构或相关结构的氧化薄膜等具有电阻可逆性的电阻薄膜材料。而字符线接触窗318是与掺杂区306电性接触，进而与字符线302电性接触，重设线接触窗320是与重设线304(或340)电性接触。
位线326是配置在内存单元314a的上方，其延伸方向是与字符线302的延伸方向垂直，用以使相同一行的内存单元314a串接起来。另外，导线328、330是配置在介电层316a上，其分别与字符线接触窗318以及重设线接触窗320电性接触，导线328、330分别是用来使字符线302以及重设线304(或340)能与外界电路电性连接。
本发明的内存组件的制造方法除了以上所述的方法外，亦可以利用其它方法来制造，其详细说明如下。
请参照图7、图7A以及图7B所示，其是为依照本发明一较佳实施例的电阻型随机存取内存的上视示意图以及剖面示意图，其中图7A是图7中由A-A’的剖面图，图7B是图7中由B-B’的剖面图。首先在基底400中形成隔离区401，之后在隔离区401之间的基底400中形成P型掺杂区402，用以作为字符线的。接着，在字符线(P型掺杂区)402中形成N+掺杂区404以及P+掺杂区406，其中N+掺杂区404与P型掺杂区402是构成二极管，且N+掺杂区404是用作为一重设线(Reset Line)的，而P+掺杂区406是用以提升字符线402与后续所形成的字符线接触窗的电性接触性。
之后，在基底400上形成数个内存单元414，每一内存单元414是由下电极408、上电极410以及夹在下电极408以及上电极410之间的电阻薄膜414所构成，且电阻薄膜414例如是大型磁阻薄膜、具有钙钛矿结构或相关结构的氧化薄膜等具有电阻可逆性的电阻薄膜材料。在此，形成内存单元414的方法是先依序沉积上电极膜层(图中未示)、电阻薄膜层(图中未示)以及下电极膜层(图中未示)之后，再以微影蚀刻制程将其图案化，而形成数个块状的内存单元414。
之后，于介电层416上形成一导电层(图中未示)，之后再将其图案化，即可形成位线426以及导线428、430，其中位线426的延伸方向是与字符线402的延伸方向垂直，且位线426会将相同一行的内存单元414串接起来。另外，所形成的导线428是与字符线接触窗418电性接触，用以使字符线402能与外界电路电性连接，导线430是与重设接触窗420电性接触，用以使重设线(N+掺杂区)404能与外界电路电性连接。
同样的，在上述的实例中，基底400、字符线402、重设线404以及掺杂区406的掺杂型态是以其中一种内存组件的型态来作说明，但本发明并非限定只能用在此种型态的内存组件，与上述型态相反的内存组件亦在本特别值得一提的是，上述电阻型随机存取内存的制造方法中，重设线(N+掺杂区)404与字符线(P型掺杂区)402所构成的二极管，亦可以以萧基二极管(Schokky Diode)取代。请参阅图9所示，在形成字符线402之后，于基底400上对应字符线402的表面形成重设线440，其中重设线440的材质例如是一金属材质，因此重设线440与字符线402即构成金属/半导体接面的萧基二极管。
本发明的电阻型随机存取内存是为1R1D型式的内存，因此其尺寸较1R1T型式的内存组件小，而且因本发明设置有重设线，因此虽然其是为二极管操作的组件，却可以进行程序化以及重新设定的操作，而克服了现有习知1R1D型式的内存有无法重新设定的缺点。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种电阻型随机存取内存的结构，其特征在于其包括复数条字符线，配置在一基底中；复数条重设线(Reset Line)，其是与该些字符线邻接；一介电层，配置在该基底上；复数个内存单元，配置在该介电层中，其中每一该些内存单元包括一下电极、一上电极以及夹在该上电极以及该下电极之间的一电阻薄膜，且相同一列的该些内存单元的该下电极是与其中一该些重设线电性接触；以及复数条位线，配置在该些内存单元上，其中相同一行的该些内存单元的该上电极是与其中一该些位线电性接触。
2.根据权利要求1所述的电阻型随机存取内存的结构，其特征在于其中所述的该些重设线是配置在该些字符线中，且该些重设线的离子型态是与该些字符线的离子型态相反。
3.根据权利要求1所述的电阻型随机存取内存的结构，其特征在于其中所述的该些重设线是配置在该些字符线的表面上，且该些重设线的材质是包括一金属材质。
4.根据权利要求1所述的电阻型随机存取内存的结构，其特征在于更包括复数个字符线接触窗，配置在该介电层中，且每一该些字符线接触窗是与对应的其中一该些字符线电性连接。
5.根据权利要求4所述的电阻型随机存取内存的结构，其特征在于更包括复数个掺杂区，该些掺杂区是配置在该些字符线中，且每一掺杂区是与对应的其中一该些字符线接触窗电性接触，且该些掺杂区是与该些字符线的离子型态相同。
6.根据权利要求1所述的电阻型随机存取内存的结构，其特征在于更包括复数个重设线接触窗，配置在该介电层中，且每一该些重设线接触窗是与对应的其中一该些重设线电性连接。
7.根据权利要求1所述的电阻型随机存取内存的结构，其特征在于其中所述的相同一列的该些内存单元是配置在其中一该些重设线的表面上。
8.根据权利要求1所述的电阻型随机存取内存的结构，其特征在于其中所述的该些内存单元的该电阻薄膜是为具有电阻可逆性的薄膜材料。
9.根据权利要求8所述的电阻型随机存取内存的结构，其特征在于其中所述的具有电阻可逆性的薄膜材料包括大型磁阻(ColossalMagnetoresistive，CMR)薄膜或具有钙钛矿结构(Perovskite Structure)的氧化薄膜。
10.一种电阻型随机存取内存的制造方法，其特征在于其包括以下步骤在一基底中形成复数条字符线；形成复数条重设线，每一该些重设线是与对应的其中一该些字符线邻接；在该基底上形成复数个内存单元，每一该些内存单元包括一下电极、一上电极以及夹在该上电极以及该下电极之间的一电阻薄膜，且相同一列的该些内存单元的该下电极是与其中一该些重设线电性接触；在该基底上方形成一介电层，且该介电层是暴露出该些内存单元；以及在该些内存单元上形成复数条位线，且相同一行的该些内存单元的该上电极是与其中一该些位线电性接触。
11.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于其中所述的该些重设线是形成在该些字符线中，且该些重设线的离子型态是与该些字符线的离子型态相反。
12.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于其中所述的该些重设线是形成在该些字符线的表面上，且该些重设线的材质是包括一金属材质。
13.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于其中所述的形成该些内存单元以及该些位线的方法包括以下步骤在每一该些重设线的表面上形成一堆栈层；在该基底的上方形成该介电层，且该介电层是暴露出该些堆栈层；在该介电层以及该些堆栈层上形成一导电层；以及以垂直于该些字符线的方向图案化该导电层以及该些堆栈层，以同时形成该些位线以及该些内存单元。
14.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于在形成该介电层之后，更包括在该介电层中形成复数个字符线接触窗，每一该些字符线接触窗是与对应的其中一该些字符线电性连接。
15.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于在形成该些字符线之后，更包括在每一该些字符线中形成一掺杂区，该些掺杂区的离子型态是与该些字符线的离子型态相同，且每一该些掺杂区是与对应的其中一该些字符线接触窗电性接触。
16.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于在形成该介电层之后，更包括在该介电层中形成复数个重设线接触窗，每一该些重设线接触窗是与对应的其中一该些重设线电性连接。
17.根据权利要求10所述的电阻型随机存取内存的制造方法，其特征在于其中所述的该些内存单元的该电阻薄膜是为具有电阻可逆性的薄膜材料。
18.根据权利要求17所述的电阻型随机存取内存的制造方法，其特征在于其中所述的具有电阻可逆性的薄膜材料包括大型磁阻(ColossalMagnetoresistive，CMR)薄膜或具有钙钛矿结构(Perovskite Structure)的氧化薄膜。
全文摘要
本发明是关于一种电阻型随机存取内存的结构，其包括数条字符线，配置在一基底中；数条重设线，配置在对应的字符线中，且重设线的离子型态是与字符线的离子型态相反；一介电层，配置在基底上；数个内存单元，配置在介电层中，并且每一内存单元包括一下电极、一上电极以及一电阻薄膜，且相同一列的内存单元的下电极是与对应的其中一重设线电性接触；以及数条位线，配置在内存单元上，其中相同一行的内存单元的上电极是与其中一位线电性接触。由于重设线的设置，因此本发明以二极管操作的内存组件可以进行程序化以及重新设定的操作。
文档编号G11C13/00GK1581488SQ20041003801
公开日2005年2月16日 申请日期2004年5月12日 优先权日2003年8月6日
发明者张文岳 申请人:华邦电子股份有限公司