专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种适合于铁电存储器的半导体器件及其制造方法。
背景技术：
近年来，随着数字技术的发展，呈现出向着以高速度进行大容量的数据处理或存储的趋势。因此，要求用于电子设备的半导体器件高度集成并表现出更优良的特性。
以此为背景，在半导体存储器中，例如，为实现DRAM更高的集成度，对于构成DRAM的电容器元件的电容器绝缘膜，采用铁电材料或高介电常数的材料作为传统氧化硅或者氮化硅的替代物的技术，已经开始被广泛地研究和开发。
此外，为实现能够以低电压及高速度进行写操作和读操作的非易失性RAM，采用具有自发极化特性的铁电膜作为电容器绝缘膜的技术，也被积极地研究和开发。这种半导体存储器件被称为铁电存储器(FeRAM)。
铁电存储器通过利用铁电存储器的磁滞特性来存储信息。铁电存储器设有铁电电容器，该铁电电容器配置为以将铁电膜夹在一对电极之间的方式，具有作为电容器介电膜的铁电膜。该铁电膜随施加到电极之间的电压产生极化，并且即使除去施加的电压仍具有自发的极化。此外，如果施加的电压的极性反向，那么自发极化的极性也反向。因此，对自发极化的检测允许读取信息。铁电存储器在比用于闪存的电压更低的电压下运行，因而可实现节约能源和高速写操作。
应该注意的是，当制造铁电电容器时，在氧气氛下的热处理需要进行两次或更多次，以恢复在铁电膜中引起的损伤。因此，采用即使在氧气氛下也难以氧化的金属例如是铂等，或相反的，采用导电氧化物IrOx、RuOx等作为上电极的材料。
在APPL.Phys.Lett.65，P.19(1994)(非专利文献1)中，有这样的描述作为把由PZT(Pb(Zr，Ti)O3)形成的铁电膜夹在中间的上电极和下电极的材料，氧化铱(IrO2)的使用能够防止铁电电容器疲劳，由此保证更佳的电容特性。然而，众所周知，随着IrO2电极的使用，由IrO2形成的非正常生长的大晶体易于在电极表面上产生。这种大晶体会引起缺陷产生，从而使铁电电容器的电特性退化，并最终降低半导体器件的产量。
此外，在日本专利申请公开号No.2001-127262(专利文献1)中，为解决上述问题的目的，公开了一种两步溅射法，其中以低功率形成一层IrO2膜，之后进一步以高功率形成一层IrO2膜。在日本专利申请公开号No.2000-91270(专利文献2)中，为了同一目的，公开了一种方法，其中，Ir膜和IrO2膜连续(in a row)地形成。此外，为了减少铁电膜中的孔洞，同时公开了一种方法，其中，形成IrO2之后进行RTA(快速热退火)，接着进一步形成Ir膜。
与其他半导体器件类似，铁电存储器也需要小型化，低电压运行等。然而，在由上述传统方法制造的铁电存储器中，伴随铁电膜薄化而产生的极化反转量(开关电荷量)Qsw的下降会变得更显著，并且同时矫顽电压(coercivevoltage)变得难以下降。当极化反转量下降时，铁电存储器难以在低压下运行，并且当矫顽电压难以下降时，反转极性的速度难以提高。
发明内容
本发明的目的是提供一种即使在铁电膜薄化时仍然能够产生铁电膜特性的半导体器件，以及制造这种半导体器件的方法。
对于通过传统方法(在专利文献1中描述的方法)制造的铁电电容器的特性，本发明人曾测量了其极化反转量和矫顽电压。因此，获得如图22A和22B所示的结果。
图22A示出铁电膜的厚度和极化反转量Qsw之间的关系。◆和▲表示边长为50μm的方形铁电电容器(离散)的结果，而■表示长边长为1.60μm且短边长为1.15μm(1428个单元电容器的平均)的矩形铁电电容器(单元电容器)的结果。需知，▲和■表示在上电极上形成布线之后测量的结果，而◆表示在形成这种布线之前测量的结果。
图22B为铁电膜的厚度和矫顽电压Vc之间的关系的坐标图。为了测量电压Vc，获得表示所施加的电压和极化量之间关系的磁滞环，如图23所示，并且从这个磁滞环可获得变化的值。在获得所施加的电压和值P之间的关系之后，当值P具有关于所施加的电压的变化的最大变化率时，所施加的电压被定义为矫顽电压。需知，◆表示负变化率情况下的矫顽电压Vc(-)，而▲表示正变化率情况下的矫顽电压Vc(+)。此外，极化反转量Qsw为通过下述公式1获得的值，该公式1使用从磁滞环获得的值P、U、N和D。
公式1QSW=(P-U)+(N-D)2]]>如图22A所示，可以确定随着铁电膜变薄，极化反转量呈现显著下降。此外，如图22B所示，当铁电膜变薄时，矫顽电压变得更难以下降。
在仔细考虑起因之后，本发明人发现，传统制造方法在形成上电极时由于铁电膜的上面部分(upper portion)与上电极(upper electrode)的材料反应，导致铁电特性退化。
图4A为传统制造方法的示意图。如图4A所示，即使形成厚度为d的铁电膜例如PZT膜等，在上电极形成之后，所进行的用来在上电极和铁电膜之间形成一层中间层的热处理等仍然会引起交叉反应，然后，厚度为d1的部分变得不能作为铁电物质充分工作。在该传统方法中，形成在铁电膜上的膜在其下面部分处于非晶态，并且具有存在于该部分中的柱状晶体。因此，在恢复退火等过程中，大晶粒出现在该处于非晶态的该部分处，导致上述中间层相对更厚，从而不能作为铁电物质充分工作的厚度d1变得更大。因此，极化反转量Qsw下降，在表示极化反转量Qsw关于所施加的电压的变化的坐标图中的初始上升减缓，并且矫顽电压Vc增加。此外，由于厚度d1被认为几乎不依赖于铁电膜的厚度，因此当铁电膜变薄时，不能作为铁电物质充分工作的部分的比例增加，从而上述问题变得更为严重。
此外，随着晶粒尺寸的生长，晶体之间的空隙增加。即使增加处理的频率，该处理是在还原气氛下或非氧化气氛下进行的用以形成多层结构，如上所述的铁电电容器特性的退化仍变得显著。具体地说，当上电极包括例如Pt膜、Ir膜等金属膜时，在多层结构中形成中间层绝缘膜时所采用的氢会侵入到该金属膜中，并且被这些金属的催化作用而激活。然后，被激活的氢还原该铁电膜。当该铁电膜被还原时，铁电电容器的工作特性严重下降。这被认为是由于晶体之间的空隙增加导致的用于氢返回扩散的大量路径的出现引起的。
对于这种现象，本发明人设计出通过在形成上电极时在上电极的最底层形成结晶的导电氧化膜，例如结晶的IrOx膜等，来防止粗糙并大的晶体的产生，并保证铁电膜的更大部分作为铁电物质工作，换句话说，可以防止中间层的产生以及氢的扩散，如图4B和4C所示。请注意，图4B为表示在形成上电极时，由极小的晶体形成的导电氧化膜被形成的情况下，所产生的中间层的状态和氢如何扩散的示意图，而图4C为表示在由比图4B所示的晶体更大的晶体形成的导电氧化膜被形成的情况下，所产生的中间层的状态和氢如何扩散的示意图。随后，本发明人设计出如下文中所述的本发明的实施例。
根据本发明的半导体器件包括半导体衬底；下电极，形成在该半导体衬底上；铁电膜，形成在该下电极上；及上电极，形成在该铁电膜上。该上电极包括导电氧化膜，当该导电氧化膜在该上电极的最下层形成时，该导电氧化膜被结晶化。
在根据本法明的制造半导体器件的方法中，在半导体衬底上形成下电极膜，之后，在下电极膜上形成铁电膜。然后，在铁电膜上形成上电极。在上电极形成步骤中，在形成时被结晶化的导电氧化膜形成在铁电膜上和所述上电极的最底层处。
图1为通过根据本发明实施例的方法制造的铁电存储器的存储单元阵列的电路图；图2A-2N为按工序顺序示出的根据本发明实施例制造铁电存储器的方法的剖面图；图3A-3B为按工序顺序示出的形成上电极膜11的方法的剖面图；图4A为展示传统制造方法的示意图；
图4B为在形成上电极时，形成由极小晶体构成的导电氧化膜的情况下，中间层的状态和氢怎样扩散的示意图；图4C为在形成由比图4B所示的晶体更大的小晶体构成的导电氧化膜的情况下，中间层的状态和氢如何扩散的示意图；图5A为示出上电极膜的初始层的取向的坐标图；图5B为示出通过传统方法形成的初始层的取向的坐标图；图5C为示出IrOx膜的取向的坐标图；图6A为示出根据实施例用以制造铁电电容器的方法的剖面图；图6B为示出根据传统的实例用以制造铁电电容器的方法的剖面图；图7为示出第一测试的结果的坐标图；图8为示出第二测试的结果的坐标图；图9为示出第三测试的结果的坐标图；图10为示出第四测试的结果的坐标图；图11为示出第五测试的结果的坐标图；图12为示出第六测试的结果的坐标图；图13A为示出第七测试的结果的坐标图(100℃)；图13B为示出该第七测试的结果的坐标图(50％，100℃)；图13C为示出该第七测试的结果的坐标图(40％，100℃)；图13D为示出该第七测试的结果的坐标图(30％，100℃)；图13E为示出该第七测试的结果的坐标图(20％，100℃)；图13F为示出该第七测试的结果的坐标图(200℃)；图13G为示出该第七测试的结果的坐标图(50％，200℃)；图13H为示出该第七测试的结果的坐标图(40％，200℃)；以及图13I为示出该第七测试的结果的坐标图(30％，200℃)；图13J为示出该第七测试的结果的坐标图(20％，200℃)；图13K为示出该第七测试的结果的坐标图(300℃)；图13L为示出该第七测试的结果的坐标图(50％，300℃)；图13M为示出该第七测试的结果的坐标图(40％，300℃)；图13N为示出该第七测试的结果的坐标图(30％，300℃)；图13O为示出该第七测试的结果的坐标图(20％，300℃)；
图14为示出第八测试的结果的坐标图；图15为示出第九测试的结果的坐标图；图16为示出第十测试的结果的坐标图；图17为示出第十一测试的结果的坐标图；图18A为示出第十二测试的结果的坐标图(1.8V)；图18B为示出该第十二测试的结果的坐标图(3.0V)；图19为示出第十三测试的结果的坐标图；图20为示出第十四测试的结果的坐标图；图21为示出第十五测试的结果的坐标图；图22A为示出铁电膜的厚度与极化反转量Qsw之间的关系的坐标图；图22B为示出铁电膜的厚度与矫顽电压Vc之间的关系的坐标图；以及图23为示出所施加的电压与极化量之间的关系的坐标图。
具体实施例方式
下面，参照附图具体描述本发明的实施例。图1为通过根据本发明实施例的方法制造的铁电存储器(半导体器件)的存储单元阵列的电路图。
在此存储单元阵列中，设置多条沿一个方向延伸的位线103及多条沿与位线103的延伸方向垂直的方向延伸的字线104和板线105。此外，根据本实施例的该铁电存储器的多个存储单元排列成阵列，以与由这些位线103、字线104和板线105构成的网格匹配。每个存储单元设置有一个铁电电容器(存储部分)101和一个MOS晶体管(开关部分)102。
MOS晶体管102的栅极与字线104相连接。MOS晶体管102的源极/漏极之一与位线103相连接，而源极/漏极的另一个与铁电电容器101的一个电极相连接。铁电电容器101的另一个电极与板线105相连接。需知，各个字线104和板线105由沿与字线104和板线105相同的方向并排排列的多个MOS晶体管102共有。类似地，每个位线103由沿与位线103相同方向并排排列的多个MOS晶体管102共有。字线104和板线105延伸的方向与位线103延伸的方向可分别称为行方向和列方向。
在由此构成的铁电存储器的存储单元阵列中，根据设置在铁电电容器101中的多个铁电膜的极化的状态来存储数据。
下面，本发明的实施例将被描述。为方便起见，铁电存储器的每个存储单元的剖面结构与其制造方法一起描述。图2A-2N为按工序顺序示出根据本发明实施例制造铁电存储器(半导体器件)的方法的剖面图。
在本实施例中，首先，如图2A所示，例如通过LOCOS(硅的局部氧化)方法，在硅衬底等半导体衬底1的表面上形成分隔出元件有源区的元件隔离绝缘膜2。接下来，在由元件隔离绝缘膜2限定的元件有源区中，形成栅绝缘膜3、栅电极4、硅化物层5、侧壁6以及晶体管(MOSFET)，该晶体管具有由低浓度扩散层21和高浓度扩散层22构成的源极/漏极扩散层。作为栅绝缘膜3，例如，通过热氧化形成大约100nm厚的SiO2膜。然后，在整个表面上形成氮氧化硅(silicon oxynitride)膜7，以覆盖MOSFET，并进一步在整个表面上形成氧化硅膜8a。形成氮氧化硅膜7可防止在形成氧化硅膜8a时栅绝缘膜3等受到氢感应的退化。作为氧化硅膜8a，例如通CVD方法形成大约700nm厚的TEOS(四乙基原硅酸盐)膜。
随后，通过在650℃温度下在N2气氛中退火处理30分钟，氧化硅膜8a被除气。接下来，作为下电极附着膜，例如，通过溅射，在氧化硅膜8a上形成大约20nm厚的Al2O3膜8b。顺便提及，还可形成大约20nm厚的钛膜、TiOx膜等代替作为下电极附着膜。随后，下电极膜9形成在Al2O3膜8b上，作为下电极附着膜。作为下电极膜9，例如，通过溅射，形成大约150nm厚的铂膜。在形成大约20nm厚的钛膜作为下电极附着膜的情况下，形成由20nm厚的钛膜和180nm厚的铂膜构成的多层体。此时，例如，可在150℃的温度下形成钛膜，并在100℃或350℃的温度下形成铂膜。
接下来，如图2B所示，在下电极膜9上以非晶态形成铁电膜10。作为铁电膜10，例如，通过使用PLZT靶材(target)的RF溅射方法，形成大约100nm-200nm厚的PLZT((Pb，La)(Zr，Ti)O3)膜。接下来，在650℃或更低温度下在包括Ar和O2的气氛中进行热处理(RTA快速热退火)，并进一步在750℃氧气氛中进行RTA。由此，铁电膜10完全结晶化，并且构成下电极膜9的Pt膜被增密，从而在下电极膜9和铁电膜10之间的接触面附近铂和氧的相互扩散得到抑制。
随后，如图2C所示，在铁电膜10上形成上电极膜11。为了形成上电极膜11，首先，如图3A所示，通过溅射，在铁电膜10上形成50nm厚的IrOx膜11b，所述IrOx膜形成时被结晶化。例如，此时沉积温度被设置在300℃，并且作为膜形成气体，Ar和O2均在流速(flow rate)为100sccm下使用。然后，溅射功率例如设置在1kw-2kW附近。之后，如图3B所示，通过溅射，在IrOx膜11b上形成200nm厚的IrOx膜11c。不需要IrOx膜11c形成时被结晶化。
之后，清洁后表面(rear surface)，并且如图2D所示，通过图案化上电极膜11形成上电极11a。随后，在650℃的温度下在O2气氛中，进行60分钟的恢复退火。进行该热处理，以恢复在形成上电极11a时铁电膜10所遭受的物理损伤等。
随后，如图2E所示，通过图案化铁电膜10形成电容绝缘膜10a。之后，进行氧退火，以防止将来形成的Al2O3膜剥离。
随后，如图2F所示，作为保护膜，通过溅射，在整个表面上形成Al2O3膜12。之后，为了减轻由溅射引起的损伤，进行氧退火。通过保护膜(Al2O3膜12)，防止铁电膜收到从外界侵入的氢。
随后，如图2G所示，图案化Al2O3膜12和下电极膜9，以形成下电极9a。之后，进行氧退火，以防止将来形成的Al2O3膜剥离。
接下来，如图2H所示，作为保护膜，通过溅射，在整个表面上形成Al2O3膜13。之后，为了减少电容的漏电流，进行氧退火。
随后，如图2I所示，通过高密度等离子体工艺，在整个表面上形成中间层绝缘膜14。例如，中间层绝缘膜14的厚度设为大约1.5μm。
随后，如图2J所示，通过CMP(化学机械研磨)方法平坦化中间层绝缘膜14。之后，使用N2O气体进行等离子体处理。由此，中间层绝缘膜14的表面部分被轻微氮化，从而湿气难以侵入到其内部。需知，当采用至少包含氮或氧的气体时，等离子体处理是有效的。随后，穿过中间层绝缘膜14、Al2O3膜13、Al2O3膜8b、氧化硅膜8a及氮氧化硅膜7，形成抵达晶体管的高浓度扩散层22的孔。之后，通过溅射，在该孔中连续形成Ti膜和TiN膜，以形成阻挡层(barrier)金属膜(未示出)。之后，进一步地，通过CVD(化学气相沉积)方法，W膜被嵌入到该孔中，并且通过CMP方法，平坦化W膜以形成W栓塞(W plug)15。
随后，如图2K所示，作为W栓塞15的氧化保护膜，例如，通过等离子体增强CVD方法形成SiON膜16。
随后，如图2L所示，穿过SiON膜16、中间层绝缘膜14、Al2O3膜13、和Al2O3膜12，形成分别抵达上电极11a和下电极9a的孔。之后，进行氧退火，以恢复损伤。
随后，如图2M所示，通过回蚀刻(etch back)，将SiON膜16从整个表面除去，以露出W栓塞15的表面。接下来，如图2N所示，在上电极11a表面的一部分、下电极9a表面的一部分及W栓赛15的表面处于露出状态时，形成Al膜，接着，该Al膜被图案化以形成Al线17。然后，例如，使用铝线17的一部分，将W栓赛15与上电极11a或下电极9a相互连接。
随后，进一步地，对于自底部起第二层及接下来的层，进行中间层绝缘膜、接触栓塞及布线的形成等。最后，形成例如由TEOS氧化膜和SiN膜构成的覆盖膜，以完成包含铁电电容器的铁电存储器。
在本实施例中，如上所述，当形成上电极11a(上电极膜11)时，结晶化的IrOx膜11b形成在铁电膜10上，因此铁电膜10的较上层(upper layer)变得难以与上电极膜11反应，从而防止中间层的产生。因此，更大部分在铁电性上保持有效，从而可获得充分的极化反转量Qsw。此外，可防止晶体生长为大晶体，从而即使在处于还原气氛下的随后热处理中，氢也难以扩散，从而铁电膜10难以被还原。因此，可获得良好特性。
简单地说，根据上述实施例，可改善上电极和铁电膜之间的接触面，并改善工艺中的退化。因此，可提高极化反转量，由此降低矫顽电压，并改善疲劳耐受性和压印电阻。这种铁电电容器非常适于新一代在低压下工作的铁电存储器。
顺便提及，图5A至5C为通过X射线衍射观察IrOx膜11b的取向的结果，其中图5A和图5C中的实线示出了IrOx膜11b的取向，而图5A和图5B中的虚线示出了由传统方法形成的上电极的初始层的取向。如图5A至5C所示，通过传统方法形成的初始层仅略微朝向面(110)，而IrOx膜11b则鲜明地朝向(110)面和(200)面。因此，在传统制造方法和本发明的制造方法之间，在上电极膜的初始层的取向上存在实质性的不同。
接下来，将给出对由本发明人实际进行的实验测试结果的描述。
第一测试在该第一测试中，通过两种方法(实施例，传统实例)形成边长为50μm的方形铁电电容器(离散)并进行测试，以获得他们的极化反转量Qsw。形成包含1.5mol％镧的PLZT膜(厚度120nm，150nm)，作为铁电膜。在实施例中，如图6A所示，当形成上电极时，通过溅射，形成结晶化的IrOx膜21，然后通过溅射，连续形成两种IrOx膜22和23。用于形成IrOx膜21的沉积温度设置在300℃，并且IrOx膜21的厚度设置为50nm。同时，用于形成IrOx膜22的沉积温度设置在20℃，由此溅射功率设置为1kW，并且IrOx膜22的厚度设置为75nm。用于形成IrOx膜23的沉积温度设置在20℃，由此溅射功率设置为2kW，并且IrOx膜23的厚度设置为125nm。另一方面，在用来比较的实例中，如图6B所示，当形成上电极时，通过溅射，直接在PLZT膜上连续形成两种IrOx膜32和33，而不形成结晶化的IrOx膜21。用于形成IrOx膜32的沉积温度设置在20℃，由此溅射功率设置为1kW，并且IrOx膜32的厚度设置为75nm。用于形成IrOx膜33的沉积温度设置在20℃，由此溅射功率设置为2kW，并且IrOx膜33的厚度设置为175nm。
图7示出了当所施加的电压设置为3.0V时，极化反转量Qsw的测试结果，其中▲表示在上电极上形成布线之后进行的测试结果，而■表示这种布线形成之前进行的测试结果。如图7所示，该实施例和用来比较的实例之间的比较表明，在该实施例不考虑PLZT膜的厚度的情况下，依赖于布线的有或无产生的极化反转量的变化减小。这表明实施例在形成布线时难以受到损坏。
第二测试在该第二测试中，通过两种方法(实施例，传统实例)形成1428片铁电电容器(单元电容器)，并进行测量，以获得他们的极化反转量Qsw，其中每个铁电电容器具有长边长为1.60μm而短边长为1.15μm的矩形平面形状。每个样品以与第一测试相同的方式形成。
图8示出了所施加的电压为1.8V或3.0V时，测量产生的极化反转量Qsw。图8示出了在上电极上形成布线之后进行的测量(平均)的结果。如图8所示，在该实施例的情况下，不考虑PLZT膜的厚度，可获得更高的极化反转量Qsw。
第三测试在该第三测试中，通过两种方法(实施例，传统实例)形成类似于第二测试中的铁电电容器的铁电电容器(单元电容器)，并进行测量，以获得他们的矫顽电压Vc。同时，在这里，当值P具有关于所施加的电压的变化的最大变化率时，所施加的电压被定义为矫顽电压Vc。
矫顽电压Vc的测量结果在图9中示出。需知，■表示在负变化率情况下的矫顽电压Vc(-)，而▲表示在正变化率情况下的矫顽电压Vc。如图9所示，在该实施例的情况下，不考虑PLZT膜的厚度，可获得更低的矫顽电压Vc。此外，当PLZT膜变薄时，可获得更低的矫顽电压Vc。
第四测试在该第四测试中，通过两种方法(实施例，传统实例)形成类似于第二测试中的铁电电容器的铁电电容器(单元电容器)，以获得所施加的电压和极化反转量Qsw之间的关系。
上述关系在图10中示出。如图10所示，在该实施例的情况下，不考虑PLZT膜的厚度，在低电压到饱和电压上可获得更高的极化反转量Qsw，并且其斜率变大。这意味着该实施例非常适于低压操作的铁电电容器。
第五测试在第五测试中，通过两种方法(实施例，传统实例)形成类似于第二测试中的铁电电容器的铁电电容器(单元电容器)，并且进行研究，以检查他们的疲劳损耗(应力循环相关性)。
在这里，读取电压设置为3V，而应力电压设置为7V。图11示出了该结果。如图11所示，在2×108次循环时，极化反转量Qsw为在该实施例具有150nm厚的PLZT膜的情况下，342fC/单元；在该实施例具有120nm厚的PLZT膜情况下，为163fC/单元；在传统实例具有150nm厚的PLZT膜情况下，为232fC/单元；及在传统实例具有120nm厚的PLZT膜情况下，为83fC/单元。具体来说，对于该实施例的150nm厚的PLZT膜，以初始值为基础的疲劳损耗为22％；而对于该实施例的120nm厚的PLZT膜，以初始值为基础的疲劳损耗为59％。同时，对于传统实例的150nm厚的PLZT膜，以初始值为基础的疲劳损耗为41％；而对于传统实例的120nm厚的PLZT膜，以初始值为基础的疲劳损耗为74％。因此，可以说在该实施例中难以产生疲劳。
第六测试在第六测试中，通过两种方法(实施例，传统实例)形成类似于第二测试中的铁电电容器的铁电电容器(单元电容器)，并且进行研究，以评估其压印特性。在这里，通过OS_RATE来评估该表征特性。OS_RATE表示压印的难度越大，其绝对值越小。
图12示出了结果。在图12中，呈现出对于每个样品的最差值。如图12所示，从该实施例获得的结果比从用来比较的实例获得的结果优40％。
第七测试在第七测试中，在扩散炉中于硅衬底上生长100nm厚的热氧化膜，并且在各种条件下在其上形成IrOx膜，以评估其结晶性。在该结晶性评估中，通过X射线衍射进行分析。
图13A-13O示出了结果。在图13A-13O中的说明注释中示出的每个百分数表示氧流(氧流率)与形成膜的气体的比率(O2流速/(Ar流速+O2流速))，并且每个温度为沉积温度。需知，图13B-13E分别表示在图13A中一起示出的四幅图，图13G-13J分别表示在图13F中一起示出的四幅图，及图13L-13O分别表示在图13K中一起示出的四幅图。如图13A-13O所示，当氧流速降低时，表示IrOx面(110)的峰上升，并且同时表示IrOx面(200)的峰下降到接近X射线衍射图，后者说明IrOx面(111)。这些结果表明，随着氧流速降低，IrOx近似为金属。尽管在图中没有示出，当沉积温度设置在室温时，获得与沉积温度为100℃时的结果相同的结果。
此外，在本发明中，要求IrOx在形成膜之后处于结晶化状态。结晶化的IrOx趋向于朝向IrOx面(200)和IrOx面(110)，从而可基于X射线衍射图，对IrOx是否结晶化作出确定。此外，更小的晶粒为优选的。如图13A-13O所示，发现对用于形成IrOx膜的沉积条件的调整，允许IrOx膜形成为结晶化状态。应该注意，在100℃的沉积的温度情况下，当氧流率设置为20％时，IrOx几乎不结晶以至于几乎处于非晶态。因此，沉积温度为100℃以及氧流率为20％的条件可以说是不必需的。
第八测试在第八测试中，形成类似于第一测试中的铁电电容器的铁电电容器(离散)。这时，当形成上电极时，在与第七测试相同的条件下直接在铁电膜上形成IrOx膜，并且对各个样品的极化反转量Qsw进行测量。
图14示出了结果。如图14所示，在100℃或200℃的沉积温度的情况下，当氧流率降低时，极化反转量Qsw下降。尽管在图中没有示出，当在室温(50℃)形成膜时，可看到相同的现象。同时，在300℃的沉积温度的情况下，当氧流率降低时，极化反转量Qsw增加。与如上所述的沉积温度相一致的变化，被认为由于所形成的IrOx膜在结晶化上的差异引起的。此外，当沉积温度增加时，极化反转量Qsw增加。基于图14所示的结果，为了获得更大的极化反转量Qsw，可以说沉积温度优选设置在300℃附近，例如280℃-320℃，并且氧流率优选设置为20％-30％。
第九测试在第九测试中，形成类似于第二测试中的铁电电容器的铁电电容器(单元电容器)。这时，当形成上电极时，在与第七测试相同的条件下，直接在铁电膜上形成IrOx膜，并且以与第八测试相同的方式进行测量，以获得极化反转量Qsw。
图15示出了结果。如图15所示，可以看到与图14所示结果相同的趋势。因此，从图15所示的结果也可以看出，为了获得更高的极化反转量Qsw，沉积温度优选设置在300℃附近，例如280℃-320℃，并且氧流率优选设置为20％-30％。
第十测试在第十测试中，形成类似于第二测试中的铁电电容器的铁电电容器(单元电容器)。这时，当形成上电极时，在与第七测试相同的条件下，直接在铁电膜上形成IrOx膜，并且进行测量，以获得各个样品的矫顽电压Vc。同时，在这里，当值P具有关于所施加的电压的变化的最大变化率时，所施加的电压被定义为矫顽电压Vc。
图16示出了结果。需知，■表示在变化率为负时的矫顽电压Vc(-)，而▲表示在变化率为正时的矫顽电压Vc(+)。如图16所示，在100℃或200℃的沉积温度的情况下，当氧流率降低时，矫顽电压Vc增加。同时，在300℃的沉积温度的情况下，当氧流率降低时，矫顽电压(withstand Vc)下降。因此，可以认为，该趋势随着由于所形成的IrOx膜在结晶化上的差异所引起的沉积温度而变化。此外，随着沉积温度上升，矫顽电压Vc下降。从图16所示的结果，为了获得更低的矫顽电压Vc，可以说沉积温度优选设置为大约300℃，例如280℃-320℃，并且氧流率优选设置为20％-30％。
第十一测试在第十一测试中，形成类似于第一测试中的铁电电容器的铁电电容器(离散)。这时，当形成上电极时，在与第七测试相同的条件下，直接在铁电膜上形成IrOx膜，并且进行测量，以获得各个样品的漏电流。
图17示出了结果，需知，所施加的电压设置为±5V，其与基于上电极的电势的下电极的电势相对应。如图17所示，漏电流几乎不依赖于沉积温度。此外，在各个沉积温度，随着氧流率降低，在正的和负的所施加的电压之间的差异下降。从图17所示的结果，可以说，膜形成的条件的改变在任何情况下，不会对增加漏电流的程度产生影响，以致由此影响特性。
第十二测试在第十二测试中，当MOS晶体管在衬底上形成之后，形成将连接到源极或漏极的W栓塞，并且在其上形成层叠结构(stack structure)的铁电电容器。当形成铁电电容器时，在覆盖MOS晶体管的SiO2膜上形成10nm厚的Ti膜作为附着膜，且W栓赛已经嵌入到其中，之后形成Ir膜作为下电极。Ir膜实现氧的阻挡层。然后，通过MOCVD方法形成120nm厚的PZT膜作为铁电膜。在高温下形成的PZT膜被结晶化。然后，在与第七测试相同的条件下，在铁电膜上形成IrOx膜，并且在其上进一步形成IrOx膜。随后，形成与上电极连接的布线。然后，通过将所施加的电压设置为1.8V和3.0V进行测量，以获得极化反转量Qsw。
图18A示出了所施加的电压为1.8V时的结果，而图18B示出了当所施加的电压为3.0V时的结果。需知，在图18A和18B中，“离散”表示当采用与第一测试的铁电电容器具有相同尺寸的铁电电容器作为样品时的结果，而“单元电容”表示当采用与第二测试的铁电电容器具有相同尺寸的铁电电容器作为样品的结果。以相同的方式，“布线形成之前”表示在形成将要连接到上电极的布线之前测量的结果。此外，图18A和18B中的“传统方法”表示当测量通过在专利文献1中所示的传统方法制造的样品时的结果。
如图18A和18B所示，在200℃和300℃的沉积温度下，可以稳定地获得更高地极化反转量Qsw。这意味着，即使氧流率改变，仍可以获得更高的极化反转量Qsw，因此，可以说氧流率具有较宽的分布区间(wider margin)。然而，应该注意实现本发明目的的温度不限于300℃。
另一方面，在传统方法(C.M.)中，在离散样品情况下在布线形成之前和之后，极化反转量Qsw大大地改变。这意味着，当形成布线时铁电电容器的特性退化。
第十三测试在第十三测试中，在与第十二测试相同的条件下，形成铁电电容器(单元电容器)的样品，并进行测量，以获得各个样品的漏电流。
图19示出了结果。需知，所施加的电压设置为±3V，其与基于上电极的电势的下电极的电势相对应。如图19所示，随着氧流率下降，漏电流增加。如果氧流率为40％或更高，漏电流将低于通过传统方法制造的样品的漏电流。
第十四测试在第十四测试中，在与第十二测试相同的条件下，通过两种方法(实施例，传统实例)形成铁电电容器(离散，单元电容器)的样品，并且研究各个样品的所施加的电压和极化反转量Qsw之间的关系。在该实施例的情况下，在沉积温度为300℃且氧流率为40％的条件下，在铁电膜上直接形成结晶化的IrOx膜。顺便提及，通过MOCVD方法形成铁电膜。
图20示出了结果。如图20所示，在该实施例中，在离散和单元电容器中，极化反转量Qsw变得高于传统实例的极化反转量Qsw，并且他们的初始上升变得急剧。
第十五测试在第十五测试中，在与第十二测试相同的条件下，形成铁电电容器(单元电容器)的样品，并且研究他们的极化特性。在该研究中，获得在各种温度下的图23所示的值P、值U和值P-U。
图21示出了结果，如图21所示，值P、值U和值P-U几乎不依赖于测量温度。这表明，在这些条件下，所测量的铁电电容器能够适当地在大范围的温度内工作。
此外，尽管未在这些图中示出，根据本发明实施例的单元电容器的疲劳损耗和压印特性被测量。作为结果，该实施例的疲劳损耗从传统实例的13％改善为9％，并且压印率基本上从传统实例的-6.5％改善为-2.8％。
需知，作为铁电膜形成方法，除了溅射法和MOCVD法之外，可列举出溶胶-凝胶法、金属有机沉积(MOD)法、CSD(化学溶液沉积)法、化学气相沉积法(CVD)及外延生长法。同时，作为铁电膜，例如，可形成这样的膜，该膜的晶体结构通过热处理变得具有铋层基(bismuth-layer based)结构或钙钛矿结构。作为这种膜，除了PZT膜之外，还可列举出以下这些由一般的化学式ABO3表示的膜，例如PZT、SBT、BLT、铋层结构的化合物(bismuth-layer structured)或其他掺杂有微量的镧、钙、锶和/或硅等的类似物。
此外，当形成上电极膜的最下层时，例如，在可使金属元素氧化的条件下，采用含有铂、铱、钌、铑、铼、锇和/或钯的靶材，进行溅射。具体来说，当形成氧化铱膜时，沉积温度优选设置在20℃-400℃，例如300℃，并且相对于构成溅射气体的氧气和惰性气体压力的氧分压(oxygen partial pressure)优选设置在10％-60％。
此外，在上电极膜的初始层上形成的导电膜不限于IrOx膜，含有铂(Pt)、铱(Ir)、钌(Ru)、铑(Rh)、铼(Re)、锇(Os)和/或钯(Pd)等的金属膜也可形成，或者相反地，这些金属的氧化膜例如SrRuO3膜可形成。
此外，作为导电膜，可形成由两层或更多层构成的膜。
根据本发明，在铁电电容器中，为上电极和铁电膜之间的接触面带来良好的条件，从而能够获得充分的铁电特性。因此，可以获得表现出高极化反转量、低矫顽电压、高疲劳耐受性及压印电阻的铁电电容器。
本实施例应视为示意性的而不是限制性的，即包含在权利要求等效的含义和范围内的所有变化均包含在本发明中。本发明可以用不脱离其精神和基本特征的其他具体方式实施。
权利要求
1.一种半导体器件，其特征在于包括半导体衬底；下电极，形成在所述半导体衬底上；铁电膜，形成在所述下电极上；以及上电极，形成在所述铁电膜上，所述上电极包括导电氧化膜，当所述导电氧化膜在所述上电极的最下层形成时，该导电氧化膜被结晶化。
2.如权利要求1所述的半导体器件，其中，所述导电氧化膜为氧化铱膜。
3.如权利要求2所述的半导体器件，其中，所述导电氧化膜朝向面(110)和面(200)。
4.如权利要求1所述的半导体器件，其中，所述上电极具有导电膜，所述导电膜包括形成在所述导电氧化膜上的柱形晶体。
5.一种制造半导体器件的方法，其特征在于包括以下步骤在半导体衬底上形成下电极膜；在该下电极膜上形成铁电膜；以及在该铁电膜上形成上电极，其中，所述上电极形成步骤包括形成导电氧化膜的步骤，所述导电氧化膜在形成时被结晶化。
6.如权利要求5所述的制造半导体器件的方法，其中，所述导电氧化膜形成步骤包括在可使金属元素被氧化的条件下，使用靶材进行溅射的步骤，其中，该靶材含有从铂、铱、钌、铑、铼、锇和钯组成的组中选出的至少一种金属元素。
7.如权利要求5所述的制造半导体器件的方法，其中，在所述导电氧化膜形成步骤中，通过控制温度，来控制该导电氧化膜的取向。
8.如权利要求5所述的制造半导体器件的方法，其中，在所述导电氧化膜形成步骤中，通过控制溅射气体中的氧分压，来控制该导电氧化膜的取向。
9.如权利要求6所述的制造半导体器件的方法，其中，采用包含铱的那个作为靶材。
10.如权利要求9所述的制造半导体器件的方法，其中，在所述导电氧化膜形成步骤中，温度为从20℃到400℃。
11.如权利要求10所述的制造半导体器件的方法，其中，该温度为300℃。
12.如权利要求10所述的制造半导体器件的方法，其中，在所述导电氧化膜形成步骤中，氧气分压相对于一起构成溅射气体的氧气和惰性气体的压力为10％-60％。
13.如权利要求9所述的制造半导体器件的方法，其中，朝向面(110)和面(200)的膜被形成为该导电氧化膜。
14.如权利要求5所述的制造半导体器件的方法，其中，所述上电极膜形成步骤包括在该导电氧化膜上形成导电膜的步骤。
15.如权利要求14所述的制造半导体器件的方法，其中，含有至少一种从铂、铱、钌、铑、铼、锇及钯组成的组中选出的金属元素的金属膜，被形成为该导电膜。
16.如权利要求14所述的制造半导体器件的方法，其中，含有至少一种从铂、铱、钌、铑、铼、锇及钯组成的组中选出的金属元素的导电氧化膜，被形成为该导电膜。
17.如权利要求16所述的制造半导体器件的方法，其中，SrRuO3膜被形成为该导电膜。
18.如权利要求14所述的制造半导体器件的方法，其中，成形为具有两层或更多层的膜被形成为该导电膜。
19.如权利要求5所述的制造半导体器件的方法，其中，晶体结构的膜被形成为该铁电膜，该晶体结构将通过热处理形成为具有铋层结构或钙钛矿结构。
20.如权利要求5所述的制造半导体器件的方法，其中，通过溶胶-凝胶法、金属有机沉积法、化学溶液沉积法、化学气相沉积法、外延生长法、溅射法或者MOCVD法，形成该铁电膜。
全文摘要
本发明提供一种半导体器件及其制造方法，首先，在半导体衬底上形成下电极膜，然后在下电极膜上形成铁电膜。之后，在铁电膜上形成上电极膜。当形成上电极时，首先，在铁电膜上形成IrO
文档编号G11C21/00GK1744320SQ20041008200
公开日2006年3月8日 申请日期2004年12月30日 优先权日2004年8月31日
发明者王文生 申请人:富士通株式会社