专利名称：处理器的内部存储器存取方法及其装置的制作方法
技术领域：
本发明为一种存储器存取方法及其装置，特别是一种处理器的内部存储器存取方法及其装置。
背景技术：
一般处理器，尤其是系统芯片经常用到的嵌入式处理器(EmbeddedProcessor)，其执行效率常受限于存取外部存储器(External Memory)时的等待时间，亦即处理器在存取外部存储器时，处理器的运算功能会呈闲置状态。
如图1所示，为改善处理器的执行效率，处理器8可内置高速缓冲存储器10以加速数据存取。由图1可知，处理器8包含一处理单元40，其将经常存取的数据另存一份于高速缓冲存储器(Cache Memory)10中，故若处理单元40需用到该些经常存取的数据时，便可至高速缓冲存储器10进行存取，而由于处理单元40不需通过外部总线34至外部存储器20存取该些经常存取的数据，相对相对地只需通过内部总线32存取高速缓冲存储器10，故可节省数据存取的时间，因此处理器8整体处理速度会快很多，但当欲高速缓冲的数据遗失时，即发生高速缓冲遗失(cache-miss)时，处理单元40仍需通过外部总线34至外部存储器20进行存取，其中内部总线32与外部总线34的协调运作须通过一总线控制器30来进行。
请参照图2，为解决上述高速缓冲遗失的问题，常规的作法为将某一段定址空间(Address range)指定为处理器8内部存储器12，内部存储器12又称为Scratchpad Memory(SPM)或Tightly Coupled Memory(TCM))，处理单元40在该段定址空间的存取，都是通过内部总线32存取该内部存储器12，而不是经由外部总线34存取外部存储器20，而由于内部存储器12与高速缓冲存储器10类似，但不需特别处理(如利用高速缓冲演算法来决定何批数据该加以储存)就可储存大批数据，因此无须担心高速缓冲遗失的问题。然而，由于处理器8处理过的数据大多还是需要写回外部存储器20，且处理器8仍需从外部存储器20读进新的数据来处理，故在这段读写外部存储器20的时间内，处理单元40处于闲置状态，因此造成运算资源的浪费。
有鉴于此，本发明提出一种处理器内部存储器存取方法及其装置，以有效解决常规的问题。
发明内容
本发明的目的之一在于解决常规存取外部存储器时，处理器运算功能闲置的问题。
本发明的目的之一在于利用直接存储器存取控制器在内部与外部存储器间存取数据，使处理器能持续存取并运算内部存储器的数据。
本发明的目的之一在于利用交换机制，使处理器与直接存储器存取控制器可同时存取一内部存储器。
根据本发明，一种处理器的内部存储器存取方法包含下列步骤提供一交换机制，使一直接存储器存取控制器及一处理单元分别经由该交换机制与一内部存储器耦合在一起，其中该内部存储器包含一第一内部存储单元及一第二内部存储单元；当该交换机制运作于第一状态，直接存储器存取控制器将第一内部存储单元的数据移至一外部存储器，并将该外部存储器的数据移入该第一内部存储单元，此时处理单元读取第二内部存储单元的数据并加以处理，并将处理完的数据存回第二内部存储单元；以及当该交换机制运作于第二状态，直接存储器存取控制器将第二内部存储单元的数据移至外部存储器，并将该外部存储器的数据移入该第二内部存储单元，此时处理单元读取第一内部存储单元的数据并加以处理，并将处理完的数据存回第一内部存储单元。
本发明还公开一种处理器的内部存储器存取装置，该装置包含一处理器，其包含一第一内部存储单元、一第二内部存储单元、一切换电路及一处理单元，此处理单元通过切换电路分别耦合至第一及第二内部存储单元；以及一直接存储器存取控制器，其经由切换电路耦合至第一及第二内部存储单元，当直接存储器存取控制器经由切换电路存取第一内部存储单元时，处理单元可经由切换电路存取该第二内部存储单元，而当直接存储器存取控制器通过切换电路存取第二内部存储单元，处理单元可经由切换电路存取第一内部存储单元。
图1为常规通过高速缓冲存储器进行数据存取的系统结构图。
图2为常规通过高速缓冲存储器与内部存储器进行数据存取的系统结构图。
图3为本发明通过直接存储器存取控制器进行数据存取的系统结构图。
图4为本发明内部存储器的一实施例示意图。
图5为本发明利用交连开关进行数据存取的示意图。
图6为本发明与常规技术的数据存取效率比较示意图。
附图符号说明8处理器10高速缓冲存储器12内部存储器14内部存储器16处理器20外部存储器22直接存储器存取控制器30总线控制器32内部总线34外部总线40处理单元50主端‘MA’52从端‘SB’54主端‘MB’56从端‘SA’58交连开关具体实施方式
请参照图3，其是本发明装置的一实施例示意图，由图可知，本发明的装置包含一处理器16，其包含有一处理单元40，其通过一内部总线32耦接至一高速缓冲存储器10、一内部存储器14、及一总线控制器30，另有一直接存储器存取控制器22耦合至该内部存储器14，并经由一外部总线34耦接至该总线控制器30及一外部存储器20。
如图4所示，其是图3的内部存储器14的一实施例示意图，由图可知，内部存储器14包含一第一内部存储单元M0、一第二内部存储单元M1及一切换电路，其中切换电路可根据选择信号sel为0或1来选择电路导通路径。
请参照图3及图4，该处理单元40经由内部总线32与切换电路，分别耦接至第一及第二内部存储单元M0、M1，且该直接存储器存取控制器22亦通过切换电路分别耦接至第一及第二内部存储单元M0、M1，因此当选择信号sel为0时，直接存储器存取控制器22会经由切换电路存取该第二内部存储单元M1的数据，而处理单元40则经由切换电路存取该第一内部存储单元M0的数据；同理，当选择信号sel为1时，直接存储器存取控制器22会经由切换电路存取该第一内部存储单元M0的数据，而处理单元40则经由切换电路存取该第二内部存储单元M1的数据。
由上述可知，处理单元与直接存储器存取控制器可藉由切换电路的运作，同时存取内部存储器的不同存储单元，且直接存储器存取控制器是将第一/第二内部存储单元的数据，通过外部总线传送至该外部存储器，并将外部存储器的数据通过外部总线传送至第一/第二内部存储单元，在此同时，处理单元则可读取第二/第一内部存储单元的数据，并将处理完的数据回存至第二/第一内部存储单元。因此，直接存储器存取控制器可专责外部存储器与内部存储器间数据的传送，而处理单元则可持续处理内部存储器的数据，以充分发挥运算效能。
本发明的方法包括下列步骤提供一交换(bank swapping)机制，使一处理单元及一直接存储器存取控制器分别通过此交换机制耦接至一内部存储器，其中该内部存储器包含一第一内部存储单元及一第二内部存储单元；当此交换机制运作于第一状态时，该直接存储器存取控制器将第一内部存储单元的数据传送至一外部存储器，并将外部存储器的数据移入第一内部存储单元，此时，该处理单元读取第二内部存储单元的数据并加以处理，并将处理完的数据存回第二内部存储单元；以及当此交换机制运作在第二状态时，该直接存储器存取控制器将第二内部存储单元的数据传送至外部存储器，并将外部存储器的数据移入第二内部存储单元，同时，该处理单元读取第一内部存储单元的数据并加以处理，并将处理完的数据存回第一内部存储单元。
上述的交换机制可通过一交连开关(Crossbar Switch Interconnection)加以实现，交连开关的运作主要是当同时有两个主端(MASTER)(如处理单元与直接存储器存取控制器)需要使用总线传输数据时，只要此二主端并非作用于同一个从端(SLAVE)(如第一或第二内部存储单元)，则可以有两个总线通过交连开关同时作用，以提供并行处理。如图5所示，当主端‘MA’50对应至从端‘SB’52，且主端‘MB’54对应至从端‘SA’56，因两个要求使用总线的主端‘MA’50、‘MB’54并未使用同一个从端，所以两个主端‘MA’50、‘MB’54可以同时与其对应的从端‘SB’52、‘SA’56作连接，然而，如果主端‘MA’50与主端‘MB’54选择同一个从端作连接，则由优先权较高的主端与从端连接以传输数据，优先权较低的主端则等待前一个主端传输完成后，再连接至从端以进行数据传输。
据上所述，本发明的方法是利用交换机制的运作，使直接存储器存取控制器可专责外部存储器与内部存储器间数据的传送，而处理单元则可持续处理内部存储器的数据，以充分发挥运算效能。
请参照图6，其是本发明与常规技术的数据存取效率比较示意图，假设有编号0，1，2，3，4...的数据区块，在常规无直接存储器存取控制器的情况下，不论有无高速缓冲存储器或内部存储器，处理器均需在处理每一数据区块前先载入数据，处理后再储存数据，这些载入、处理及储存等动作必需循序执行，无法同步，但在本发明具有直接存储器存取控制器及交换机制的情况下，直接存储器存取控制器负责执行数据载入与储存，交换机制则避免处理器与直接存储器存取控制器同时存取同一内部存储单元，因此，处理器可持续处理数据区块，如图6所示，而在理想状况下，处理器可以一直进行计算(计算0、计算1、计算2...)，不需等待数据载入与储存，故本发明可以有效进行数据的存取，避免处理器的闲置。
另外，本发明中，第一及第二内部存储单元具有相同的存储器地址，因此对处理单元及直接存储器存取控制器而言，第一及第二内部存储单元是相同的存储单元，故只要通过本发明的交换机制，处理单元或直接存储器存取控制器无需另行设计，即可分别存取第一及第二内部存储单元。
以上所述者，仅为本发明其中的较佳实施例而已，并非用来限定本发明的实施范围；即凡依本发明权利要求所作的均等变化与修饰，皆为本发明权利要求所涵盖。
权利要求
1.一种处理器的内部存储器存取方法，其可供一处理器的处理单元及一存储器存取控制器同时存取一内部存储器，其中该内部存储器包含至少二内部存储单元，该方法包括提供一交换机制，使该处理单元与该直接存储器存取控制器通过该交换机制耦合至该内部存储器；以及利用该交换机制的运作，使该直接存储器存取控制器与该处理单元可同时存取不同该内部存储单元。
2.如权利要求1所述的方法，其中该内部存储器是ScratchpadMemiry(SPM)或Tightly Coupled Memory(TCM)。
3.如权利要求1所述的方法，其中该二内部存储单元所对应的存储器地址相同。
4.如权利要求1所述的方法，其中该交换机制是一交连开关，且该二内部存储单元分别为一第一内部存储单元及一第二内部存储单元。
5.如权利要求4所述的方法，其中该交连开关可于一第一状态及一第二状态间进行切换，当该交连开关处于该第一状态时，该直接存储器存取控制器存取该第一内部存储单元，此时该处理单元存取该第二内部存储单元，而当该交连开关处于该第二状态时，该直接存储器存取控制器存取该第二内部存储单元，此时该处理单元存取该第一内部存储单元。
6.如权利要求4所述的方法，其中利用该交换机制的运作的步骤进一步包括利用该交连开关于一第一状态及一第二状态间进行切换；当该交连开关运作于该第一状态时，该直接存储器存取控制器于该第一内部存储单元及一外部存储器间进行数据传送，此时该处理单元存取该第二内部存储单元的数据；以及当该交连开关运作于该第二状态时，该直接存储器存取控制器于该第二内部存储单元及该外部存储器间进行数据传送，此时该处理单元存取该第一内部存储单元的数据。
7.一种处理器的内部存储器存取装置，该装置包含一内部存储器，其包含至少一第一内部存储单元；至少一第二内部存储单元；一切换电路，其分别耦合至该第一及第二内部存储单元；一处理单元，其经由该切换电路分别耦合至该第一及第二内部存储单元；以及一直接存储器存取控制器，其经由该切换电路分别耦合至该第一及第二内部存储单元，当该直接存储器存取控制器存取该第一内部存储单元时，该处理单元存取该第二内部存储单元，当该直接存储器存取控制器存取该第二内部存储单元，该处理单元存取该第一内部存储单元。
8.如权利要求7所述的装置，其中该切换电路包含一交连开关，该交连开关可于一第一状态及一第二状态间进行切换，当该交连开关处于该第一状态时，该直接存储器存取控制器存取该第一内部存储单元，当该交连开关处于该第二状态时，该直接存储器存取控制器存取该第二内部存储单元。
9.如权利要求7所述的装置，其中该第一内部存储单元所对应的存储器地址与该第二内部存储单元所对应的存储器地址相同。
10.如权利要求7所述的装置，其中该内部存储器是ScratchpadMemory(SPM)或Tightly Coupled Memory(TCM)。
全文摘要
本发明是一种处理器的内部存储器存取方法及其装置，该方法是利用一交换机制，使一处理器的处理单元与一直接存储器存取控制器能同时存取一内部存储器的不同存储单元，藉此使该处理单元能持续存取并运算内部存储器的数据，以发挥运算效能，而本发明的装置中，一处理器的处理单元与一直接存储器存取控制器，均通过一切换电路耦合至一内部存储器，故利用切换电路的切换，处理单元与直接存储器存取控制器能同时存取该内部存储器的不同存储单元，因此，处理单元即能持续存取并运算存储单元的数据，以有效发挥运算效能。
文档编号G11C7/00GK1763727SQ20041008578
公开日2006年4月26日 申请日期2004年10月22日 优先权日2004年10月22日
发明者吴奇峰, 林建光 申请人:瑞昱半导体股份有限公司