专利名称：在半导体存储器件中产生提升电压的电路和方法
技术领域：
本发明一般涉及半导体存储器件，具体地说，本发明涉及一种用于在半导体器件中产生提升电压的电路和方法。
背景技术：
半导体存储器件通常包括用于产生大于电源电压的提升电压的电路。提供该提升电压以激活半导体存储器件中的字线。在行激活期间和/或在刷新操作期间激活所述字线。在刷新操作期间，半导体存储器件内的所有存储单元的字线都被激活，由此，导致提升电压的高消耗。
因此，在刷新操作期间比能够导致提升电压的噪声的行激活期间激活更多的字线。
图1的框图示出了传统的用于在半导体存储器电路中产生提升电压的电路。图1的电路包括有源突跳器(active kicker)140和用于产生驱动有源突跳器140的信号的电路100。通常，提升电压VPP被提供给字线驱动器(未示出)以利用所述提升电压VPP保持被激活字线的电压。
电路100是自动脉冲发生器，其包括第一NOR门110、第二NOR门120和延迟电路130。延迟电路130包括奇数个反转器(inverter)INV1、INV2和INV3。当行激活命令或刷新命令被输入给电路100时，电路100响应激活信号ACT产生有源突跳器驱动脉冲信号AKE。有源突跳器驱动脉冲信号AKE的脉冲持续时间与延迟电路130中反转器的延迟时间T1相同，如图2所示。
响应有源突跳器驱动脉冲信号AKE，有源突跳器140产生提升电压VPP。有源突跳器140是公知的泵激(pumping)电路，因此，这里省略对它的详细描述。
图2是示出了在行激活期间由图1所示的传统电路所产生的有源突跳器驱动脉冲信号AKE的时序图。参看图2，响应输入给半导体存储器件的外部命令COMMAND当中的行激活命令210，在半导体存储器件中产生激活信号ACT。当激活信号ACT被激活在逻辑高电平时，有源突跳器驱动脉冲信号AKE被从逻辑低电平激活到逻辑高电平。有源突跳器驱动脉冲信号AKE的每个脉冲被保持延迟时间T1，并在逻辑低电平被去活。图1的有源突跳器140产生提升电压VPP长达延迟时间T1。
响应外部命令COMMAND当中的预充电命令220，在逻辑低电平去活所述激活信号ACT。在图2中，tRC表示行激活周期，该行激活周期是将行激活命令210、预充电命令220和下一个行激活命令230连续输入给所述半导体存储器件的总的持续时间。
通常，与激活信号ACT相关联地激活和去活在半导体存储器件中的字线，和在行激活周期tRC内激活字线。有源突跳器驱动脉冲信号AKE的脉冲持续时间被设计成提供足以激活字线的提升电压VPP。
图3是示出了在由图1的传统电路在刷新操作期间所产生的有源突跳器驱动脉冲信号AKE的时序图。参看图3，响应输入给半导体存储器件的外部命令COMMAND当中的刷新命令300，在半导体存储器件内产生刷新信号REF，当在逻辑高电平激活刷新信号REF时，半导体存储器件内的刷新计数器运行以连续产生周期信号。响应每个周期信号，所述激活信号ACT被激活，并在预定的时间长度之后被去活。所述激活信号ACT的激活导致处于逻辑低电平的有源突跳器驱动脉冲信号AKE被激活到逻辑高电平。
如图2所示，在行激活期间，由于行激活命令210和预充电命令229被连续和单独地输入给半导体存储器件，所以，连续产生有源突跳器驱动脉冲信号AKE的脉冲，相反，参看图3，在刷新操作期间，当刷新命令300被输入给半导体存储器件时，该半导体存储器件中的刷新计数器(未示出)顺序地激活每个字线并重复一预定的时间，即，刷新周期tRFC。在刷新周期tRFC期间内，有源突跳器驱动脉冲信号AKE的每个脉冲被保持延迟时间T1。刷新周期tRFC长于图2的行激活周期tRC。
当在刷新操作期间所有存储单元中的字线被同时激活时，消耗大量的提升电压VPP并在该提升电压VPP中出现峰值噪声。该峰值噪声降低了诸如有源突跳器的产生提升电压VPP并使刷新操作不稳定执行的泵激电路的效率。
产生图1所示提升电压的传统电路在所述行激活和刷新操作中产生有源突跳器驱动脉冲信号AKE，因此，限制了在刷新操作期间对电路泵激效率的改进。
发明内容
根据本发明的一个方面，提供了一种在半导体存储器件中产生提升电压的电路，该电路包括有源突跳器驱动信号产生电路，用于响应行激活命令产生具有第一脉冲持续时间的有源突跳器驱动信号，和响应刷新命令产生具有第二脉冲持续时间的有源突跳器驱动信号。该电路还包括有源突跳器，用于响应所述有源突跳器驱动信号产生所述提升电压。
所述第二脉冲持续时间可以长于所述第一脉冲持续时间。
所述有源突跳器驱动信号产生电路可以包括第一路径和第二路径，响应所述行激活命令，沿所述第一路径输出具有第一脉冲持续时间的有源突跳器驱动信号，和响应所述刷新命令，沿第二路径输出具有第二脉冲持续时间的有源突跳器驱动信号。可以在第一路径中安装自动脉冲产生单元，该自动脉冲产生单元可以包括延迟电路，该延迟电路可以包括奇数个反转器。在第二路径中安装自动脉冲产生单元，该自动脉冲产生单元可以包括第一延迟电路和第二延迟电路。第一延迟电路可以包括奇数个反转器，和第二延迟电路可以包括偶数个反转器。
根据本发明的另一方面，提供了一种使用提升电压产生电路产生提升电压的方法，所述提升电压产生电路包括用于响应有源突跳器驱动信号产生提升电压的有源突跳器。所述方法包括在行激活期间通过产生具有第一脉冲持续时间的有源突跳器驱动信号产生提升电压和响应所述具有第一脉冲持续时间的有源突跳器驱动信号驱动所述有源突跳器，以及在刷新操作期间通过产生具有第二脉冲持续时间的有源突跳器驱动信号产生提升电压和响应所述具有第二脉冲持续时间的有源突跳器驱动信号驱动所述有源突跳器。
此外，第二脉冲持续时间可以长于第一脉冲持续时间。
通过下面结合附图的详细描述，本发明的上述和其它方面和优点将会变得更加明显，其中图1的框图示出了产生提升电压的传统电路；图2的时序图示出了由图1所示传统电路在行激活中产生的有源突跳器驱动脉冲信号；图3的时序图示出了由图1所示传统电路在刷新操作中产生的有源突跳器驱动脉冲信号；图4的框图示出了根据本发明一实施例产生提升电压的电路；和图5的时序图示出了由根据本发明实施例的图4所示的电路在刷新操作中产生的有源突跳器驱动脉冲信号。
具体实施例方式
下面将结合附图详细描述本发明的范例性实施例。在整个本披露中，相同的参考数字表示相同或等效的元件。
图4的框图示出了根据本发明实施例的用于产生提升电压的电路。该电路包括用于产生有源突跳器驱动脉冲信号的电路400和有源突跳器140。电路400包括第一路径(110、410、440和120)以及第二路径(110、410、430、420和120)。
所述第一路径是在行激活期间产生有源突跳器驱动脉冲信号AKE的路径。所述第二路径是在刷新操作期间产生有源突跳器驱动脉冲信号AKE的路径。在所述第一路径中安装反转器110、第一延迟电路410、第一开关440和NOR门120。在第二路径中安装反转器110、第一延迟电路410、第二开关430、第二延迟电路420和NOR门120。
在该实施例例子中，在半导体存储器件的行激活和刷新操作中，激活信号ACT从逻辑低电平激活到逻辑高电平。现描述根据本发明实施例的在行激活和刷新操作中改变有源突跳器驱动脉冲信号AKE的脉冲持续时间的方法。
在行激活中，激活所述激活信号ACK，然后，反转器110的输出端A的电平从逻辑高电平改变到逻辑低电平。NOR门120的输入端A的电平最初被设置为逻辑低电平，由此，它的输出端AKE的电平从逻辑低电平改变到逻辑高电平。这样，响应被激活的有源突跳器驱动脉冲信号AKE驱动有源突跳器140，由此，产生提升电压VPP。当反转器110的输出端A的逻辑低电平被输入给第一延迟电路140时，第一延迟电路140的输出端B的电平变成逻辑高电平。当刷新信号REF在刷新操作中被激活时，第二开关430被打开，和当在行激活中行激活信号ROW-ACT被激活时，第一开关440被打开。在行激活中，只有第一开关440是被打开的，因此，第一延迟电路410的输出端B的逻辑高电平被直接输入给节点C。在这种情况下，NOR门120的输出端AKE被再次去激活和有源突跳器140停止产生所述提升电压VPP。
如上所述，在行激活中，有源突跳器驱动脉冲信号AKE被激活第一延迟电路410的延迟时间T1，由此驱动有源突跳器140。
换言之，在行激活中，第一开关440被接通，和所述有源突跳器驱动脉冲信号AKE的脉冲持续时间变得等于第一延迟电路410的延迟时间T1。在刷新操作中，第二开关被接通，并且所述有源突跳器驱动脉冲信号AKE的脉冲持续时间变得等于第一延迟电路410的延迟时间T1和第二延迟电路420的延迟时间T2的和。有源突跳器140是本领域技术人员已知的普通的电路，这里，省略对它的详细描述。
图5的时序图示出了由根据本发明实施例的在刷新操作中由图4所示电路产生的有源突跳器驱动脉冲信号AKE。响应输入给半导体存储器件的外部命令COMMAND当中的刷新命令300在半导体存储器件中产生刷新信号REF。在刷新操作中，刷新计数器连续地激活多个周期信号，并响应每个周期信号激活所述激活信号ACT。当该激活信号ACT被激活到逻辑高电平时，有源突跳器驱动脉冲信号AKE也被从逻辑低电平激活到逻辑高电平。
如结合图4所述，所述有源突跳器驱动脉冲信号AKE的脉冲持续时间与第一和第二延迟电路420的延迟时间T1和T2的和相同。在这种情况下，由于刷新周期tRFC的持续时间长于行激活周期tRC的持续时间，所以，有源突跳器驱动脉冲信号AKE被激活。当有源突跳器驱动脉冲信号AKE被激活延迟时间T1和T2的和时，有源突跳器140被激活以产生提升电压VPP，因此，改进了在刷新操作中产生所述提升电压的电路的泵激效率。
尽管参照本发明的范例性实施例示出和描述了本发明，但本领域的技术人员应当理解，在不脱离由所附权利要求定义的本发明的精神和范围的情况下可以在形式和细节上做出各种修改。例如，可以在刷新周期tRFC期间产生具有至少两个脉冲的有源突跳器驱动脉冲信号AKE并将其输入给有源突跳器140。代替所述行激活信号ROW-ACT，可以将输入给第二开关430的刷新信号REF的反相信号输入给第一开关440。即，刷新信号REF被输入给第一开关440和被反相的刷新信号REFB被输入给第二开关430。另外，还可以通过控制所述有源突跳器驱动脉冲信号仅在刷新操作中被延迟长时间来产生足够量的提升电压VPP。
如上所述，在根据本发明的用于产生提升电压的电路和方法中，通过增加刷新操作中有源突跳器被激活的持续时间可以改善提升电压的泵激效率。
权利要求
1.一种在半导体存储器件中产生提升电压的电路，包括有源突跳器驱动信号产生电路，用于响应行激活命令产生具有第一脉冲持续时间的有源突跳器驱动信号，和响应刷新命令产生具有第二脉冲持续时间的有源突跳器驱动信号；和有源突跳器产生电路，用于响应所述有源突跳器驱动信号产生所述提升电压。
2.如权利要求1所述的电路，其中，所述有源突跳器驱动信号产生电路包括第一路径，响应所述行激活命令，沿该第一路径输出具有所述第一脉冲持续时间的有源突跳器驱动信号；和第二路径，响应所述刷新命令，沿该第二路径输出具有所述第二脉冲持续时间的有源突跳器驱动信号。
3.如权利要求1所述的电路，其中，所述第二脉冲持续时间长于所述第一脉冲持续时间。
4.如权利要求2所述的电路，其中，自动脉冲产生单元位于所述第一路径内。
5.如权利要求4所述的电路，其中，所述自动脉冲产生单元包括延迟电路。
6.如权利要求5所述的电路，其中，所述延迟电路包括奇数个反转器。
7.如权利要求2所述的电路，其中，所述自动脉冲产生单元位于所述第二路径内。
8.如权利要求7所述的电路，其中，所述自动脉冲产生单元包括第一延迟电路和第二延迟电路。
9.如权利要求8所述的电路，其中，所述第一延迟电路包括奇数个反转器，和所述第二延迟电路包括偶数个反转器。
10.如权利要求1所述的电路，其中，所述行激活命令是被转换的刷新命令。
11.一种用于在半导体存储器件的行激活操作和刷新操作期间产生提升电压的方法，其中，使用包括有源突跳器电路的提升电压产生电路产生所述提升电压，响应有源突跳器驱动信号产生所述提升电压，所述方法包括在行激活操作期间产生具有第一脉冲持续时间的有源突跳器驱动信号和响应该具有第一脉冲持续时间的有源突跳器驱动信号驱动所述提升电压产生电路的有源突跳器电路；和在刷新操作期间产生具有第二脉冲持续时间的有源突跳器驱动信号和响应该具有第二脉冲持续时间的有源突跳器驱动信号驱动所述提升电压产生电路的有源突跳器电路。
12.如权利要求11所述的方法，其中，所述第二脉冲持续时间长于所述第一脉冲持续时间。
13.一种在半导体存储器件的行激活和刷新操作期间产生提升电压的方法，其中，使用包括有源突跳器电路的提升电压产生电路产生所述提升电压，响应有源突跳器驱动信号产生提升电压，该方法包括在行激活操作的激活周期期间产生具有脉冲的有源突跳器驱动信号和响应具有所述脉冲的有源突跳器驱动信号来驱动所述提升电压产生电路的有源突跳器电路；和在刷新操作的刷新周期期间产生具有至少两个脉冲的有源突跳器驱动信号以及响应具有至少两个脉冲的有源突跳器驱动信号来驱动所述提升电压产生电路的有源突跳器电路。
14.如权利要求13所述的方法，其中，在刷新周期期间产生的有源突跳器驱动信号的脉冲持续时间等于或大于在激活周期期间产生的有源突跳器驱动信号的脉冲持续时间。
全文摘要
在半导体存储器件的提升电压产生电路中，有源突跳器驱动信号产生电路响应行激活命令产生具有第一脉冲持续时间的有源突跳器驱动信号并响应刷新命令产生具有第二脉冲持续时间的有源突跳器驱动信号。有源突跳器电路响应有源突跳器驱动信号来产生提升电压。第二脉冲持续时间可以大于第一脉冲持续时间，从而可以改善刷新操作中提升电压的泵激效率。
文档编号G11C11/4074GK1838314SQ20061005130
公开日2006年9月27日 申请日期2006年1月5日 优先权日2005年1月5日
发明者张寿凤, 金致旭 申请人:三星电子株式会社