多级单元非易失性存储器装置中的单级单元编程的制作方法

专利名称：多级单元非易失性存储器装置中的单级单元编程的制作方法
技术领域：
本发明通常涉及存储器装置，且特定而言，本发明涉及非易失性存储器装置。
背景技术：
通常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路。存
在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、 动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪 存储器。
快闪存储器装置已发展成为用于广泛的电子应用的非易失性存储器的普遍来 源。快闪存储器装置通常使用允许高存储器密度、高可靠性和低功率消耗的单晶 体管存储器单元。快闪存储器的一般用途包含个人计算机、个人数字助理(PDA)、 数码相机和蜂窝式电话。例如基本输入/输出系统(BIOS)的程序代码和系统数 据通常存储在快闪存储器装置中以供在个人计算机系统中使用。
随着电子系统的性能和复杂度的增加，在系统中对额外存储器的需要也增加。 然而，为了继续减少系统的成本，部件计数必须保持为最小。此可通过增加集成 电路的存储器密度来实现。
可通过使用多级单元(MLC)来增加存储器密度。MLC存储器可在不添加额 外单元和/或增加电路小片大小的情况下增加集成电路中存储的数据量。MLC方
法在每一存储器单元中存储两个或两个以上的数据位。
MLC需要严密控制阈值电压以每单元使用多个阈值电平。间隔紧密的非易失 性存储器单元且(特定而言)MLC的一个问题是导致单元之间的干扰的浮动栅 极与浮动栅极的电容性耦合。在编程一个单元时，所述干扰可使邻近单元的阈值 电压移位。此称为程序干扰条件，其影响不需要编程的单元。
MLC存储器装置还具有比单级单元(SLC)存储器装置更低的可靠性，此部 分地是因为需要间隔更紧密阈值电压的状态数量的增加。用于存储照片的存储器 装置中的坏位比存储代码的存储器装置中的坏位可更容易容忍。照片中的坏位可 能仅在数百万像素中产生一个坏像素，而代码或其它数据中的坏位可意味着影响 整个程序的操作的已破坏指令。
由于激烈的竞争和消费者对电子装置中更长电池寿命的需要，因此制造商必 须不断地寻找在维持可靠性的同时减少装置中组件数量的方法。出于上文陈述的
原因，且出于下文陈述的所属领域的技术人员在阅读和理解本说明书之后将明了 的其它原因，此项技术中需要一种具有高密度与高可靠性的存储器装置。

发明内容
本发明解决了快闪存储器的上文提到的问题和其它问题，且通过阅读和学习以 下说明书将理解所述问题。
本发明包括一种用于以单级单元模式编程多级、非易失性存储器装置的方法。 所述存储器装置具有组织成多个存储器块的多个存储器单元。每一存储器块具有 由位线列和字线行组成的存储器单元阵列。
所述方法包含将所需数据写入到待编程单元的最低有效位或最高有效位中的 一者。第二编程操作将加强数据编程到所述单元的剩余位。所述加强数据将所述 单元的阈值电平调节到所述所需数据需要的电压。
本发明的其它实施例包含不同范围的方法和设备。


图1显示本发明的NAND快闪存储器阵列的一个实施例的简化图。 图2显示多级单元存储器阵列的阈值电压分布的一个实施例的示意图。 图3显示根据本发明编程方法的经简化存储器阵的一个实施例的示意图。 图4显示用于多级单元存储器装置的单级单元编程的本发明方法的一个实施 例的流程图。
图5显示用于在存储器系统中实施本发明单级单元编程方法的方法的一个实 施例的流程图。
图6显示本发明的存储器系统的一个实施例的框图。
图7显示本发明的存储器模块的一个实施例的框图。 图8显示用于编程/读取非易失性存储器集成电路的本发明软件模块的一个 实施例的框图。
具体实施例方式
在本发明的以下详细说明中，参考附图，附图形成本发明的一部分且其中通过 说明的方式显示可实践本发明的特定实施例。图式中，若干视图中所有相同编号 描述大致类似的组件。充分详细地描述这些实施例以使所属领域的技术人员能够 实践本发明。在不脱离本发明范围的情况下，可利用其它实施例且可作出结构、 逻辑和电方面的改变。因此，不应在艰制意义上考虑以下详细说明，且本发明的 范围仅由随附权利要求书及其等效物界定。
图1图解说明本发明的半半导体NAND快闪存储器阵列的一个实施例的简化 图。此存储器阵列仅用于图解说明的目的，因此本发明并不限于任何一种非易失 性存储器技术或架构。
出于清楚的目的，图1的存储器阵列没有显示存储器阵列中通常需要的所有元 件。例如，仅显示两个位线(BL1和BL2)，但实际上需要的位线数目取决于存 储器密度和芯片架构。随后将位线称为(BL1-BLN)。位线(BL1-BLN)最终耦 合到检测每一单元的状态的读出放大器(未显示)。
所述阵列由布置成串联串104、 105的浮动栅极单元101阵列组成。在每一串 联链104、 105中，从漏极到源极耦合浮动栅极单元101中的每一者。将横跨多 个串联串104、 105的字线(WL0-WL31)耦合到行中的每个浮动栅极单元的控 制栅极以控制其操作。在一个实施例中， 一阵列由32个字线组成。然而，本发 明并不限于任一字线数量。
在操作中，字线(WL0-WL31)选择串联链104、 105中的个别浮动栅极存储 器单元来进行写入或读取，并以通过模式操作每一串联串104、 105中的剩余浮 动栅极存储器单元。浮动栅极存储器单元的每一串联串104、 105通过源极选择 栅极116、 117耦合到源极线106且通过漏极选择栅极112、 113耦合到个别位线 (BL1-BLN)。源极选择栅极116、 117由耦合到其控制栅极的源极选择栅极控 制线SG (S) 118控制。漏极选择栅极112、 113由漏极选择栅极控制线SG (D) 114控制。
在图l的实施例中，WL0在页的底部处且WL31在页的顶部处。然而，所述 标记仅用于图解说明的目的，因此WLO也可在页的顶部处开始，其中字线编号 朝向页的底部增加。
可按每单元单个位(即，单级单元一SLC)或每单元多个位(即，多级单元一 MLC)来编程每一单元。每一单元的阈值电压(Vt)确定存储在所述单元中的数 据。例如，在每单元单个位中，0.5V的Vt可能指示经编程的单元(即，逻辑0 状态)，而-0.5V的Vt可能指示经擦除的单元(即，逻辑l状态)。
多级单元可具有多个Vt窗，每一Vt窗指示不同的状态。多级单元通过将位样 式指派给单元上存储的具体电压范围来利用传统快闪单元的模拟性质。取决于指
派给单元的电压范围的量，此技术允许每单元存储两个或两个以上的位。
例如，可针对每一范围给单元指配四个不同的200mV电压范围。通常，在每 一范围之间是0.2V到0.4V的静区或容限。如果存储在单元上的电压在第一范围 内，那么所述单元正在存储ll。如果电压在第二范围内，那么所述单元正在存储 01。此继续多达与用于单元的范围一样多。在一个实施例中，ll是最负阈值电压 范围而10是最正阈值电压范围。替代实施例将逻辑状态指派给不同的阈值电压 范围。
本发明实施例并不限于每单元两个位。取决于单元上可区分的不同电压范围的
数量，某些实施例可每单元存储多于两个的位。
在典型的现有技术编程操作期间，使用一系列编程脉冲来偏压待编程快闪存储 器单元的选定字线，所述一系列编程脉冲以(在一个实施例中)大于16V的电压 开始，其中每一随后脉冲电压以递增方式增加直到所述单元被编程或达到最大编 程电压。
然后，执行使用ov字线电压的验证操作以确定浮动栅极是否在适当电压(例
如，0.5V)处。在程序操作期间，通常以约IOV来偏压剩余单元的未选定字线。 在一个实施例中，所述未选定字线电压可为等于或大于地电位的任何电压。以大 致类似的方式编程存储器单元的每一者。
典型的存储器块可由单级单元的64页组成。MLC存储器块通常由128个页组 成。当在典型的现有技术读取/程序操作中存取所述页中的一者时，所述块中的剩 余页可经历干扰条件。在两种情况下，每当编程/读取所述页中的任一者时，所述 页共享可经历较高编程/读取电压的共用字线和位线。所述电压可因扰乱未被存取 的单元的分布而导致问题。本发明的实施例(如随后所论述)使用实质减少或消 除扰乱条件的置乱逻辑寻址技术。
图2图解说明根据本发明编程方法的MLC阈值电压分布的一个实施例的示意 图。此示意图显示逻辑11状态201是最负状态且逻辑10状态202是最正状态。 01状态203和00状态204位于最远的状态201、 202之间。
图3图解说明使用本发明的单级编程实施例的简化存储器阵列的写入样式。出 于清楚的目的，仅显示每一行中具有两个物理位的四个物理行。MLC存储器阵 列中经挑选而作为SLC存储器编程的一部分可是一个或一个以上存储器块。
每一单元301-308中显示的数目表示写入到每一特定单元301-308的逻辑页数
目。挑选此特定样式以最小化在编程单元时发生的浮动栅极与浮动栅极的耦合。 然而，本发明并不限于任何一种编程样式。
每一物理单元301-308均能够保持两个逻辑位，如先前关于MLC编程所述。 因此，本发明的寻址方案将两个经置乱的逻辑地址指派给每一物理地址。换句话 说，为了增加噪声容限，所述阵列的SLC区域中没有物理单元301-308具有两个 相邻的逻辑地址。
在所图解说明的实施例中，将逻辑页0和1编程到单元301、 302中。将逻辑 页2和3编程到行1的单元303、 304中。然后，将逻辑页4和5编程到行0的 单元301、 302中。将逻辑页8和9编程到行1的单元303、 304中。在整个以SLC 方式编程的存储器块的128个页中重复此样式。
为了以MLC方式编程物理单元，待编程数据/代码的每一位由两个逻辑位来表 示。在一个实施例中，指派逻辑11来表示1的单级位，且指派逻辑10来表示0 的单级位。挑选此数据样式是因为在MLC存储器的本实施例中，ll的阈值电压 是最负的且10的阈值电压是最正的，由此实质减少浮动栅极与浮动栅极的干扰且增加噪声容限。替代实施例可使用除逻辑11和/或10之外的其它状态。
图4图解说明用于对多级单元存储器装置进行单级单元编程的本发明方法的
一个实施例的流程图。出于清楚的目的，将仅描述一个单元(例如，图3的单元 301)的编程。以大致类似的方式，实现SLC存储器块中的剩余者的编程。以下 论述参考图3和图4二者。
接收待存储的数据401。在一个实施例中(如随后参考图5所述)，所接收的 数据包含所述数据是需要本发明的更可靠SLC编程而非针对不需要较高可靠性 的数据执行的MLC编程的代码的指示。
在一个实施例中，首先编程待编程单元的LSB403。然而，替代实施例可首先 编程MSB且最后编程LSB。
在所图解说明的实施例中，所述方法首先将页0编程到单元301中(g卩，LSB)。 如果单元从经擦除状态(即，逻辑11)开始且数据/代码位是逻辑0，那么单元 301现在具有逻辑10的经编程样式。
当将页4编程到单元301中时，必须做的是加强0的所需数据/代码位。加强 数据是将每一经SLC编程的单元的阈值电压改变为需要的单级数据所需的合适 阈值电压的数据。因此，必须确定加强数据405且然后写入到单元407。在本实 例中，指派逻辑10来表示逻辑0的SLC数据位，因此，所述单元已经处于适当 阈值电压。因此，当读取所述单元时，将检测到被指派逻辑10状态的阈值电压 并读取逻辑O。
上文所述实例(出于清楚的目的)未论述页l-3的编程。通过参考图2-4，可 看出其它页是以大致相同的方式编程的。
作为另一实例，如果需要将逻辑0的数据/代码位编程到单元301中而单元301 已经使用逻辑01从前一页写入操作被编程，那么所述单元的页0需要将逻辑0 编程到单元301的LSB中。此是通过将单元301的阈值电压从逻辑01状态提高 到逻辑IO状态的电平实现的，如在图2中所见。此假设MLC的逻辑10状态等 效于SLC的逻辑O状态。
图5图解说明用于在多级单元存储器系统中实施本发明的单级单元编程方法 的方法的一个实施例的流程图。所述方法确定501待写入数据是需要较高可靠性 存储的代码还是可容忍MLC编程的较低可靠性的其它数据。
此确定可以各种方式实现。在一个实施例中，物理地址指示用户是正写入到存 储器的SLC区域还是MLC区域。例如，尽管阵列地址空间的剩余者是MLC数 据，但可为SLC数据保留在存储器阵列地址空间的第一 32MB中的地址。在此 实施例中，当读取数据时，假设所读取的多个位映射到单级数据位。
在另一实施例中，指示符位包含有用以动态地指示使用SLC驱动器还是正常 MLC编程方法的数据。替代实施例可使用其它形式来识别编程类型。
已参考图3和4描述了 SLC驱动器505。此例程可由例如状态机、处理器或
其它控制器的存储器集成电路控制电路来执行。先前己参考图1描述了正常MLC 编程503。
图6图解说明可并入有本发明的快闪存储器阵列和编程方法实施例的存储器 装置600的功能框图。存储器装置600耦合到处理器610，所述处理器610负责 执行本发明的软件驱动器以将SLC数据写入到MLC装置中。处理器610可以是 微处理器或某一其它类型的控制电路。存储器装置600和处理器610形成存储器 系统620的一部分。存储器装置600已被简化以集中到有助于理解本发明的存储 器特征上。
处理器610耦合到系统存储器680。此存储器块680包含系统所需的所有存储 器，例如RAM、 ROM、磁性存储驱动机、或其它形式的存储器。存储器系统可 具有所述类型的系统存储器的任一者或其全部。在一个实施例中，将能够在MLC 存储器中实现SLC存储的本发明的低级软件驱动器存储在此系统存储器680中。 所述驱动器可以是系统620操作系统的一部分，所述系统620操作系统存储在硬 驱动机或ROM上且最终被读取到RAN中以供执行。图8中所图解说明且随后 论述的软件模块显示本发明的软件驱动器的一种可能配置。
所述存储器装置包含以上参考图6所述的快闪存储器单元阵列630。存储器阵 列630布置成若干组的行和列。每一行存储器单元的控制栅极与字线耦合，而存 储器单元的漏极和源极连接耦合到位线。如此项技术中所众所周知，单元与位线 的连接确定阵列是NAND架构、AND架构还是NOR架构。提供地址缓冲器电路640以锁存在地址输入连接AO-Ax 642上提供的地址信 号。行解码器644和列解码器646接收并解码地址信号以存取存储器阵列630。 得益于本说明，所属领域的技术人员将了解地址输入连接的数目取决于存储器阵 列630的密度和架构。目卩，地址的数目随着增加的存储器单元计数和增加的组与 块计数二者而增加。
存储器装置600通过使用读出/缓冲器电路650读出存储器阵列列中的电压或 电流变化来读取存储器阵列630中的数据。在一个实施例中，所述读出/缓冲器电 路经耦合以从存储器阵列630读取和锁存一行数据。包含数据输入和输出缓冲器 电路660以经由多个数据连接662与控制器610进行双向数据通信。提供写入电 路655以将数据写入到存储器阵列。
控制电路670解码在控制连接672上提供的来自处理器610的信号。所述信号 用来控制存储器阵列630上的操作，包含数据读取、数据写入(编程)和擦除操 作。控制电路670可以是状态机、定序器或某一其它类型的控制器。
图6中所图解说明的快闪存储器装置已经简化以有助于对存储器的特征的基 本理解。所属领域的技术人员已知快闪存储器的内部电路和功能的更详细的理 解。
图7是实例性存储器模块700的图解。尽管将存储器模块700图解说明为存储
器卡，但参考存储器模块700所论述的概念适用于其它类型的可拆卸或便携式存 储器(例如，USB快闪驱动机)且计划在如本文中所用的"存储器模块"的范围 内。另外，尽管图7中描绘一个实例性形状因数，但所述概念也适用于其它形状 因数。
在某些实施例中，存储器模块700将包含外壳705 (如所描绘)以封闭一个或 一个以上存储器装置710，尽管所述外壳对所有装置或装置应用并非至关重要。 至少一个存储器装置710是非易失性存储器[其包含或适合于执行本发明的元 件]。如果存在的话，外壳705包含用于与主机装置通信的一个或一个以上触点 715。主机装置的实例包含数码相机、数码录音和回放装置、PDA、个人计算机、 存储器卡读取器、接口集线器和类似物。对于某些实施例来说，触点715呈标准 化接口的形式。例如，关于USB快闪驱动机，触点715可能呈USB类型A插入 式连接器的形式。对于某些实施例来说，触点715可呈半专有接口形式，例如， 所述半专有接口可见于由桑迪士克公司(SANDISK)特许的COMPACTFLASH 存储器卡、由索尼(SONY)公司特许的MEMORYSTICK存储器卡、由东芝
(TOSHIBA)公司特许的SD SECURE DIGITAL存储器卡和类似物上。然而， 通常，触点715提供用于在存储器模块700与具有针对触点715兼容的接收器的 主机之间传递控制、地址和/或数据信号的接口。
存储器模块700可视需要包含额外电路720，其可以是一个或一个以上集成电 路和/或离散组件。对于某些实施例来说，额外电路720可包含用于控制跨越多个 存储器装置710的存取和/或用于在外部主机与存储器装置710之间提供转换层的 存储器控制器。例如，在触点715数目与一个或一个以上存储器装置710的I/0 连接数目之间可能不存在一一对应关系。因此，存储器控制器可有选择地耦合存 储器装置710的I/O连接(图7中未显示)以在合适的时间在合适的I/O连接处 接收合适的信号或在合适的时间在合适的触点715处提供合适的信号。类似地， 主机与存储器模块700之间的通信协议可不同于存取存储器装置710所需的协 议。然后，存储器控制器可将从主机接收的命令序列转换成合适的命令序列以实 现对存储器装置710的所需存取。除命令序列之外，所述转换可进一步包含信号 电压电平的变化。
额外电路720可进一步包含与存储器装置710的控制无关的功能性，例如，专 用集成电路(ASIC)可能执行的逻辑功能。同样，额外电路720可包含用来限制 对存储器模块700的读取或写入存取的电路，例如，密码保护、生物测量或类似 物。额外电路720可包含用来指示存储器模块700状态的电路。例如，额外电路 720可包含以下功能性确定是否正在向存储器模块700供应电力和当前是否正 存取存储器模块700，及显示存储器模块700状态的指示，例如在供电时为连续 光且正被存取时为闪烁光。额外电路720可进一步包含例如去耦电容器以帮助调 整存储器模块700内的功率需要的无源装置。
图8图解说明用于编程存储器装置的本发明软件模块的框图。所述模块由快闪
转换层(FTL) 801和至少一个低级软件驱动器802组成。尽管图8中仅显示一 个低级驱动器802，但此项技术中众所周知存储器系统可具有多个所述驱动器。
高级驱动器801结合操作系统或应用程序来工作以管理快闪存储器集成电路。 FTL 801管理快闪装置中的数据以便在事实上数据将被存储在所述快闪装置的不 同位置中时而显现所述数据是被写入到特定位置。FTL 801将数据移动到快闪存 储器阵列中的不同物理位置以实现更均匀磨损的特性。此允许快闪装置显现为处 理器的磁盘驱动机或其它块存储装置。
低级驱动器802负责从FTL 801获取经重映射的地址和数据并对数据执行实 际编程/读取。在一个实施例中，在MLC快闪存储器装置中进行SLC编程的实施 例由低级存储器驱动器执行。
总结
总之，本发明实施例创建MLC非易失性存储器装置，其中在与多个MLC数 据相同的存储器阵列中具有至少一个SLC存储器单元。对MLC装置中的SLC数 据的编程/读取是控制电路/处理器响应于数据可靠性或地址来执行低级软件驱动 器而动态地确定的。此赋予MLC非易失性存储器装置的最终用户将敏感代码数 据存储在较高可靠性的SLC区域中及将其它较不敏感的数据存储在阵列的较密 集MLC区域中的选项。
尽管本文已图解说明和描述了特定实施例，但所属领域的技术人员将了解，经 计算以实现相同目的的任何布置可代替所示的特定实施例。所属领域的技术人员 将明了本发明的许多修改。因此，本发明意欲涵盖本发明的任何修改或变化形式。 明确的计划是本发明仅由上述权利要求书及其等效物限定。
权利要求
1、一种用于在多级单元存储器装置中进行单级编程的方法，所述方法包括将所需数据写入到所述单元的最低有效位或者最高有效位中的一者；和将加强数据写入到所述单元中的剩余位以使得将所述单元的阈值电压调节到所述所需数据需要的电压电平。
2、 如权利要求l所述的方法，且其进一步包含确定待写入数据的类型。
3、 如权利要求2所述的方法，其中所述数据类型包含需要高可靠性的数据和 需要高存储器密度的数据。
4、 如权利要求l所述的方法，其中写入所述加强数据将所述单元的所述阈值 电压改变为所述所需数据需要的电平。
5、 如权利要求4所述的方法，其中所述所需数据具有在多级单元阈值电压范围中的阈值电压以使得逻辑i状态在所述范围的最负处且逻辑o状态在所述范围的最正处。
6、 如权利要求1所述的方法，其中所述存储器装置是NAND快闪存储器装置。
7、 如权利要求1所述的方法，且其进一步包含通过将所读取的多级单元数据 映射为单级单元数据来读取所述所需数据。
8、 如权利要求7所述的方法，其中'11'状态映射为逻辑l状态且'10'状 态映射为逻辑0状态。
9、 一种用于在多级单元NAND快闪存储器装置中进行单级编程的方法，所述 方法包括确定待编程数据的类型； 将所需数据写入到单元的最低有效位；和写入加强数据，所述加强数据将所述单元的阈值电压改变为所述所需数据需要 的电压电平。
10、 如权利要求9所述的方法，其中写入到所述最低有效位包括写入到所述存 储器装置的页0。
11、 如权利要求IO所述的方法，其中写入所述加强数据包括写入与所述存储器装置的页o不相邻的页。
12、 一种用于在包括具有最低有效页和最高有效页的存储器的多级单元存储器装置中进行单级编程的方法，所述方法包括将所需数据写入到至少一个存储器单元的所述最低有效页或所述最高有效页；和将加强数据写入到所述至少一个存储器单元的剩余页以使得所述剩余页是每 一单元的先前已写入页的不相邻页且由所述所需数据的加强数据构成。
13、 如权利要求12所述的方法，其中所述最高有效页是来自所述最低有效页 的至少四个页。
14、 如权利要求13所述的方法，其中所述最高有效页是来自单级阵列区域的 行0中的所述最低有效页的四个页和来自所述区域的剩余行中的所述最低有效页 的六个页。
15、 一种存储器装置，其包括 形成为单元阵列的多个多级单元；和在所述单元阵列内的至少一个单级单元，所述至少一个单级单元响应于驱动器 而作为单级单元进行编程和读取。
16、 如权利要求15所述的装置，其中所述至少一个单级单元是由所述驱动器 动态地选择用来存储比存储在所述多级单元中的数据需要更高可靠性的数据的 多个单元。
17、 如权利要求15所述的装置，其中所述阵列是NAND快闪存储器阵列。
18、 如权利要求15所述的装置，其中经编程的单级单元由映射为逻辑1状态 或逻辑0状态的阈值电压电平组成。
19、 一种快闪存储器装置，其包括存储器阵列，其包括可编程为阈值电压范围内的多个电平的多个单元；和 控制电路，其适合于执行单级编程方法，所述单级编程方法包括将所需数据写 入到动态选定的单元的最低有效位或最高有效位中的一者，且将加强数据写入所 述单元的剩余位。
20、 如权利要求19所述的装置，其中所述加强数据将正编程单元的阈值电压 电平调节到与所述所需数据一致的电平。
21、 如权利要求20所述的方法，其中所述所需数据包括逻辑1状态的负阈值 电压和逻辑0状态的正阈值电压中的一者。
22、 如权利要求21所述的装置，其中所述逻辑l状态是所述阈值电压范围中 距所述逻辑0状态的最远状态。
23、 一种存储器系统，其包括处理器，其产生存储器信号并执行存储器驱动器；和存储器装置，其耦合到所述处理器且响应于所述存储器信号而操作，所述存储 器装置包括多个多级单元，其形成为单元阵列；和控制电路，其响应于所述存储器驱动器而以单级格式编程至少一个多级单元。
24、 一种存储器模块，其包括多级存储器阵列，其布置成行和列以使得所述行包括耦合到多个存储器单元的 控制栅极的字线且所述列包括耦合到存储器单元的串联串的位线，所述存储器阵列进一步布置成存储器块；和控制电路，其适合于通过将所需数据写入到至少一个动态选定的单元的最低有 效位或最高有效位中的一者和将加强数据写入所述单元的剩余位来执行所述存 储器阵列的所述单元的单级编程；和多个触点，其经配置以提供所述存储器阵列与主机系统之间的选择性接触。
25、 如权利要求24所述的模块，且其进一步包含耦合到所述存储器阵列的存 储器控制器，以便响应于所述主机系统而控制所述存储器装置的操作。
26、 一种用于在包括存储器阵列的多级单元NAND快闪存储器装置中迸行单 级编程的方法，所述方法包括确定待编程数据的类型；响应于所述数据类型而将多级单元数据或单级单元数据写入到所述阵列的至 少一个选定单元； 如果所述数据类型指示高可靠性，那么将所需数据写入到单元的第一位并将加 强数据写入到所述单元的剩余位，所述加强数据将所述单元的阈值电压改变为所 述所需数据需要的电压电平；且如果所述数据类型指示高存储器密度，那么以多级单元方式写入所述所需数据。
27、 如权利要求26所述的方法，其中以多级单元方式写入所述所需数据包括以单个编程操作将所述单元编程为所需阈值电压电平。
28、 一种存储器系统，其包括处理器，其产生存储器信号且执行高级存储器驱动器和低级存储器驱动器；和存储器装置，其耦合到所述处理器且响应于所述存储器信号而操作，所述存储器装置包括多个多级单元，其形成为单元阵列；和控制电路，其响应于所述高级存储器驱动器和所述低级存储器驱动器而以 单级单元格式编程多个多级单元。
29、 如权利要求28所述的装置，其中所述加强数据将正编程单元的阈值电压电平增加到与所述所需数据一致的电平。
30、 如权利要求29所述的装置，其中所述所需数据包括逻辑O状态的正阈值 电压。
31、 如权利要求28所述的装置，其中逻辑1状态是所述阈值电压范围中距所 述逻辑0状态的最远状态。
32、 一种快闪存储器系统，其具有耦合到系统存储器且耦合到快闪存储器装置 的处理器，所述系统包括高级驱动器，其由所述处理器执行且选择所述快闪存储器装置中写入数据的存 储器位置；和低级驱动器，其耦合到所述高级驱动器，所述低级驱动器由所述处理器执行以 将单级单元数据写入到所述高级驱动器响应于正写入数据的类型而确定的多级单元存储器位置中。
33、 如权利要求32所述的系统，其中所述数据类型包括高可靠性数据或较不 敏感数据。
全文摘要
一种多级单元存储器阵列具有可作为单级单元来编程的区域。最初，用需要的数据将所述待编程单元编程为所述单元的最低有效位或者最高有效位。然后，第二编程操作编程加强数据，所述加强数据将所述单元的阈值电平调节到所述所需数据的合适电平。
文档编号G11C11/56GK101361135SQ200680051025
公开日2009年2月4日 申请日期2006年12月8日 优先权日2005年12月9日
发明者弗朗基·F·路帕尔瓦 申请人:美光科技公司