专利名称：移位寄存器与移位寄存装置的制作方法
技术领域：
本发明是有关于一种用于数据驱动器的移位寄存器，且特别是 有关于一种具有省电效果的移位寄存器。
背景技术：
图1示出传统移位寄存器的部分的架构图。图1的移位寄存器
包括数个触发器。请参考图1,当触发器110接收一使能的初始数 据信号DT,依据输入时钟脉沖CK输出一使能的数据信号Ql。触 发器120接收使能的数据信号Ql后，输出一使能的数据信号Q2 至下一级触发器130。如此类推，每个移位寄存器依次输出一使能 的数据信号至之后的电路，如线锁存器(line latch),以将正确的像 素数据闩锁住。
对于移位寄存器内部的触发器，仅输出使能的数据信号的触发 器，以及接收此使能的数据信号的触发器需要操作。然而，无论触 发器是否接收或输出使能的数据信号，触发器均要接收时钟脉沖而 处于工作状态，因此消^^许多不必要的电源。
发明内容
本发明涉及一种移位寄存器。在该移位寄存器中，对于各个移 位寄存单元，分别以选择电路独立地控制是否输出时钟脉冲至各个
移位寄存单元的触发器。对于即将接收使能的数据信号的移位寄存单元，其选择电路是将时钟脉冲传送至移位寄存单元内的触发器， 使得移位寄存单元的触发器得以接收使能的数据信号。而当移位寄 存单元的触发器均已输出使能的数据信号后，或当移位寄存单元的 触发器距离接收使能的数据信号尚早时，选择电路即停止传送时钟 脉冲至此移位寄存单元的触发器，使得此移位寄存单元的触发器不 激活，达到省电的效果。
根据本发明的第一方面，提出一种移位寄存器，用于一数据驱 动器。本发明的移位寄存器包括一移位寄存单元。移位寄存单元选 择性地接收一时钟脉冲。移位寄存单元包括一个触发器及一第一选 择电路。第一选择电路依据一第一选择信号，选择性地传送时钟脉 冲至触发器。其中，当触发器接收使能的数据信号前，第一选择电 路依据第一选择信号传送时钟脉沖至触发器，使得触发器得以正确 地依据时钟脉沖输出使能的数据信号。
根据本发明的第二方面，提出一种移位寄存装置，用于一数据 驱动器。移位寄存装置包括一移位寄存器。移位寄存器选择性地接 收一时钟脉冲。移位寄存器包括一第 一选l奪电^各与 一移位寄存单 元。第一选择电3各依据一第一选l奪信号，选4奪性地传送时钟脉冲。 移位寄存单元包4舌一触发器与一第二选择电^各。第二选才奪电^各依据 一第二选择信号，选择性地传送由第 一选择电路传送而来的时钟脉 冲至触发器。其中，当触发器接收使能的数据信号前，第一选择电 路依据第一选择信号传送时钟脉冲至第二选择电路。当触发器接收 使能的数据信号前，第二选择电路依据第二选择信号传送时钟脉沖 至触发器，使得触发器得以正确地依据时钟脉沖输出使能的数据信
进一步地，该移位寄存装置还可以包括P个移位寄存器，选择
性地接收一时钟脉冲，每个该P个移位寄存装置还包括M个移位 寄存单元，每该M个移位寄存单元还包括多个触发器；其中，当该P个移位寄存器的一第k个移位寄存器的第1个移位寄存单元的第
1个触发器接收使能的数据信号前，该第k个移位寄存器的该第一 选择电路依据该第k个移位寄存器的该第 一选择信号传送该时钟脉 沖至该第k个移位寄存器的每该移位寄存单元的该第二选^奪电^各； 其中，当该第k个移位寄存器的该M个移位寄存单元的一第i个移 位寄存单元的第1个触发器接收使能的数据信号前，该第i个移位 寄存单元的该第二选择电^各依据该第i个移位寄存单元的该第二选 4奪信号传送该时钟脉冲至该第i个移位寄存单元的这些所有触发
器，^吏得该第i个移位寄存单元的这些触发器得以正确地依据该时 钟脉冲输出的使能的数据信号；其中，P为正整数，k为小于或等 于P的正整数；其中，M为正整数，i为小于或等于M的正整数。
更进一步地，当该第k个移位寄存器的第M个移位寄存单元 的最后一个触发器输出使能的数据信号后，该第k个移位寄存器的 该第一选择电路依据该第k个移位寄存器的该第一选择信号停止传 送该时钟脉冲至该第k个移位寄存器的每个该移位寄存单元的该第 二选择电^各，以-使该第k个移位寄存器的该M个移位寄存单元的这 些触发器不激活。
在上述移位寄存装置中，在该第k个移位寄存器中，当该第i 个移位寄存单元的最后一个触发器输出使能的数据信号后，该第i 个移位寄存单元的该第二选冲奪电路依据该第i个移位寄存单元的该 第二选择信号停止传送该时钟脉沖至该第i个移位寄存单元的这些
触发器，以使该第i个移位寄存单元的这些触发器不激活。
此外，每个该移位寄存器的每个移位寄存单元可以包括N个触 发器，在该第k个移位寄存器中，当该第i个移位寄存单元的第j 个触发器接收的使能的数据信号时，这些移位寄存单元中的第i+l 个移位寄存单元的该第二选^奪电^各依才居该第i+l个移位寄存单元 的该第二选择信号，将该时钟脉冲传送至该第i + 1个移位寄存单元的至少一个该触发器，使得该第i+ 1个移位寄存单元的至少一个该
触发器得以正确地依据该时钟脉冲输出使能的数据信号；其中，i 为小于M的正整数；其中，N为正整数，j为小于或等于N的正整数。
在上述移位寄存装置中，在该第k个移位寄存器中，当该第i 个移位寄存单元的第j个触发器接收的使能的数据信号之前，该第 i+l个移位寄存单元的该第二选l奪电^各依据该第i+ 1个移位寄存单 元的该第二选择信号，不传送该时钟脉冲至该第i + 1个移位寄存单 元的这些触发器，以使该第i+l个移位寄存单元的这些触发器不激 活。
在一个具体实施方式
中，每个该移位寄存器的每个该移位寄存 单元包括N个触发器，在该第k个移位寄存器中，当这些移位寄存 单元中的第i + 1个移位寄存单元的第j个触发器接收的使能的数据 信号时，这些移位寄存单元中的第i个移位寄存单元的该第二选冲奪 电^各依据该第i个移位寄存单元的该第二选4奪信号，停止传送该时 钟脉冲至该第i个移位寄存单元的这些触发器， -使得该第i个移位 寄存单元的这些触发器不激活；其中，i为小于M的正整数；其中， N为正整数，j为小于或等于N的正整数。其中，这些移位寄存器 可以为双向移位寄存器。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施 例，并配合所附图式，作i羊细i兌明如下
图1示出传统移位寄存器的部分架构图。 图2示出本发明实施例的移位寄存装置。 图3示出图2的移位寄存器的部分架构图。图4示出本发明另一实施例的双向移位寄存器400的部分结构图。
主要组件符号说明
110、 120、 130、 311、 312、 31N、 321、 322、 32N、 411、 412、 41N、 421、 422、 42N:触发器
210、 220、 230:移位緩存器
350、 450:第一选择电3各
330、 340、 430、 440:第二选择单元
具体实施例方式
本发明的移位寄存装置，用于一数据驱动器。移位寄存装置包 括一移位寄存器。移位寄存器选择性地接收一时钟脉沖。移位寄存 器包括一第一选择电路与一移位寄存单元。第一选择电路依据一第 一选纟奪信号，选4奪性地传送时钟脉沖。移位寄存单元包括一触发器 与一第二选4奪电^各。第二选冲奪电^各依据一第二选4奪信号，选^奪性地 传送由第一选择电路传送而来的时钟脉沖至触发器。其中，当触发 器接收使能的数据信号前，第一选择电路依据第一选择信号传送时 钟脉冲至第二选择电路。当触发器接收使能的数据信号前，第二选 择电路依据第二选择信号传送时钟脉冲至触发器，使得触发器得以 正确地依据时钟脉沖输出使能的数据信号。
图2示出本发明实施例的移位寄存装置200。移位寄存装置200 包括移位寄存器210、 220与230。移位寄存器210至230均接收时 钟脉冲CK。移位寄存器210接收使能的数据信号DT,并依据时钟 脉冲CK,输出使能的数据信号D1。移位寄存器220接收使能的数 据信号D1，并依据时钟脉冲CK，输出使能的数据信号D2。移位寄存器230接收使能的数据信号D2，并依据时钟脉沖CK,输出使 能的数据信号D3。
请参照图3,其示出图2的移位寄存器210的部分架构图。移 位寄存器210包括至少一移位寄存单元与一第一选择电路350。每 个移位寄存单元包括N个触发器与一第二选择电if各。其中，N为一 正整数。在本发明实施例的移位寄存器210包括移位寄存单元310 与320。
移位寄存单元310包括触发器311、 312至31N,与第二选冲奪 电路330。移位寄存单元320包括触发器321、 322至32N，与第二 选择电路340。
第一选4奪电3各350依据一选才奪信号CS1 ，选择性地丰ir出时4中脉 冲CK至第二选择电路330与340。当第一选择电路350输出时钟 月永沖CK至第二选才奪电^各330与340时，第二选4奪电3各330与340 分别依据选4,信号BS1与BS2,选择性地传送时钟脉冲CK至触发 器311至31N,与321至32N。其中，在本实施例中，第一选l奪电 ^各350 、第二选^奪电3各330与340是以与门(AND )为例。
现在i兌明移位寄存器的第一选择电^各350的才喿作。当移位寄存 器210的第1个移位寄存单元310的第一个触发器311即将接收使 能的数据信号DT前，选^^信号CS1为逻辑准位1。这样，第一选 择电路350即得以输出时钟脉冲CK至第二选择电路330与340, 以使移位寄存器210内的所有触发器得以正确地输出使能的数据信
而当移位寄存器210的最后一个移位寄存单元的最后一个触发 器输出使能的数据信号Dl后，移位寄存器210内的所有触发器已 不需操作。此时，选择信号CS1转为逻辑准位O。这样，第一选择电路350停止输出时钟脉冲CK至第二选^奪电^各330与340,以使 得移位寄存器210内的所有触发器均不激活，以节省电源。
同样地，在移位寄存器220的第1个移位寄存单元的第一个触 发器(未示出)接收使能的数据信号Dl前，第一选择信号CS2 (未 示出)转为逻辑准位l。这样，移位寄存器220的第一选择电路(未 示出)即得以输出时钟脉沖CK至移位寄存器220的第二选冲奪电^各 (未示出)，以使得移位寄存器220的所有触发器得以正确地输出 使能的数据信号。
现在说明移位寄存单元310与320的操作。在移位寄存单元310 的第1个触发器311接收使能的数据信号DT前，移位寄存器210 的第一选择电^各350将时钟脉冲CK传送至移位寄存器210的所有 移位寄存单元的第二选才奪电路。
在第一选才奪电路350输出时钟脉冲CK至各移位寄存单元的第 二选择电路后，且在移位寄存单元310的触发器311接收使能的数 据信号DT前，移位寄存单元310的第二选择电路330,依据选择 信号BS1传送时钟脉沖CK至触发器311至31N。如此一来，触发 器311得以正确地接收使能的数据信号DT，并依据时钟脉冲CK, 输出使能的数据信号Qll至下一级触发器312。移位寄存单元310 的其余触发器的才乘作均以此类推。
因此，当触发器311至31N依序接收到使能的数据信号时，得 以正确地依据时钟脉沖CK输出使能的数据信号。在本实施例中， 此时选择信号BS1为逻辑准位1 ，使得第二选择电路310输出时钟 脉冲CK。
当移位寄存单元310的最后一个触发器31N输出使能的数据信 号Q1N后，触发器311至31N均已输出使能的数据信号，因此，触发器311至31n已不需操作。因此，移位寄存单元310的第二选 择电路330，依据选择信号BS1停止传送时钟脉冲CK至触发器311 至31n，将触发器311至31n不激活，从而节省电源。在本发明实 施例中，此时选择信号BS1为逻辑准位O,第二选才奪电^各310停止 丰命出时4中月永沖CK。
其中，在本实施例中，数据信号Q1N为图2的数据信号Dl。
对于移位寄存单元320，在触发器321 4妄收由触发器31n传送 而来的使能的数据信号Ql之前，第二选择电路340即依据选择信 号BS2将时钟力永冲CK传送至移位寄存单元320的所有触发器321 至32n。此时选拷，信号BS2为逻辑准位1，佳:得第二选4奪电i 各340 丰lT出时4中月永沖CK。
因此，当移位寄存单元320的第一个触发器321收到使能的数 据信号qin时，得以正确地将使能的数据信号Q21传送至下一级 触发器322。而同样地，移位寄存器320的其它触发器也将^f吏能的 数据信号往下一级触发器传送。
本发明实施例的移位寄存器，可以以下述方式控制是否输出时 钟脉沖至各个移位寄存单元的触发器。现以移位寄存单元310与320 力口以i兌明。
在移位寄存单元310的第j个触发器，例如是第N-l个触发器， 接收使能的数据信号以前，选择信号BS2为逻辑准位0。移位寄存 单元320的第二选择电路340依据选择信号BS2不输出时钟脉冲 CK至移位寄存单元320,使得移位寄存单元320的触发器321至 32n不〗敫活，以节省电源。而当移位寄存单元310的第j个触发器接收使能的数据信号时， 选择信号BS2转为逻辑准位1。移位寄存单元320的第二选择电^各 340,才依据选择信号BS2，将时钟脉冲CK传送至移位寄存单元 320的触发器321至32N。这样，触发器321得以在接收使能的数 据信号Q1N后，正确地依据时钟脉冲CK输出使能的数据信号Q21 至下一级触发器322。移位寄存单元320的其余触发器操作以此类
在此不再赘述。
当移位寄存单元320的第y个触发器，例如第2个触发器322, 接收使能的数据信号时，移位寄存单元310的所有触发器均已输出 过使能的数据信号，因此移位寄存单元310的所有触发器即不需操 作。因此，选择信号BS1转为逻辑准位O。移位寄存单元310的第 二选4奪电^各330，依据选拷，信号BS1停止传送时钟脉沖CK至移位 寄存单元310的触发器310至31N,以使触发器310至31N不激活， 以节省电源。
以上是说明移位寄存器210的结构与操作。移位寄存器220、 230的结构和才喿作与移位寄存器210相同，在此不再赘述。
在本发明实施例中，移位寄存器210的选择信号CS1、 BS1、 BS2是配合时钟脉冲CK #1激活或不激活。移位寄存装置200包括 3个移位寄存器，每个移位寄存器例如包括M个移位寄存单元，每 个移位寄存单元包括N个触发器。每个触发器接收或输出使能的数 据信号的时间为时钟脉冲CK的一个周期。选择信号CS1是在移位 寄存器210的第一个移位寄存单元的第一个触发器接收使能的数据 信号前激活，并在其最后一个移位寄存单元的最后一个触发器输出 使能的数据信号D1后，转为不激活。因此选择信号CS1每隔3 x MxN个周期4吏能MxN个周期。而选4奪信号BS1是在移位寄存单 元310的第一个触发器311接收使能的数据信号前被激活(使能)， 并在其最后一个触发器31N输出使能的数据信号后转为不激活。因此选择信号BS1每隔3 x M x N个周期使能N个周期。其它移位寄 存器与移位寄存单元内的选择信号使能与否同样配合时钟脉沖 CK,在此不再赘述。
移位寄存器210的选择信号CS1、 BS1、 BS2可由一信号检测 器发出。此信号检测器检测数据信号DT、 Qll至Q1N、 Q21至Q2N 是否使能，来决定选择信号CS1、 BS1、 BS2是否使能。其它移位 寄存器的选4奪信号也可以由上述信号才企测器来发出，并决定是否使能。
本发明实施例的移位寄存装置是以具有3个移位寄存器为例， 在实际应用上，并不限于3个移位寄存器。任何移位寄存装置，只 要是具有至少一移位寄存器，每个移位寄存器是使用选择电路，依 据接收或输出使能的数据信号，来决定是否输出时钟脉沖至内部的 移位寄存单元，来达到省电效果的，均在本发明的范围内。
现在说明本发明实施例的移位寄存装置的效果。本发明实施例 的移位寄存装置包括数个移位寄存器。每个移位寄存器分别以一第 一选择电路独立控制是否输出时钟脉冲至内部的移位寄存单元。对 于每个移位寄存器，当其中的触发器即将接收或输出使能的数据信 号时，其第一选择电路输出时钟脉冲至其移位寄存单元的第二选择 电路。当其中的触发器均未输出使能的数据信号或距离接收使能的 数据信号尚早时，其第一选择电路即不输出时钟脉冲至其移位寄存 单元的第二选择电路。
而传统移位寄存装置，无论其中的移位寄存器有无接收使能的 数据信号，均供以时钟脉沖。因此，即使在移位寄存器的所有触发 器未接收或输出使能的数据信号时，这些触发器仍会操作，而耗费 掉不必要的电源。相比较之下，本发明实施例的移位寄存装置更具
有省电效果。此外，在移位寄存器中，对于各个移位寄存单元，分别以第二 选择电路独立地控制是否输出时钟脉冲至各个移位寄存单元的触 发器。对于即将接收使能的数据信号的移位寄存单元，其第二选择 电i 各才将时钟脉冲传送至移位寄存单元内的触发器， -使得移位寄存 单元的触发器得以接收使能的数据信号。而当移位寄存单元的触发 器均已输出使能的数据信号，或当移位寄存单元的触发器距离接收 使能的数据信号尚早时，第二选择电路即不传送时钟脉冲至此移位 寄存单元的触发器，使得此移位寄存单元的触发器不激活，还进一 步达到省电的岁文果。
本发明的移位寄存装置也可设计为一双向(bi-directional)移 位寄存装置，具有至少一双向移位寄存器。各个双向移位寄存器包 括至少一移位寄存单元。图4示出本发明另一实施例的双向移位寄 存器400的部分的结构图。图4 4叉示出双向移位寄存器400的移位 寄存单元410与420。移位寄存器400具有一第一选4奪电路450。 移位寄存单元410包括第二选择电路430与数个移位寄存单元411 至41N。移位寄存单元420包括第二选择电3各440与凄t个移位寄存 单元421至42N。
其中，所有触发器均接收一控制信号SHL。控制信号SHL用 以选择数据信号的传送方向。每个触发器依据控制信号SHL,接收 其左边的触发器输出的数据信号，或其右边的触发器输出的数据信 号。
另外，移^立寄存器400的第一选择电^各450与第二选择电5各 430、 440的"t喿作与前述相同，在此不再赘述。
综上所述，虽然本发明已以一较佳实施例加以说明，其并非用 来限定本发明。本发明所属技术领域中的普通技术人员，在不脱离 本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明 的{呆护范围应以— 又利要求书的限定为准。
权利要求
1.一种移位寄存器，用于一数据驱动器，包括移位寄存单元，选择性地接收时钟脉冲，所述移位寄存单元包括触发器；及第一选择电路，依据第一选择信号，选择性地传送所述时钟脉冲至所述触发器；其中，当所述触发器接收使能的数据信号前，所述第一选择电路依据所述第一选择信号传送所述时钟脉冲至所述触发器，使得所述触发器得以正确地依据所述时钟脉冲输出使能的数据信号。
2. 才艮据权利要求1所述的移位寄存器，其中，当所述触发器输出 使能的数据信号后，所述第一选择电路依据所述第 一选择信号 停止传送所述时钟脉沖至所述触发器，以使所述触发器不激 活。
3. 根据权利要求1所述的移位寄存器，其中，所述移位寄存器包 括M个移位寄存单元，每个所述M个移位寄存单元选择性地 接收所述时钟脉冲，每个所述M个移位寄存单元还包括多个 触发器与所述第一选择电路；其中，当所述M个移位寄存单元的第i个移位寄存单元 的第1个触发器接收使能的数据信号前，所述第i个移位寄存 单元的所述第一选^奪电^各依据所述第i个移位寄存单元的所 述第一选择信号传送所述时钟脉冲至所述第i个移位寄存单元的这些触发器，使得所述第i个移位寄存单元的这些触发器得以确地依据所述时钟脉沖输出使能的数据信号； 其中，M为正整婆t， i为小于或等于M的正整数。
4. 根据权利要求2所述的移位寄存器，其中，当所述第i个移位 寄存单元的最后一个触发器输出使能的数据信号后，所述第i 个移位寄存单元的所述第一选^^电^各依据所述第i个移位寄存 单元的第一选择信号停止传送所述时钟脉冲至所述第i个移位 寄存单元的所述至少一触发器，以使所述第i个移位寄存单元 的所述至少一触发器不激活。
5. 根据权利要求2所述的移位寄存器，其中，每个所述移位寄存 单元包括N个触发器，当所述第i个移位寄存单元的第j个触 发器接收使能的数据信号时，这些移位寄存单元中的第i+l个移位寄存单元的所述第一选择电^各依据所述第i+l个移位寄 存单元的所述第一选择信号，将所述时钟脉冲传送至所述第i + 1个移位寄存单元的所述N个触发器，4吏得所述第i + 1个 移位寄存单元的所述N个触发器得以正确地依据所述时钟脉 冲输出使能的数据信号；其中，i为小于M的正整凄史；其中，N为正整凄丈，j为小于或等于N的正整凄t。
6. 根据权利要求5所述的移位寄存器，其中，在所述第i个移位 寄存单元的第j个触发器接收使能的数据信号之前，所述第i+l 个移位寄存单元的所述第一选择电路依据所述第i+l个移位 寄存单元的所述第一选择信号，不传送所述时钟脉冲至所述第 i + 1个移4立寄存单元的所述N个触发器，以4吏所述第i + 1个 移位寄存单元的所述N个触发器不激活。
7. #4居权利要求3所述的移位寄存器，其中，每个所述移位寄存 单元包括N个触发器，当所述第i + 1个移位寄存单元的第j 个触发器接收使能的数据信号时，所述第i个移位寄存单元的 所述第一选"^电^各依据所述第i个移位寄存单元的所述第一选 择信号停止传送所述时钟脉沖至所述第i个移位寄存单元的所 述N个触发器，以使所述第i个移位寄存单元的所述N个触 发器不激活；其中，i为小于M的正整^t;其中，N为正整数，j为小于或等于N的正整数。
8. 根据权利要求3所述的移位寄存器，其中，所述移位寄存器还 包括一第二选择电路，用以依据一第二选择信号，选择性地输 出所述时钟脉沖至所述移位寄存单元的这些第一选择电3各。
9. 根据权利要求1所述的移位寄存器，其中，所述移位寄存器为 双向移位寄存器。
10. —种移位寄存装置，用于一数据驱动器，包括移位寄存器，选择性地接收一时钟脉沖，所述移位寄存 器包括第一选择电路，依据一第一选择信号，选择性地传送所 述时4f^永冲；移位寄存单元，包括 触发器；及第二选4奪电路，依据一第二选择信号，选择性地传送由 所述第一选择电路传送而来的所述时钟脉冲至所述触发器；其中，当所述触发器接收使能的数据信号前，所述第一 选择电路依据所述第一选择信号传送所述时钟脉冲至所述第二选择电路；其中，当所述触发器接收使能的数据信号前，所述第二 选择电路依据所述第二选择信号传送所述时钟脉沖至所述触 发器，使得所述触发器得以正确地依据所述时钟脉沖输出使能 的凄t据信号。
全文摘要
一种移位寄存器，用于一数据驱动器。本发明的移位寄存器包括一移位寄存单元。移位寄存单元选择性地接收一时钟脉冲。移位寄存单元包括一个触发器及一第一选择电路。第一选择电路依据一第一选择信号，选择性地传送时钟脉冲至触发器。其中，当触发器接收使能的数据信号前，第一选择电路依据第一选择信号传送时钟脉冲至触发器，使得触发器得以正确地依据时钟脉冲输出使能的数据信号。
文档编号G11C19/00GK101303894SQ20071010682
公开日2008年11月12日 申请日期2007年5月10日 优先权日2007年5月10日
发明者左克扬, 苗蕙雯, 赵晋杰 申请人:瑞鼎科技股份有限公司