一种磁阻式随机存取存储器及相关方法

专利名称：一种磁阻式随机存取存储器及相关方法
一种磁阻式随机存取存储器及相关方法技术领域实施例涉及一种磁阻式随机存取存储器(RAM),并且，更具体地， 涉及一种包括共享单个写位线的磁变电阻器件(device)的石兹阻式RAM， 其中抑制(inhibition )电流被与写电流同时施加。
背景技术：
磁阻式RAM在被更加高度地集成时，例如，具有与动态随机存取存 储器(DRAM)大致相同的集成度、并具有类似于那些闪存所呈现的非 易失性特点时，会具有比静态随机存取存储器(SRAM)更快的速度。在 磁阻式RAM中，多个可变电阻器件被连接到单个晶体管。磁阻式RAM 可以包括多个铁磁薄膜的堆叠(stack )。通过感测( sense )电流的变4匕可 以从磁阻式RAM中读取信息或将信息写入磁阻式RAM,电流变化取决 于每一个铁磁薄膜的磁化方向。这样的磁阻式RAM可以被高度集成，可 以以低功率、高速度操作，并且可以是非易失性的。可以利用巨^f兹阻(GMR)现象或基于自旋极化的^兹隧道结(MTJ) 现象实现磁阻式RAM,这两种现象利用自旋来影响电子的转移。利用 GMR现象的石兹阻式RAM可以利用这样的现象其中，两个磁层中自旋 方向相同时的电阻与自旋方向彼此不同时的电阻是不同的。利用GMR现 象的磁阻式RAM可以采用两个磁层和在这两层之间的非磁导电层 (conductive, non-magnetic layer)。利用MTJ现象的》兹阻式RAM可以利用 这样的现象其中，两个磁层中自旋方向相同时隧穿(tunneling)发生得 比自旋方向彼此不同时更加频繁。利用MTJ现象的磁阻式RAM可以采 用两个磁层和在这两层之间的绝缘层。发明内容因此实施例针对(direct) —种磁阻式RAM及相关方法，其基本上 克服了一个或多个由于相关技术的限制和不足所造成的问题。
从而，实施例的一个特征为提供一种磁阻式RAM及相关方法，其中抑制电流净皮与数据写电流同时施加。从而，实施例的另一个特征为提供一种磁阻式RAM及相关方法，其 中采用抑制电流控制磁场的幅度，该磁场被施加到与正在^菌:程的 (program)可变电阻器件相邻的可变电阻器件。通过提供一种磁阻式随机存取存储器(RAM)可以实现至少上述及 其它特征和优点其中之一，该》兹阻式RAM包括多个可变电阻器件；多 条读位线，其被电连接到各自的可变电阻器件；多条写位线，其与读位线交 错。所述磁阻式RAM可以被配置为当将第一数据写到第一可变电阻器件 时，通过与该第一可变电阻器件相邻的第一写位线施加第一写电流；以及， 通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，第二可变电阻器件与第一写位线相邻、并且在第一写位线与第二写位线之间，并且第一 写电流与第 一抑制电流同时地、并且以相同方向流动。每一个可变电阻器件均可以被布置于两条写位线之间并可以与该两条 写位线相邻。第 一抑制电流量可以小于第 一写电流量。第一抑制电流量可以约为第一写电流量的1/2。所述磁阻式RAM还可以被配置为当将第二数据写到第一可变电阻器 件时，通过与该第一可变电阻器件相邻的第三写位线施加第二写电流；以及， 通过与第三可变电阻器件相邻的第四写位线施加第二抑制电流，所述第一可 变电阻器件在第一写位线与第三写位线之间，所述第三可变电阻器件与第三 写位线相邻、并且在第三写位线与第四写位线之间，第一写电流和第二写电 流以相同方向流动，并且第二写电流与第二抑制电流同时地、并且以相同方 向力乞动。第二抑制电流量可以小于第二写电流量。 第二抑制电流量可以约为第二写电流量的1/2。所述可变电阻器件中的每一个均可以包括至少一个自由^兹层(free magnetic layer )，该自由；兹层基本上平行于衬底，第 一和第二写位线经由各 自的第一和第二连接部分被电连接到相应字线，该连接部分与可变电阻器件 相邻并且具有主轴，该主轴朝向基本垂直于所述衬底的方向，并且第一写电 流和第一抑制电流可以流经各自的第一和第二连接部分，以产生分别与第一 和第二可变电阻器件相互作用的第 一和第二磁场。流经第 一 连接部分的第 一 写电流可以产生与第 一 和第二可变电阻器件 二者相互作用的第一磁场。通过提供一种操作磁阻式随机存取存储器的方法可以实现至少上述 及其它特征和优点其中之一，该磁阻式随机存取存储器具有被电连接到各自的读位线的多个可变电阻器件，并且具有与所述读位线交错的写位线，所述方法包含通过与第一可变电阻器件相邻的第一写位线施加第一写电流， 以将第一数据写到所述第一可变电阻器件；以及，通过与第二可变电阻器件 相邻的第二写位线施加第一抑制电流。第二可变电阻器件可以与第一写位线 相邻、并且在第一写位线与第二写位线之间，并且第一写电流和第一抑制电 流同时i也、并以相同方向流动。每一个可变电阻器件均可以被布置在两条写位线之间并可以与该两条 写位线相邻。第 一抑制电流量可以小于第 一写电流量。第一抑制电流量可以约为第一写电流量的1/2。所述方法还包括通过与第一可变电阻器件相邻的第三写位线施加第二 写电流，以将第二数据写到所述第一可变电阻器件；以及，通过与第三可变 电阻器件相邻的第四写位线施加第二抑制电流。所述第一可变电阻器件可以 在第一写位线与第三写位线之间，所述第三可变电阻器件可以与第三写位线 相邻、并且可以在第三写位线与第四写位线之间，第一写电流和第二写电流 可以以相同方向流动，并且第二写电流与第二抑制电流可以同时地、并以相 同方向流动。第二抑制电流量可以小于第二写电流量。第二抑制电流量可以约为第二写电流量的1/2。可变电阻器件中的每一个均可以包括至少一个自由磁层，该自由磁层基 本平行于村底，并且第一和第二写位线可以经由各自的第一和第二连接部分 被电连接到相应的字线，该连接部分与可变电阻器件相邻并且具有主轴，该 主轴朝向基本垂直于所述衬底的方向。所述方法还包括第一写电流和第一 抑制电流流经所述各自的第一和第二连接部分，以产生分别与第一和第二可 变电阻器件相互作用的第 一和第二磁场。流经第 一连接部分的第 一写电流可以产生与第一和第二可变电阻器件二者相互作用的第一^ 兹场。通过提供一种用于磁阻式RAM的存储器控制电路可以实现至少上 述及其它特征和优点其中之一，所述磁阻式RAM包括被电连接到各自的 读位线的多个可变电阻器件和与所述读位线交错的写位线，所述存储器控制 电路包括第一电路元件，其被配置为当将第一写数据写到第一可变电阻器 件时，向与该第一可变电阻器件相邻的第一写位线提供第一写电流；以及第 二电路元件，其被配置为向与第二可变电阻器件相邻的第二写位线提供第一 抑制电流，所述第二可变电阻器件与第一写位线相邻、并且在第一写位线与 第二写位线之间，并且第一写电流与第一抑制电流以相同方向流动。所述存 储器控制电路可以在从第二电路元件提供第一抑制电流的同时从第 一电路 元件提供第一写电流。通过提供制造产品(article of manufacture )也可以实现至少上述及其 它特征和优点其中之一，该制造产品具有机器可读取的指令，该指令在 该制造产品中被编码，其在被机器执行时导致机器操作磁阻式随机存取 存储器，所述磁阻式随机存取存储器具有多个被电连接到各自的读位线的可 变电阻器，并且具有与所述读位线交错的写位线，所述操作包括通过与第 一可变电阻器件相邻的第一写位线施加第一写电流，以将第 一数据写到所述 第一可变电阻器件；以及通过与第二可变电阻器件相邻的第二写位线施加第 一抑制电流。所述第二可变电阻器件可以与第一写位线相邻、并且在第一写 位线与第二写位线之间，并且第一写电流和第一抑制电流可以同时地、并以 相同方向流动。


通过参照附图对示范性实施例的详细描述，上述及其它特征和优点 对于本领域普通技术人员将变得更加明显，附图中图1A、 1B和1C图示了根据实施例的、包含于磁阻式RAM之内的 磁变电阻器件；图2图示了根据实施例的磁阻式RAM的示意性电路图；图3图示了根据实施例的磁阻式RAM的示意性剖面图；图4图示了根据实施例的磁阻式RAM的俯视图；图5图示了根据实施例的存储器控制电路和磁阻式RAM的示意图；图6图示了根据实施例的磁阻式RAM的操作的流程图。
具体实施方式
于2006年9月26日向韩国知识产权局提出申请的、题名为"允许抑制 电流以与写电流相同的方向流动的-兹阻式RAM"的10-2006-0093728号韩国 专利申请，以引用的方式全部被并入此处。现将参照附图在下文中对示范性实施例进行更为充分地描述；但是，它 们可以被以不同形式体现而不应当理解为局限于此处所提出的实施例。而 且，这些实施例被提供以使本公开透彻和完整，并且向本领域技术人员充分 传达本发明的范围。在附图中，为了说明清楚，可能夸大了层和区域的维数。还要理解的是， 当某层或某元素被称为在其它层或衬底"上"时，它可能是直接位于所述其 它层或衬底上，或者也可能有中间层存在。并且，还要理解的是，当某层被 称为在其它层"下"时，它可能是直接在下面，也可能有一个或多个中间层 存在。另外，还要理解的是，当某层被称为在两层"之间"时，它可能是在 该两层之间唯一的层，也可能有一个或多个中间层存在。相同的附图标记自 始至终指示相同的元素。图1A图示了^f兹变电阻器件100,其可以包括固定层120、自由层110、 和绝缘层130。固定层120可以呈现固定的自旋方向。当向^兹变电阻器件100 时写入数据时，自由层110的自旋方向可以被改变。图1B和1C图示了在数据已经被写入并且自由层110的自旋方向已经被 改变的状态下的磁变电阻器件100。在图1B中，自由层110的自旋方向与 固定层120的自旋方向相同，而在图1C中，自由层110的自旋方向与固定 层120的自旋方向相反。自由层110相对于固定层120的自旋方向的自旋方 向可以通过磁变电阻器件IOO影响电子的转移，从而不同逻辑电平的数据可 以被写到图1B和1C所示的各自的磁变电阻器件100中。图2图示了根据实施例的磁阻式RAM的示意性电路图。参照图2，磁 阻式RAM可以包括多个可变电阻器件MTJ,例如，MTJ1、 MTJ2、 MTJ3 等等。磁阻式RAM还可以包括多个位线BL，位线BL包括读位线BLR， 例如BLR1、 BLR2、 BLR3等等；以及写位线BLW，例如BLW1、 BLW2、 BLW3 、 BLW4等等。读位线BLR1 ~ BLR3可以被电连接到各自的可变电阻
器件MTJ1 MTJ3。多个二极管D,例如，写二极管DW1、 DW2、 DW3、 DW4等等，和读二极管DR1、 DR2、 DR3等等，可以被布置在相应位线 BLW1 ~ BLW4、 BLR1 ~ BLR3与字线WL之间。写位线BLW可以与读位线BLR交错。在实施例中，读位线BLR1 ~ BLR3 和写位线BLW1 BLW4可以交错以使一条写位线BLW跟着一条读位线 BLR，依次地，另一条读位线BLR跟着该写位线BLW。每一个可变电阻器 件MTJ均可以在两条写位线BLW之间。为了将第一数据，例如，逻辑"1"或"0",写到第一可变电阻器件MTJ1， 第 一 写电流I—WRITE 1可以被提供以流经第 一写位线BLW 1, BLW 1位于第 二可变电阻器件MTJ2 —侧，而可以^使以与第一写电流I一WRITE1相同方向 流动的第一抑制电流I_INHIBIT1其流经第二写位线BLW2， BLW2被布置 在第二可变电阻器件MTJ2的与第一写位线BLW1所在的那一侧相反的一 侧。也就是说，第二读位线BLR2和第二可变电阻器件MTJ2可以被设置在 第二写位线BLW2与第一写位线BLW1之间。流经第一写位线BLW1的第一写电流I—WRITE1可以将石兹场向量A施 加到第一可变电阻器件MTJ1，磁场向量A向图2的平面内延伸(如图2中 第一可变电阻器件MTJ1的右边的符号x所指示)。因此，第一数据可以被 写到第一可变电阻器件MTJ1。第 一写电流I—WRITE 1也可以导致磁场向量B被施加到第二可变电阻器 件MTJ2,磁场向量B向图2的平面外延伸(如图2中第二可变电阻器件 MTJ2的左边的符号O所示)，如果对其不加以纠正的话，可能会不小心 (inadvertently)导致不想要的数据被写到第二可变电阻器件MTJ2。为了减 少或消除数据被不小心写到第二可变电阻器件MTJ2的可能性，可以使第一 抑制电流IjNHIBIT 1流经第二写位线BLW2 。第 一抑制电流I一INHIBIT1可以以与第 一写电流I—WRITE1相同的方向 流动。也就是说，第一抑制电流IJNHIBIT1和第一写电流I—WRITE1可以 各自流经与可变电阻器件MTJ相邻的连接构造(structure), -使得该连接构 造中的电流大致垂直于组成可变电阻器件MTJ的层的平面。从而，由流动 的电流产生的磁场可以从所述的连接构造横向延伸到相邻的可变电阻器件 MTJ。第一抑制电流I一INHIBIT1可以:帔施加到第二可变电阻器件MTJ2的与 第一写电流I—WRITE 1所在的那侧相反的一侧。从而，第一抑制电流 I一INHIBIT1可以将位于与》兹场向量B被第一写电流I_WRITE1施加的方向 相反的方向的磁场向量C施加到第二可变电阻器件MTJ2。这样，作为第一 写电流I一WRITE 1的结果被施加到第二可变电阻器件MTJ2的磁场向量B ， 可以与作为第一抑制电流IJNHIBIT1的结果被施加到第二可变电阻器件 MTJ2的磁场向量C相反。由此，可以减少或防止不想要的数据被写到第二 可变电阻器件MTJ2的可能性。第一抑制电流IJNHIBIT1的量可以小于第一写电流I—WRITE1的量。 在实施例中，第一抑制电流I一INHIBIT1的量可以是，例如，大约第一写电 流I一WRITE1的量的1/2。从而，施加到第二可变电阻器件MTJ2的磁场向 量C的幅度(magnitude)可能为大约施加到第二可变电阻器件MTJ2的相反方 向的^f兹场向量B的幅度的1/2。这样，施加到第二可变电阻器件MTJ2的净 》兹场可以被减少大约1/2。在另 一个实施例(未示出)中，在BLW1与BLR1之间的间隔可以不同 于BLW1与BLR2之间的间隔，也即，可以以与将MTJ2与BLW1分隔的距 离不同的距离将MTJ1与BLW1分隔。在这样的情况下，可以与所述间隔成 比例地调整第一抑制电流I—INHIBITl与第一写电流I—WRITE1之比。在第一数据的写入期间，没有电流可以流经第三写位线BLW3, BLW3 被布置于第一可变电阻器件MTJ1的与第一写位线BLW1所在的那侧相反的 一侧。也就是说，第一可变电阻器件MTJ1可以被布置于第三写位线BLW3 与第一写位线BLW1之间，并且当第一数据被写入时，如图2所示的第二写 电流I—WRITE2的量可以为0。这样，第一数据可以被写到第一可变电阻器 件MTJ1而无需对第一写电流LWRITE1施加到第一可变电阻器件MTJ1的 石兹场向量A进行4氐消。当将第二数据，例如具有与第一数据相反逻辑电平的数据，写到第一可 变电阻器件MTJ1时，第二写电流I—WRITE2可以被提供以流经第三写位线 BLW3。没有电流可以被提供经过第一写位线BLW1。用于写入第二数据的 第二写电流I—WRITE2可以以与用于写入第一数据的第一写电流I—WRITE1的方向相同的方向流动。在这种情况下，为了防止不想要的数据被写到第三可变电阻器件MTJ3, 以与第二写电流I—WRITE2相同方向流动的第二抑制电流I—IHNHIBIT2可以 被提供以流经第四写位线BLW4, BLW4被布置于第三可变电阻器件MTJ3 的与第三写位线BLW3所在的那侧相反的一側。也就是说，第三可变电阻器 件MTJ3可以被设置在第四写位线BLW4与第三写位线BLW3之间。图3图示了根据实施例的磁阻式RAM的剖面图。参照图3,磁阻式RAM 的可变电阻器件MTJ1和MTJ2可以在衬底SUB上各自被纵向地形成，衬底 SUB为例如，半导体衬底，其可能具有第一活性层(active layer ) LAYERO， 例如，n+层，其像导电字线WL的部分那样工作。第一写电流I—WRITE1和 第 一抑制电流I一INHIBIT 1可以在与可变电阻器件MTJ相邻的连接区域垂直 流动，即，基本垂直于衬底和该可变电阻器件MTJ的磁性薄膜。》兹阻式RAM可以包括一条或多条字线WL。可以在衬底SUB之上的不 同于位线BLR1 、 BLR2、 BLW1 、 BLW2和BLW3被排列的层面(level)上 形成字线WL。比如，可以将字线WL排列在半导体衬底SUB的层LAYERO 和/或LAYER2上，而将位线BLR1、 BLR2、 BLW1、 BLW2和BLW3排列 在衬底SUB上的层LAYER1上。可以将字线WL和位线BLR1、 BLR2、 BLW1、 BLW2和BLW3各自水 平排列在衬底SUB上，而且可以通过在写位线BLW处的垂直方向的连接进 行连接以及通过在读位线BLR处的垂直堆叠的可变电阻器件进行连接。写二极管DW1 ~ DW3和读二极管DR1 ~ DR2可以各自包括在衬底SUB 上的n区域以及在n区域上的p+区域。写二极管DW1 -DW3可以被各自垂 直地堆叠在衬底SUB上，并且可以被分别连接到写位线BLW1 BLW3。读 二极管DR1 ~DR2可以被各自垂直地堆叠在衬底SUB上，并且可以被分别 连接到可变电阻器件MTJ1 ~MTJ2。石兹阻式RAM还可以包括金属触点MC。金属触点可以被各自纵向地排 列在衬底SUB上，并且可以将磁变电阻器件MTJ1 ~MTJ2和二极管DW1 ~ DW3电连接到相应的位线BLR1、 BLR2、 BLW1、 BLW2和BLW3。第一活性层LAYERO可以被排列在衬底SUB的、与排列位线BLR1 ~ BLR2和BLW1 ~ BLW3以及二极管DR1 ~ DR2和DW1 ~ DW3的层面不同 的层面。第一活性层LAYERO可以被经由相应的金属触点MC连接到字线 WL的上覆(overlying )部分。二极管DR1 ~ DR2和DW1 ~ DW3可以被垂 直地堆叠在第一活性层LAYERO上。图4图示了根据实施例的磁阻式RAM的俯视图。在图4中，z轴的方
向为向页面平面外延伸，而电流I—WRITE和I—INHIBIT被定向为使得电流 向页面平面内流动。在图4中，磁场向量A可以被流经第一写位线BLW1的第一写电流 I_WRITEl施加到第一可变电阻器件MTJ1 。同时，被流经第一写位线BLW1 的第一写电流I—WRITEl施加到第二可变电阻器件MTJ2的磁场向量B，可 以被磁场向量C抵消，磁场向量C被流经第二写位线BLW2的第 一抑制电 流I—INHIBITl施加到第二可变电阻器件MTJ2。如图3和4所示，通过金属触点MC所施加的第一写电流I—WRITEl向 页面平面内流动，该金属触点MC被布置于第一写位线BLW1与第三字线 WL3的交叉点处，并且，根据"右手法则"，与向页面内的电流的流动相关 的磁力线绕该金属触点MC顺时针旋转。由此，假设以统一的间距间隔位线 BLR和BLW，则由第 一写电流I—WRITE 1导致的磁场向量A沿大致向上的 方向穿过第一可变电阻器件MTJ1，即，沿y轴正向(+ )，而具有大致相同 幅度的相反方向的磁场向量B则沿y轴负向(-)穿过第二可变电阻器件 MTJ2。通过金属触点MC施加的第 一抑制电流I一INHIBIT1也流向页面平面内， 该金属触点MC被布置于第二写位线BLW2与第三字线WL3的交叉点处， 并且与该电流相关的磁力线也顺时针旋转。但是，由于相对于第一写电流 I一WRITE1，第一抑制电流I—INHIBITl可能被施加于与第二可变电阻器件 MTJ2相反的一侧，因此在第二可变电阻器件MTJ2处的、与第一抑制电流 I—INHIBITl相关联的磁场向量C可能具有与磁场向量B相反的方向，磁场 向量B与第一写电流I一WRITE1相关联。从而，磁场向量B和C可以依照 它们的相对幅度在第二可变电阻器件MTJ2处互相抵消。例如，如果第一抑 制电流IjNHIBITl大约为第一写电流I—WRITEl的1/2，则作为第一写电流 I_WRITEl的结果而被施加到第二可变电阻器件MTJ2的净磁场可以被减少 大约1/2,这可以降低或消除数据被不小心写到第二可变电阻器件MTJ2的 可能性。而且，被布置于第五读位线BLR5与第三字线WL3交叉点处的、相邻 的第五可变电阻器件MTJ5可以被暴露于由第一抑制电流IjNHIBITl产生 的磁场中，该磁场具有大约由第 一写电流I—WRITEl所产生的磁场的1/2幅 度，不会大到足以将数据不小心写到第五可变电阻器件MTJ5。
图5图示了根据实施例的存储器控制电路MCC和磁阻式RAM的示意 图。在本实施例中，磁阻式RAM可以被连接到存储器控制电路MCC，存储 器控制电路MCC控制该磁阻式RAM以当写入数据时施加抑制电流。存储 器控制电路MCC可以被连接到写位线BLM、读位线BLR和字线WL。存 储器控制电路MCC可以包括，例如，第一电路元件，其在将第一写数据写 到第 一可变电阻器件时，将第一写电流I_WRITE1提供给与第 一可变电阻器 件MTJ相邻的第一写位线BLW1。存储器控制电路MCC还可以包括，例如， 第二电路元件，其将第一抑制电流I—INHIBIT1提供给与第二可变电阻器件 MTJ2相邻的第二写位线BLW2。存储器控制电路MCC可以在从第二电路元 件提供第一抑制电流I_INHIBIT1的同时从第一电路元件提供第一写电流 I—WRITE 1。图6图示了根据实施例的磁阻式RAM的操作的流程图。在本实施例中， ;磁阻式RAM的操作可以依据在制造产品(an article of manufacture )中被编 码的指令由机器控制。操作可以导致机器通过与第一可变电阻器件MTJ1相 邻的第一写位线BLW1施加第一写电流I—WRITE1,以将第一数据写到第一 可变电阻器件MTJ1。操作还可以导致机器通过与第二可变电阻器件MTJ2 相邻的第二写位线BLW2施加第一抑制电流I—INHIBIT1。第一写电流 I—WRITE1和第一抑制电流I一INHIBIT1可以同时地、并以相同方向流动。在 实施例中，操作可以被体现为机器可读取的指令，该指令在制造产品中被编 码，制造产品例如，CDROM、掩模ROM、包括磁阻式RAM的设备中的固 件，等等。如上所述，可以通过允许磁变电阻器件共享一条写位线来减小根据本发 明的磁阻式RAM的尺寸。此外，当为了将数据写到磁变电阻器件其中之一 而使写电流流经所述被共享的写位线时，使与该写电流相同方向的抑制电流 流经与磁变电阻器件相邻的写位线，该磁变电阻器件与数据将被施加到的所 述磁变电阻器件相邻。因此，数据可以被写到所述磁变电阻器件中而不影响 相邻的磁变电阻器件。这里已对本发明的示范性实施例进行了公开，虽然采用了专用术语，但 是它们只是被使用并被以一般的、描述性的意义(sense)解释，而非用于限 制。因此，本领域一般技术人员应当理解，在不脱离如下述权利要求所阐述 的本发明的精神和范围的条件下，可以在形式和细节上进行改动。
权利要求
1.一种磁阻式随机存取存储器RAM，其包含多个可变电阻器件；多条读位线，其被电连接到各自的可变电阻器件；以及多条写位线，其与所述读位线交错，其中所述磁阻式RAM被配置为当将第一数据写到第一可变电阻器件时，通过与所述第一可变电阻器件相邻的第一写位线施加第一写电流，以及通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，所述第二可变电阻器件与所述第一写位线相邻、并且在所述第一写位线与所述第二写位线之间，并且所述第一写电流与所述第一抑制电流以相同方向流动。
2. 如权利要求1所述的磁阻式RAM,其中每一个可变电阻器件均被布 置于两条写位线之间并与该两条写位线相邻。
3. 如权利要求1所述的磁阻式RAM，其中所述第一抑制电流量小于所 述第一写电流量。
4. 如权利要求3所述的磁阻式RAM,其中所述第一抑制电流量约为所 述第一写电流量的1/2。
5. 如权利要求1所述的磁阻式RAM,其中所述读位线与所述写位线以 这样的方式交错 一条写位线跟着一条读位线，依次地，另一条读位线跟着 该写位线。
6. 如权利要求1所述的磁阻式RAM,其中所述第一写电流与所述第一 抑制电流同时流动。
7. 如权利要求1所述的^f兹阻式RAM,其中防止电流流经第三写位线' 所述第三写位线被排列在所述第一可变电阻器件的与所述第一写位线所在 的那侧相反的一侧。
8. 如权利要求1所述的^i阻式RAM,其中所述石兹阻式RAM还被配置为-.当将第二数据写到所述第一可变电阻器件时，通过与所述第一可变电阻 器件相邻的第三写位线施加第二写电流，以及通过与第三可变电阻器件相邻的第四写位线施加第二抑制电流，所述第 一可变电阻器件在所述第一写位线与所述第三写位线之间，所述第三可变电阻器件与所述第三写位线相邻、并且在所述第三写位线与所述第四写位线之 间，所述第一写电流和所述第二写电流以相同方向流动，并且所述第二写电 流与所述第二抑制电流同时地、并且以相同方向流动。
9. 如权利要求8所述的磁阻式RAM，其中所述第二抑制电流量小于所 述第二写电流量。
10. 如权利要求9所述的;兹阻式RAM，其中所述第二抑制电流量约为所 述第二写电流量的1/2。
11. 如权利要求1所述的磁阻式RAM，其中所述可变电阻器件中的每一 个均被垂直地排列在半导体衬底上；并且所述第一写电流和所述第一抑制电流中的每一个均垂直流动。
12. 如权利要求11所述的磁阻式RAM，还包含字线，其被排列在所 述半导体衬底上方的层面，该层面不同于所述位线被排列的层面。
13. 如权利要求12所述的磁阻式RAM,其中所述字线与所述位线各自 被水平地排列在所述半导体村底上。
14. 如权利要求12所述的^f兹阻式RAM,还包含多个写二极管，其各自被垂直地排列在所述半导体衬底上，并且被分别连接到所述写位线；以及多个读二极管，其各自被垂直地排列在所述半导体衬底上，并且被分别 连接到所述读位线。
15. 如权利要求1所述的^f兹阻式RAM,其中所述可变电阻器件中的每一个均包括至少一个自由磁层，所述自由磁层 基本平行于衬底，所述第一和第二写位线经由各自的第一和第二连接部分被电连接到相 应的字线，所述连接部分与所述可变电阻器件相邻并且具有主轴，该主轴朝 向基本垂直于所述衬底的方向，以及所述第 一写电流和所述第一抑制电流流经所述各自的第 一和第二连接 部分，以产生分别与所述第 一和第二可变电阻器件相互作用的第 一和第二》兹 场。
16. 如权利要求15所述的磁阻式RAM,其中流经所述第一连接部分的 所述第一写电流产生与所述第一和第二可变电阻器件二者相互作用的所述 第一磁场。
17. —种操作磁阻式随机存取存储器的方法，该磁阻式随机存取存储器 具有被电连接到各自的读位线的多个可变电阻器件，并且具有与所述读位线交错的写位线，所述方法包含通过与第 一可变电阻器件相邻的第一写位线施加第 一写电流，以将第一 数据写到所述第一可变电阻器件；以及通过与第二可变电阻器件相邻的第二写位线施加第 一抑制电流，其中所述第二可变电阻器件与所述第一写位线相邻、并且在所述第一写位线 与所述第二写位线之间，并且所述第 一写电流和所述第一抑制电流同时地、并以相同方向流动。
18. 如权利要求17所述的方法，其中每一个可变电阻器件均被布置在两 条写位线之间并与该两条写位线相邻。
19. 如权利要求17所述的方法，其中所述第一抑制电流量小于所述第一 写电流量。
20. 如权利要求19所述的方法，其中所述第一抑制电流量约为所述第一 写电流量的1/2。
21. —种用于磁阻式RAM的存储器控制电路，所述磁阻式RAM包括 被电连接到各自的读位线的多个可变电阻器件和与所述读位线交错的写位 线，所述存储器控制电路包含第 一电路元件，其被配置为当将第 一写数据写到第 一可变电阻器件时， 向与所述第 一可变电阻器件相邻的第 一写位线提供第 一写电流；以及第二电路元件，其被配置为向与第二可变电阻器件相邻的第二写位线提 供第一抑制电流，所述第二可变电阻器件与所述第一写位线相邻、并且在所 述第一写位线与所述第二写位线之间，并且所述第一写电流与所述第一抑制 电流以相同方向流动，其中所述存储器控制电路在从所述第二电路元件提供所述第一抑制电流的 同时从所述第 一电路元件提供所述第 一写电流。
全文摘要
一种磁阻式随机存取存储器(RAM)，可以包括多个可变电阻器件；多条读位线，其被电连接到各自的可变电阻器件；多条写位线，其与读位线交错。所述磁阻式RAM可以被配置为当将第一数据写到第一可变电阻器件时，通过与该第一可变电阻器件相邻的第一写位线施加第一写电流；以及，通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，第二可变电阻器件与第一写位线相邻、并且在第一写位线与第二写位线之间，并且第一写电流与第一抑制电流同时地、并且以相同方向流动。
文档编号G11C11/16GK101154437SQ20071016179
公开日2008年4月2日 申请日期2007年9月26日 优先权日2006年9月26日
发明者赵佑荣, 辛允承 申请人:三星电子株式会社