专利名称：电荷泵电路和非易失性存储器的制作方法
技术领域：
本发明涉及电荷泵(chargepump)电路。
背景技术：
对现有的电荷泵电路进行说明。图3是示出三级电荷泵电路的图。 现有的电荷泵电路具有串联连接的二极管D01 D04、电容器C01 C03、输出电容器COL、时钟驱动器201和输出负载202。
将电源电压VDD作为输入电压输入到二极管D01的阳极。时钟驱 动器201将所输入的时钟脉冲CLK和CLKX转换为基于电源电压VDD 的电压振幅的时钟脉冲CLK2和CLKX2并输出。时钟脉冲CLK和CLKX、 以及CLK2和CLKX2的相位分别相反。时钟脉冲CLK2被提供给电容器 C01和电容器C03。时钟脉冲CLKX2被提供给电容器C02。被升高的电 压从二极管D04的阴极输出，蓄积到输出电容器COL中。
下面说明现有的电荷泵电路的升压动作。
输入到二极管DOl的阳极的电源电压VDD，通过二极管DOl而降 低，在连接点AA成为电压(VDD—Vf)。首先，当时钟脉冲CLK2的电 压为接地电压时，基于连接点AA的电压(VDD—Vf)的电荷被蓄积在 电容器C01中。接着，当时钟脉冲CLK2的电压为VDD时，连接点AA 的电压上升为(2VDD—Vf)。此时，时钟脉冲CLKX2的电压为接地电 压。因此，连接点BB的电压成为，连接点AA的电压(2VDD—Vf)通 过二极管D02而降低后的电压(2VDD—2Vf)。
当时钟脉冲CLK2和CLKX2反转时，通过与上述同样的升压动作， 连接点BB的电压成为(3VDD—2Vf)。进而，重复该动作，连接点CC 的电压成为(4VDD—3Vf)。
该连接点CC的电压(4VDD—3Vf)通过二极管D04而降低，在输
出端子DD成为升压电压(4VDD—4Vf)。
通过重复进行上述这种一连串的升压动作，进行电源电压VDD的升 压(例如参照专利文献l)。
专利文献1日本特开2002-233134号公报
但是，各二极管具有温度特性，所以，当温度升高时，在各二极管 上产生的顺向电压Vf降低，当温度降低时，顺向电压Vf升高。由此， 当温度变动时，电荷泵电路的输出电压即升压电压(4VDD—4Vf)也变动。
发明内容
本发明是鉴于上述课题而完成的，提供即使温度变动，输出电压即 升压电压也难以变动的电荷泵电路。
为了解决上述课题，本发明的电荷泵电路构成为，通过校正用电荷 发送元件产生与通过电荷发送元件降低的电压相同的电压，并将其加到 电荷泵电路的输入电压中，并且，将升压用的时钟脉冲的电压振幅作为 基于该输入电压的振幅。
在本发明的电荷泵电路中，构成为上述电路结构，所以，电荷泵电 路的输出电压不包含由于电荷发送元件而使电压降低部分的电压。因此， 具有如下效果电荷发送元件的温度特性不影响电荷泵电路的输出电压。
图1是示出本发明的电荷泵电路的图。
图2是示出本发明的电荷泵电路的升压动作的图。
图3是示出现有的电荷泵电路的图。
符号说明
10:输入电压生成电路；11:缓冲放大器；lla:电压跟随器 (VOltage-follower); 12:恒压电路；13:恒流源；14:电源端子；15: 接地端子；20:升压电路；21:时钟驱动器；22:输出负载；Dl:校正 用二极管；D2 D5: 二极管；C1 C3:电容器；CL:输出电容器。
具体实施例方式
下面，参照
本发明的电荷泵电路。 图1是本发明的电荷泵电路的电路图。
本发明的电荷泵电路具有输入电压生成电路10和升压电路20。输
入电压生成电路10具有缓冲放大器11、恒压电路12、恒流源13、电源 端子14、接地端子15和校正用二极管D1。缓冲放大器11是单倍放大电 路，例如由电压跟随器lla构成。升压电路20具有时钟驱动器21、输 出负载22、 二极管D2 D5、电容器C1 C3和输出电容器CL。
在输入电压生成电路10中，在电源端子14上连接有恒流源13的一 端，在恒流源13的另一端连接有校正用二极管D1的阳极(连接点E)， 在校正用二极管Dl的阴极连接有恒压电路12的一端，在恒压电路12的 另一端连接有接地端子15。连接点E连接在电压跟随器lla的非反转输 入端子上，电压跟随器lla的输出端子连接在电压跟随器lla的反转输入 端子上。恒压电路12例如使用带隙基准电路(Band-gap reference circuit) 构成，该带隙基准电路根据基于半导体元件的PN结的带隙电压生成恒定 电压。
在升压电路20中，在电压跟随器lla的输出端子上连接有二极管 D2的阳极，在二极管D2的阴极(连接点A)上连接有二极管D3的阳 极，在二极管D3的阴极(连接点B)上连接有二极管D4的阳极，在二 极管D4的阴极(连接点C)上连接有二极管D5的阳极，在二极管D5 的阴极(输出端子D)上连接有输出电容器CL和输出负载22。即，在 升压电路20的输入端子和输出端子之间串联连接有二极管D2 D5。在 时钟驱动器21的电源端子上连接有电压跟随器lla的输出端子。在连接 点A和时钟驱动器21的第一输出端子之间设有电容器Cl，在连接点C 和时钟驱动器21的第一输出端子之间设有电容器C3，在连接点B和时 钟驱动器21的第二输出端子之间设有电容器C2。 gp，由电容器C1和电 容器C3构成的第一电容器组在二极管D2 D5的各连接点每隔一个设置 一个，由电容器C2构成的第二电容器组设置在没有设置第一电容器组的
二极管D2 D5的各连接点上。
这里，电荷泵电路通过升压电路20的时钟驱动器21所生成的时钟 脉冲CLK2和CLKX2，使输入电压生成电路10根据电源电压所生成的 输入电压VIN升压。二极管D2 D5作为电荷发送元件和防止逆流元件 发挥功能。校正用二极管Dl和二极管D2 D5产生顺向电压Vf。校正 用二极管D1与二极管D2 D5形状相同，在掩模布局上邻近地配置。由 此，校正用二极管D1与二极管D2 D5的特性基本相同。
时钟驱动器21将所输入的时钟脉冲CLK和CLKX转换成基于电源 电压(Vref+Vf)的电压振幅的时钟脉冲CLK2和CLKX2并输出。时钟 脉冲CLK和CLKX、以及CLK2和CLKX2的相位分别相反。时钟脉冲 CLK2被提供给电容器C2和电容器C4。时钟脉冲CLKX2被提供给电容 器C3。被升压的电压从二极管D5的阴极输出，蓄积到输出电容器CL 中。
接着，说明电荷泵电路的升压动作。图2是示出本发明的电荷泵电 路的升压动作的图。
恒流源13向校正用二极管Dl和恒压电路12提供恒定电流。恒压电 路12生成恒定电压Vref，校正用二极管Dl产生顺向电压Vf。由此，连 接点E的电压成为对恒定电压Vref和在校正用二极管Dl产生的顺向电 压Vf相加后的电压(Vref+Vf)。该电压(Vref+Vf)经由电压跟随器 11 a，作为对升压电路20的输入电压VIN输入到升压电路20的输入端子。 升压电路20的输入端子连接在二极管D2的阳极和时钟驱动器21的电源 端子上。由此，时钟驱动器21的时钟脉冲的电压振幅从接地电压成为电 源电压(Vref+Vf)。
输入到二极管D2的阳极的输入电压(Vref+Vf)，通过二极管D2 而降低，在连接点A成为电压(Vref)。首先，当时钟脉冲CLK2的电压 为接地电压时，基于连接点A的电压(Vref)的电荷被蓄积在电容器C2 中。接着，当时钟脉冲CLK2的电压为(Vref+Vf)时，连接点A的电 压上升为(2Vref+Vf)。此时，时钟脉冲CLKX2的电压为接地电压。因 此，连接点B的电压成为，连接点A的电压(2Vref+Vf)通过二极管
D3而降低后的电压(2Vref)。
接着，当时钟脉冲CLK2的电压为接地电压、时钟脉冲CLKX2的电 压为(Vref+Vf)时，连接点B的电压成为(3Vref+Vf)。由此，因为时 钟脉冲CLK2的电压为接地电压，所以，连接点C的电压成为(3Vref)。
进而，当时钟脉冲CLK2的电压为(Vref+Vf)时，连接点C的电 压成为(4Vref+Vf)。由此，连接点D的电压成为连接点C的电压(4Vref +Vf)通过二极管D5而降低后的电压(4Vref)。
通过重复进行上述这种一连串的升压动作，进行恒定电压Vref的提 升。然后，被提升的输出电压成为(4Vref)，不包含通过二极管D2 D5 而降低部分的电压Vf。
通过使本发明的电荷泵电路为上述这种电路，被提升的输出电压不 包含二极管D2 D5的顺向电压Vf。因此，本发明的电荷泵电路的输出
电压不受二极管的温度特性的影响，能够获得稳定的升压电压。
进而，对恒压电路12的恒定电压Vref进行提升，所以，不依赖于 电源端子14的电源电压。即，能够获得相对于电源电压的变动也仍稳定 的升压电压。
另外，使用二极管D2 D5作为电荷发送元件，但是，也可以代替 二极管D2 D5而使用MOS晶体管。此时，代替校正用二极管D1使用 校正用MOS晶体管。
并且，在输入电压生成电路10的输出中，使用电压跟随器lla作为 缓沖放大器11，但是，只要是单倍放大的放大器即可，例如，也可以代 替电压跟随器lla而使用源极跟随器(source-follower)。
并且，举例说明了三级的电荷泵电路，但是，可知效果与级数无关。
这里，虽然没有图示，但是，对将上述的电荷泵电路用作EEPROM 等非易失性存储器的存储单元的外围电路时进行说明。
非易失性存储器通过调整蓄积在浮置栅中的电荷量来改变存储单元 的阈值，从而存储信息。
一般地，非易失性存储器具有电荷泵电路，生成对存储单元的写入 电压。而且，经由隧道氧化膜进行基于写入电压的对浮置栅的电子注入。
通过电子的注入或释放，调整蓄积在浮置栅中的电荷量，改变存储单元 的阈值。该写入动作像写入数据的设置、写入电压的生成、对存储单元 施加写入电压那样进行。关于写入电压的生成、对存储单元施加写入电 压， 一般利用时间进行管理。
这里，现有的电荷泵电路在升压电压中包含利用二极管而降低的电 压Vf，所以，升压电压根据温度而变动。进而，二极管的电荷发送速度 根据温度而变动，所以，升压电压的上升速度存在变动。当升压电压的 上升过快时，对存储单元施加写入电压的时间变长。因此，对存储单元 施加过度的应力，存储单元劣化。并且，当升压电压的上升过慢时，对 存储单元施加写入电压的时间变短。因此，具有对存储单元的写入变得 不稳定的问题。但是，在本发明的电荷泵电路中，能够抑制升压电压的 上升速度根据温度引起的偏差，所以，能够准确地控制写入时间。因此， 能够提供存储单元的劣化少、能够稳定地在存储单元中写入数据的非易 失性存储器。
权利要求
1.一种电荷泵电路，该电荷泵电路具有串联连接的多个电荷发送元件；一端连接在各所述电荷发送元件的各连接点上的多个电容器；以及交替地向各所述电容器的另一端提供反相的时钟脉冲的时钟驱动器，该电荷泵电路的特征在于，该电荷泵电路具有产生恒定电流的恒流电路；通过所述恒定电流产生校正电压的校正用电荷发送元件；产生恒定电压的恒压电路；以及输出将所述校正电压和所述恒定电压相加而得到的输入电压的缓冲放大器，将所述输入电压输入到所述串联连接的多个电荷发送元件的初级，所述时钟驱动器将所述输入电压作为电源电压，产生基于所述电源电压的时钟脉冲。
2. 根据权利要求1所述的电荷泵电路，其特征在于， 所述校正用电荷发送元件和所述电荷发送元件是二极管。
3. 根据权利要求1所述的电荷泵电路，其特征在于， 所述校正用电荷发送元件和所述电荷发送元件是MOS晶体管。
4. 根据权利要求1所述的电荷泵电路，其特征在于， 所述恒压电路使用带隙基准电路构成。
5. 根据权利要求1所述的电荷泵电路，其特征在于， 所述校正用电荷发送元件的形状与所述电荷发送元件的形状相同，在掩模布局上邻近地配置。
6. 根据权利要求1所述的电荷泵电路，其特征在于， 所述缓冲放大器是电压跟随器。
7. 根据权利要求1所述的电荷泵电路，其特征在于， 所述缓冲放大器是源极跟随器。
8.—种非易失性存储器，该非易失性存储器具有 存储单元；以及产生所述存储单元的写入电压的权利要求1 7中的任一项所述的电荷泵电路。
全文摘要
本发明提供即使温度变动也能够稳定地获得升压电压的电荷泵电路和非易失性存储器。该电荷泵电路构成为，通过校正用电荷发送元件产生与通过电荷发送元件降低的电压相等的电压，并加到电荷泵电路的输入电压中，并且，将升压用的时钟脉冲的电压振幅作为基于该输入电压的振幅。
文档编号G11C16/06GK101364765SQ20081010892
公开日2009年2月11日 申请日期2008年6月6日 优先权日2007年6月8日
发明者川岛楠 申请人:精工电子有限公司