振荡装置、振荡方法以及存储器装置的制作方法

专利名称：振荡装置、振荡方法以及存储器装置的制作方法
技术领域：
本发明涉及振荡装置、振荡方法以及存储器装置。
背景技术：
存储器包括振荡器，振荡器用于产生自更新(self-refresh)请求信 号。遗憾地是，因为工艺变化，振荡器的振荡周期也有变化。因而不利的 是，所需更新时间随半导体芯片的不同而变化。为了克服这个缺点，在试 探测试中，改变每个半导体芯片更新请求信号的分频数。因此，更新请求 信号的周期得到调整，以减少半导体芯片之间更新请求信号所需周期的变 化。
存储器包括正常存储器单元和冗余存储器单元。在这种情况下出现的 问题在于用冗余存储器单元代替正常存储器单元之前(下文中称为"冗余 之前")的第一试探测试和用冗余存储器单元代替正常存储器单元之后 (下文中称为"冗余之后")的第二试探测试之间的关系。在冗余之前的 第一试探测试中，为了防止因为冗余之后的第二试探测试中不充分的更新 操作造成的失效，必须将冗余之前的更新请求信号的周期设定得比冗余之 后的更新请求信号的周期更长。但是，对于每个半导体芯片，难以用适当 的余量将冗余之前的更新请求信号的周期设定得比冗余之后的更新请求信 号的周期更长，这是因为不可能从外部得到随半导体芯片的不同而不同分 频数。
日本专利特开No. 2001-184860公开了一种具有自更新模式的半导体 存储器装置。这种半导体存储器装置包括自更新期限改变器件，自更新期 限改变器件接收预定的外部地址信号，基于预定的外部地址信号产生振荡 周期控制信号，并根据振荡周期控制信号改变振荡电路的振荡周期，以改 变自更新期限。
日本专利特开No. 2006-4557公开了一种包括以下元件的半导体存储 器装置。存储器阵列包括多个存储器单元，为了保持数据，每个存储器单 元都需要更新操作。第一控制电路将预定数据写入存储器阵列的预定存储 器单元(称为监视器单元)中。经过一个等于更新周期的时间间隔或者一 个比更新周期短的预定时间间隔之后，第二控制电路从已经写入了预定数 据的监视器单元中读取数据。第三控制电路将从监视器单元读取的数据与 预定数据作比较，以测量误差数或误差率，并基于测得的误差数或误差率 可变地控制更新周期。

发明内容
根据本发明的一个方案，提供一种振荡装置。这种振荡装置包括第一 设定单元、计算单元以及振荡单元。第一设定单元输出振荡周期指定信 号。计算单元对振荡周期指定信号进行算术运算。振荡单元产生振荡信 号，所述振荡信号具有基于经过所述算术运算后的振荡周期指定信号的周 期。


图l是示出根据第一实施例的存储器装置的结构的方框图2是说明存储器装置的操作的时序图3包括曲线图，说明基于分频器获得的计数值在熔丝电路中设定分 频数的方法；
图4是示出根据第二实施例的存储器装置的结构的方框图5是示出根据第三实施例的存储器装置的结构的方框图6是示出根据第四实施例的存储器装置的结构的方框图7是示出控制电路和振荡器的电路图8是示出另一控制电路和振荡器的电路图9是示出另一控制电路和振荡器的电路图IO是示出根据第五实施例的存储器装置的结构的方框图11是示出根据第六实施例的存储器装置的结构的方框图12是示出存储器装置的结构的示意图13是示出允许分频数在冗余之前的测试模式中具有余量的存储器 装置的结构的示意图；以及
图14是示出允许分频数在冗余之前的测试模式中具有余量的另一存
储器装置的结构的示意图。
具体实施例方式
图12是示出存储器装置的结构的示意图。振荡装置1201产生更新请 求信号S2。在测量模式中，测试电路1203指定分频数，并通过选择电路 104将表示指定分频数的数据输出给分频器1206。振荡器1205输出振荡 信号S1。分频器1206以指定的分频数将振荡信号S1分频，以输出更新请 求信号S2。测量更新请求信号S2的周期并将用于校正所测周期中的变化 的分频数写入熔丝电路1202。在正常模式中，熔丝电路1202通过选择电 路1204将表示写入的分频数的数据输出给分频器1206。因此，振荡装置 1201能够产生具有所需周期的更新请求信号S2。存储器1208存储数据。 存储器控制电路1207响应于更新请求信号S2对存储器1208进行更新操 作。
熔丝电路1202中分频数的设定必须能够在测试模式中被再现。此 外，当冗余之前的分频数被设定为与冗余之后的分频数(在熔丝电路1202 中设定)相比具有余量时，必须进行测试。
图13是示出用于在冗余之前的测试模式中提供分频数的余量的存储 器装置的结构的示意图。下面描述图12和图13中的结构之间的区别。选 择电路1301在冗余之前的测试模式中选择从外部提供的振荡信号SA1， 并将所选择的信号输出作为振荡信号SA2。在冗余之后的测试模式中，选 择电路1301选择从振荡器1205输出的振荡信号Sl，并将所选择的信号输 出作为振荡信号SA2。分频器1206将振荡信号SA2分频，以输出更新请 求信号SA3。响应于更新请求信号SA3，存储器控制电路1207对存储器 1208进行更新操作。
图14是示出用于在冗余之前的测试模式中提供分频数的余量的另一 存储器装置的结构的示意图。下面描述图12和图14中的结构之间的区 别。选择电路1401在冗余之前的测试模式中选择从外部提供的更新请求 信号SB1，并将所选择的信号输出作为更新请求信号SB2。在冗余之后的 测试模式中，选择电路1401选择从分频器1206输出的更新请求信号S2， 并将所选择的信号输出作为更新请求信号SB2。响应于更新请求信号 SB2，存储器控制电路1207对存储器1208进行更新操作。
图1是示出根据第一实施例的存储器装置的结构的方框图。图2是说 明存储器装置的操作的时序图。振荡装置101包括熔丝电路102、测试电 路103、选择电路104、振荡器105、分频器106、比较电路107以及加法 电路111。振荡装置101产生更新请求信号S2。振荡装置101具有测量模 式、测试模式和正常模式。下面描述振荡装置101的振荡方法。首先描述 在测量模式中调整更新请求信号S2周期的方法。在测量模式中测试电路 103输出表示分频数的数据。例如，能够从外部控制测试电路103输出的 分频数。在测量模式中，选择电路104选择从测试电路103输出的分频 数。熔丝电路102、测试电路103和选择电路104构成设定单元，用于设 定分频器106的分频数。在测量模式中，加法电路111不进行加法运算或 者加零。振荡器105和分频器106构成振荡单元。振荡器105响应于使能 信号ST产生振荡信号Sl。具体而言，当使能信号ST变成高电平时，振 荡器105产生振荡信号并开始输出振荡信号Sl。分频器(第一分频器) 106包括计数器。分频器106通过选择电路104输出的分频数将振荡信号 Sl分频，以输出更新请求信号(第一分频信号)S2。此外，分频器106对 输出作为振荡信号Sl的脉冲数量(下文中称为振荡信号Sl的振荡数量) 进行计数，并输出计数值S3。此外，当使能信号ST变成高电平时，分频 器106将计数值S3复位为零。当使能信号ST变成低电平时，分频器106 停止计数并保持计数值S3。当使能信号ST变成低电平时，振荡器105可 停止输出振荡信号S1。
使能信号ST处于高电平的周期(下文中称为高电平周期)例如为20 ps。高电平周期可以改变。当使能信号ST处于高电平时，分频器106对 振荡信号Sl进行计数，以获得计数值S3。例如，对于使能信号ST处于
高电平的长20 ^的周期，计数值S3为24。分频器106 (或者其中的计数 器)可选择或者利用测试电路103指定的分频数(由来自加法电路111的 第一信号指定的振荡数量)复位，或者不复位。在测量模式中，选择不复 位。在测试模式和正常模式中，选择复位。测试电路103可输出大于24 的分频数。振荡信号Sl的周期表示为用使能信号ST的高电平周期 (2(Vs)除以计数值S3获得的值。
当振荡数量范围为24到25时，计数值S3为24。遗憾的是，因为计 数值S3是整数，所以出现误差。振荡信号Sl的周期范围从20pS/24到 20ps/25。在这种情况下，振荡信号Sl周期的最大误差表示为20ps/24-20]lis/25=20|lis/(24x25)。
通过延长使能信号ST的高电平周期，能够縮小这个误差。例如，当 使能信号ST的高电平周期被设定为20(^s时，计数值S3大约为240，振 荡信号Sl周期的最大误差表示为200|us/240-200|^/241=200ns/(240x241)。 因此，最大误差可以比高电平周期为20ns的情况小一个数量级。因此， 在单次测量中能够高准确度地测量振荡信号Sl的周期。
比较电路(比较器)107将计数值S3与基准值CNT作比较，输出比 较结果信号S4。当计数值S3与基准值CNT —致时，比较结果信号S4表 示一致，也就是充当一致信号。当计数值S3与基准值CNT不一致时，比 较结果信号S4表示不一致，也就是充当不一致信号。可以例如经由地址 线从外部提供表示基准值CNT的外部信号作为地址信号。输出电路108 起输出缓冲器的作用，将比较结果信号S4输出到外部。改变基准值 CNT，由此检测比较结果信号S4表示一致的基准值CNT。比较结果信号 S4表示一致的基准值CNT被检测作为振荡信号S1的振荡数量，也就是计 数值。
为了用外部地址作为基准值CNT来检测计数值S3，分频器106中的 计数器构造为二进制计数器。在这种情况下，因为计数值S3为24，在二 进制记数法中等于11000，所以可以通过将计数值S3与地址A10至AO (=LLL， LLLH, HLLL)作比较来检测计数值S3。在这种情况下，L (低 电平)表示"0" ， H (高电平)表示"1"。
图3示出说明基于分频器106获得的计数值来设定要写入熔丝电路 102中的分频数的方法的曲线图。如上所述，能够检测分频器106的计数 值S3。参照图3上方的曲线图，用使能信号ST的高电平周期除以计数值 S3，从而获得振荡信号Sl的振荡周期。随后，如图3下方的曲线图所 示，用更新请求信号S2的所需周期除以振荡信号Sl的振荡周期，从而获 得分频数。所获得的分频数被写入熔丝电路102。包括激光熔丝电路或者 电熔丝电路的熔丝电路存储分频数。
实际上，制定了示出分频器106的计数值S3与分频数之间关系的表 格。利用该表格，基于分频器106的计数值S3来获得分频数。通过熔丝 的烧断在熔丝电路102中设定分频数。
下面描述正常模式中产生更新请求信号S2的方法。熔丝电路102输 出表示所写入的分频数的数据。在正常模式中，选择电路104选择从熔丝 电路102输出的分频数。在正常模式中，加法电路111不进行加法运算或 者加零。振荡器105响应于使能信号ST产生振荡信号。分频器106通过 选择电路104输出的分频数将振荡信号Sl分频，以产生更新请求信号 S2。因此，能够产生具有所需周期的更新请求信号S2，并防止更新请求信 号S2周期的变化。
例如要求更新操作的DRAM或者伪SRAM这样的存储器110存储数 据。存储器控制电路(存储器控制器)109响应于更新请求信号S2对存储 器110进行更新操作。更新操作是用于恢复电荷，使得DRAM中存储的 数据不会丢失的操作。DRAM作为一种半导体存储器，通过将电荷存储在 电容器中来保持信息。电荷将会随时间而减少。因此，当被搁置预定时间 周期后，DRAM完全放电，DRAM中存储的信息丢失。为了防止信息丢 失，DRAM需要以定期间隔进行更新操作，以恢复电荷。
存储器110具有多个正常存储器单元和多个冗余存储器单元。正常存 储器单元和冗余存储器单元都充当存储数据的存储器单元。在测量模式与 正常模式之间的测试模式中进行测试。
进行第一试探测试。第一试探测试要对冗余之前(也就是用冗余存储 器单元代替正常存储器单元之前)的存储器装置进行。正常存储器单元和冗余存储器单元经受更新操作测试。在该测试中，用通过的冗余存储器单 元代替失效的正常存储器单元。在第一试探测试之后可对烙丝电路102进 行上述写入操作。
随后，进行第二试探测试。第二试探测试要对冗余之后(也就是用冗 余存储器单元代替正常存储器单元之后)的存储器装置进行。正常存储器 单元和代替后的冗余存储器单元经受更新操作测试。封装前要对包括半导 体芯片的存储器装置进行第一和第二试探测试。
之后，进行最终测试。最终测试要对封装之后的存储器装置进行。正 常存储器单元和代替后的冗余存储器单元经受更新操作测试。
在用于最终测试的测试模式中，使用与正常模式中周期相同的更新请
求信号S2进行更新操作测试。例如，在最终测试模式和正常模式中，分 频器106的分频数为20，更新请求信号S2的周期为420 ps。在上述测量 模式中，分频数"20"被写入熔丝电路102。因为选择电路104选择被写 入熔丝电路102的分频数并且加法电路111不进行加法运算，所以分频器 106用写入熔丝电路102的分频数进行分频。
在用于最终测试前的第二试探测试的测试模式中，在比最终测试更严 格的条件下进行更新操作测试。如果在与最终测试相同的条件下进行第二 试探测试，那么由于更新操作测试中的变化，勉强通过第二试探测试的存 储器单元可能在最终测试中失效。为了避免这种不充分的测试，在比最终 测试更严格的条件下进行作为第二试探测试的更新操作测试。具体而言， 将第二试探测试中更新请求信号S2的周期设定为比最终测试中的长。更 新请求信号S2的周期越长，更新周期就越长，从而增加了数据丢失的可 能性。例如，在第二试探测试中，分频器106的分频数为21，更新请求信 号S2的周期为450 ps。熔丝电路102存储分频数"20"，选择电路104选 择熔丝电路102中存储的分频数。加法电路111将计算因数NM (例如 "1")与熔丝电路102中存储的分频数(例如"20")相加，并将所得 分频数输出给分频器106。加法电路111实质上进行减法。分频器106利 用从加法电路111输出的分频数(例如"21")进行分频，并输出更新请 求信号S2 (周期例如为450jis)。
在用于第二试探测试前的第一试探测试的测试模式中，根据与上述相 同的理由，在比第二试探测试更严格的条件下进行更新操作测试。具体而 言，将第一试探测试中更新请求信号S2的周期设定为比第二试探测试中
的长。例如，在第一试探测试中，分频器106的分频数为22，更新请求信 号S2的周期为500 ps。熔丝电路102存储分频数"20"，选择电路104选 择熔丝电路102中存储的分频数。加法电路111将计算因数NM (例如
"2")与熔丝电路102中存储的分频数(例如"20")相加，并将所得 分频数输出给分频器106。分频器106利用从加法电路111输出的分频数
(例如"22")进行分频，并输出更新请求信号S2 (周期例如为500
|US)。
加法电路111进行计算使得冗余之前更新请求信号S2的周期比冗余 之后更新请求信号S2的周期长。
如上所述，根据本实施例，在单次测量中能够高准确度地测量振荡信 号S1的周期。有利的是，能够容易地防止更新请求信号S2周期的变化。
因为振荡器105产生的振荡信号Sl的周期由于工艺变化而变化，所 以熔丝电路102中存储的分频数随存储器装置中半导体芯片的不同而不 同。在第一、第二试探测试中，加法电路lll将计算因数NM作为适当的 余量与熔丝电路102中存储的分频数相加。因此，即使熔丝电路102中存 储的分频数随半导体芯片的不同而不同，也能够对每个半导体芯片的熔丝 电路102中存储的分频数设定适当的余量。有利的是，能够适当地进行第 一、第二试探测试。
图4是示出根据第二实施例的存储器装置的结构的方框图。通过对根 据第一实施例的存储器装置(如图1所示)进一步设置高温设定单元 401、低温设定单元402以及温度传感器403来获得根据本实施例的存储 器装置(如图4所示)。下面描述本实施例与第一实施例之间的差异。优 选地根据温度来改变更新请求信号S2的周期。因为存储器110中存储的 电荷在高温下放电速度快，所以优选地将分频数设定为较小的值以縮短更 新请求信号S2的周期。因为存储器110中存储的电荷在低温下放电速度 慢，所以优选地将分频数设定为较大的值以延长更新请求信号S2的周 期。因此，能够降低功耗。高温下较小的分频数被存入高温设定单元
401。低温下较大的分频数被存入低温设定单元402。高温设定单元401和 低温设定单元402都包括图1所示的熔丝电路102和测试电路103。温度 传感器403检测温度。当温度传感器403测得的温度高于阈值时，选择电 路104选择从高温设定单元401输出的分频数。当温度传感器403测得的 温度低于阈值时，选择电路104选择从低温设定单元402输出的分频数。 高温设定单元401、低温设定单元402和选择电路104构成设定单元，该 设定单元用于根据温度传感器403测得的温度来设定分频器106的分频 数。
首先，在高温(第一温度)下进行根据第一实施例的测量模式中的操 作，以检测与振荡信号Sl相关的计数值S3。随后，如参照图3所述，基 于计数值S3获得高温下的分频数。在这种情况下，高温下更新请求信号 S2的周期较短。之后分频数被写入高温设定单元401的熔丝电路102中。
随后，在低温(第二温度)下进行根据第一实施例的测量模式中的操 作，以检测与振荡信号Sl相关的计数值S3。随后，如参照图3所述，基 于计数值S3获得低温下的分频数。在这种情况下，低温下更新请求信号 S2的周期较长。之后分频数被写入低温设定单元402的熔丝电路102中。
在以上描述中，既测量了高温下的分频数，也测量了低温下的分频 数。可以只测量高温下的分频数和低温下的分频数的其中任一个。例如， 可以只测量高温下的分频数。通过将高温下的分频数乘以一个因数来获得 低温下的分频数，所获得的值可存储在低温设定单元402中。在以上描述 中提供两个温度范围，即高温范围和低温范围，并且在每个温度范围中设 定分频数。可以在三个或更多的温度范围中设定分频数。
下面描述测试模式。第二实施例中的测试模式与第一实施例中的相 同。在用于第一试探测试的测试模式中，当温度传感器403检测的温度高 于阈值时，选择电路104选择从高温设定单元401的熔丝电路102输出的 分频数。当温度传感器403检测的温度低于阈值时，选择电路104选择从 低温设定单元402的熔丝电路102输出的分频数。加法电路111将计算因 数NM (例如"2")与从选择电路104输出的分频数(例如"20")相
加。分频器106通过从加法电路111输出的分频数(例如"22")将振荡 信号S1分频，并输出更新请求信号S2 (周期例如为500)as)。
在用于第二试探测试的测试模式中，当温度传感器403检测的温度高 于阈值时，选择电路104选择从高温设定单元401的熔丝电路102输出的 分频数。当温度传感器403检测的温度低于阈值时，选择电路104选择从 低温设定单元402的熔丝电路102输出的分频数。加法电路111将计算因 数NM (例如"1")与从选择电路104输出的分频数(例如"20")相 加。分频器106通过从加法电路111输出的分频数(例如"21")将振荡 信号S1分频，并输出更新请求信号S2 (周期例如为450 ^is)。
在用于最终测试的测试模式中，当温度传感器403检测的温度高于阈 值时，选择电路104选择从高温设定单元401的熔丝电路102输出的分频 数。当温度传感器403检测的温度低于阈值时，选择电路104选择从低温 设定单元402的熔丝电路102输出的分频数。加法电路111不进行加法运 算，或者加零。分频器106通过从选择电路104输出的分频数(例如 "20")将振荡信号Sl分频，并输出更新请求信号S2 (周期例如为420
(IS)。
在正常模式中，振荡装置101以与第一实施例中相同的方式产生更新 请求信号S2。当温度传感器403检测的温度高于阈值时，选择电路104选 择从高温设定单元401的熔丝电路102输出的分频数。当温度传感器403 检测的温度低于阈值时，选择电路104选择从低温设定单元402的熔丝电 路102输出的分频数。加法电路lll不进行加法运算，或者加零。分频器 106通过从选择电路104输出的分频数(例如"20")将振荡信号Sl分 频，并输出更新请求信号S2 (周期例如为420 w)。
根据本实施例，能够以与第一实施例相似的方式在单次测量中高准确 度地测量振荡信号Sl的周期。有利的是，能够容易地防止更新请求信号 S2周期的变化。
因为振荡器105产生的振荡信号Sl的周期由于工艺变化而变化，所 以每个熔丝电路102中存储的分频数随存储器装置中半导体芯片的不同而 不同。在第一、第二试探测试中，加法电路lll将计算因数NM作为适当
的余量与熔丝电路102中存储的分频数相加。因此，即使熔丝电路102中
存储的分频数随半导体芯片的不同而不同，也能够对每个半导体芯片的熔
丝电路102中存储的分频数设定适当的余量。有利的是，能够适当地进行 第一、第二试探测试。
图5是示出根据第三实施例的存储器装置的结构的方框图。通过对根 据第一实施例的存储器装置(图1)进一步设置熔丝电路501、测试电路 502、选择电路503、分频器504和温度传感器505来获得根据本实施例的 存储器装置(图5)。振荡器105、分频器106和504构成振荡单元。下 面描述本实施例与第一实施例之间的差异。
熔丝电路102、测试电路103和选择电路104构成第一设定单元，用 于设定第一分频器106的分频数。熔丝电路501、测试电路502和选择电 路503构成第二设定单元，用于设定第二分频器504的分频数。
熔丝电路102和测试电路103输出高温下的分频数。在测量模式中， 选择电路104选择从测试电路103输出的分频数。分频器106对振荡信号 Sl的振荡数量进行计数，并输出计数值S3。以与第一实施例相似的方 式，基于所检测的计数值S3获得高温下的分频数，并将所获得的分频数 写入熔丝电路102。
熔丝电路501和测试电路502输出低温下的分频数。将写入熔丝电路 102的分频数乘以一个因数而获得的分频数被写入熔丝电路501。在测量 模式中，选择电路503选择从测试电路502输出的分频数。在正常模式 中，选择电路503选择从熔丝电路501输出的分频数。选择电路503将所 选择的分频数输出给分频器504。温度传感器505检测温度。当温度传感 器505所检测的温度低于阈值时，分频器504用选择电路503输出的分频 数将第一分频器106输出的更新请求信号(第一分频信号)S2分频，然后 输出更新请求信号(第二分频信号)S5。当温度传感器505所检测的温度 高于阈值时，分频器504输出更新请求信号S2作为更新请求信号S5。分 频器504根据所检测的温度输出在高温下获得的更新请求信号或者在低温 下获得的更新请求信号。在高温下，分频数小，更新请求信号S5周期 短。在低温下，分频数大，更新请求信号S5周期长。存储器控制电路109
响应于更新请求信号S5对存储器110进行更新操作。
以与第一实施例相同的方式，在测量模式、用于最终测试的测试模式 以及正常模式中加法电路111不进行加法运算。在用于第一试探测试的测
试模式中，加法电路lll加入计算因数NM (例如"2")。在用于第二试 探测试的测试模式中，加法电路111加入计算因数NM (例如"1")。
分频器504可以以与分频器106相似的方式对更新请求信号S2的振 荡数量进行计数。比较电路107可以将分频器504所获得的计数值与基准 值CNT作比较，并将比较结果信号输出给输出电路108。可以基于分频器 504输出的计数值来获得低温下的分频数，并且可以以与第一实施例相似 的方式将低温下的分频数写入熔丝电路501。
图6是示出根据第四实施例的存储器装置的结构的方框图。通过对根 据第一实施例的存储器装置(图1)进一步设置控制电路601来获得根据 本实施例的存储器装置(图6)。下面描述本实施例与第一实施例之间的 差异。在第一实施例中，通过控制分频数来调整更新请求信号S2的周 期。根据本实施例，通过控制恒定电流或恒定电压来调整更新请求信号S2 的周期。
熔丝电路102和测试电路103通过选择电路104向加法电路111输出 指定恒定电流或恒定电压的指定信号。以与第一实施例相同的方式，在测 量模式、用于最终测试的测试模式以及正常模式中加法电路111不进行加 法运算。在用于第一、第二试探测试的每一个的测试模式中，加法电路 111将计算因数NM与作为选择电路104输出的指定信号所指定的恒定电 流或恒定电压的值相加。
控制电路(控制器)601根据加法电路111输出的指定信号产生恒定 电流或恒定电压。振荡器105以根据所产生的恒定电流或恒定电压的时间 间隔产生振荡信号Sl。振荡信号Sl的周期根据恒定电流或恒定电压而改 变。分频器106将振荡信号Sl分频以输出更新请求信号S2，并对振荡信 号Sl计数以输出计数值S3。存储器装置的其它操作与第一实施例中的相 同。
图7是示出控制电路601和振荡器105的电路图。控制电路601起恒
定电压产生电路的作用。电流源701和可变电阻器702串联连接在电源电 压与基准电势之间。比较器703输出表示可变电阻器702两端的电压与振 荡器105两端的电压之间的比较结果的信号。p沟道MOS场效应晶体管 704的源极连接电源电压，栅极连接比较器703的输出端子，漏极连接振 荡器105。通过改变可变电阻器702的电阻能够控制提供给振荡器105的 恒定电压。振荡器105以根据恒定电压的时间间隔产生振荡信号。
图8是示出另一控制电路601和振荡器105的电路图。控制电路601 起恒定电流产生电路的作用。n沟道MOS场效应晶体管802的源极连接基 准电势，栅极和漏极通过电流源801连接电源电压。另一 n沟道MOS场 效应晶体管803的源极连接基准电势，栅极连接晶体管802的栅极，漏极 通过振荡器105连接电源电压。晶体管803的沟道宽度(栅极宽度)是晶 体管802的沟道宽度的整数倍，并且可变。具体而言，晶体管803包括多 个并联连接的晶体管元件。通过改变并联连接的晶体管元件的数量能够控 制晶体管803的沟道宽度。通过改变晶体管803的沟道宽度能够控制提供 给振荡器105的恒定电流。振荡器105以根据恒定电流的时间间隔产生振 荡信号。
图9是示出另一控制电路601和振荡器105的电路图。控制电路601 起恒定电流产生电路的作用。p沟道MOS场效应晶体管901的源极连接电 源电压，栅极和漏极通过电流源903连接基准电势。p沟道MOS场效应晶 体管902的源极连接电源电压，栅极连接晶体管901的栅极，漏极通过振 荡器105连接基准电势。晶体管902的沟道宽度(栅极宽度)是晶体管 901的沟道宽度的整数倍，并且可变。具体而言，晶体管902包括多个并 联连接的晶体管元件。通过改变并联连接的晶体管元件的数量能够控制晶 体管902的沟道宽度。通过改变晶体管902的沟道宽度能够控制提供给振 荡器105的恒定电流。振荡器105以根据恒定电流的时间间隔产生振荡信 号。
振荡器105包括连接成回路的多个反相器。控制电路601可控制恒定 电流或恒定电压，还调整每个反相器节点处的电容，以确定振荡器105中 每个反相器的延迟时间，从而控制振荡信号Sl的周期。在这种情况下，
熔丝电路102和测试电路103输出电容指定信号。
加法电路111进行计算使得冗余之前振荡信号Sl的周期和更新请求 信号S2的周期分别比冗余之后振荡信号Sl的周期和更新请求信号S2的 周期长。
根据本实施例，能够以与第一实施例相似的方式在单次测量中高准确 度地测量振荡信号Sl的周期。有利的是，能够容易地防止更新请求信号 S2周期的变化。
因为振荡器105产生的振荡信号Sl的周期由于工艺变化而变化，所 以熔丝电路102中存储的分频数随存储器装置中半导体芯片的不同而不 同。在第一、第二试探测试中，加法电路lll将计算因数NM作为适当的 余量与熔丝电路102中存储的分频数相加。因此，即使熔丝电路102中存 储的分频数随半导体芯片的不同而不同，也能够对每个半导体芯片的熔丝 电路102中存储的分频数设定适当的余量。有利的是，能够适当地进行第 一、第二试探测试。
图10是示出根据第五实施例的存储器装置的结构的方框图。通过对 根据第一实施例的存储器装置(图1)进一步设置熔丝电路1001、测试电 路1002和选择电路1003来获得根据本实施例的存储器装置(图10)。下 面描述本实施例与第一实施例之间的差异。
在测量模式和测试模式中，测试电路1002通过选择电路1003向加法 电路lll输出计算因数NM。当存储器装置通过测试时，将计算因数"0" 写入熔丝电路1001。包括激光熔丝电路或者电熔丝电路的熔丝电路1001 存储计算因数。在正常模式中，熔丝电路1001通过选择电路1003向加法 电路111输出计算因数NM "0"。加法电路111将计算因数NM "0"与 选择电路104输出的分频数相加。其它操作与第一实施例中的相同。
假定存储器装置在第一实施例的第二试探测试或最终测试中失效。在 这种情况下，利用周期更短的更新请求信号S2，存储器装置可通过测试。 此外，根据产品规格，更新请求信号S2的周期必须比预定值长，或者可 以比该值短。因此，针对存储器装置是否可用作更新请求信号S2周期可 以更短的产品进行再测试。如果存储器装置通过再测试，则将该存储器装置作为具有放宽的规格的产品装运。
在用于再测试的测试模式中，测试电路1002通过选择电路1003向加 法电路输出负的计算因数NM (例如)。选择电路104将烙丝电路 102中存储的分频数(例如"20")输出给加法电路111。加法电路111 将计算因数NM (例如)与熔丝电路102中的分频数(例如 "20")相加，输出较小的分频数(例如"19")。分频器106用加法电 路111输出的分频数将振荡信号Sl分频，并输出周期较短的更新请求信 号S2。在这种状态下，存储器IIO经受更新操作测试。如果存储器装置通 过该测试，则将上述测试中使用的计算因数NM (例如)写入熔丝 电路1001。熔丝电路1001充当计算因数输出单元，用于将计算因数NM 作为固定值输出给加法电路111。
装运之后，存储器装置进入正常模式。在正常模式中，选择电路1003 选择写入在熔丝电路1001中的计算因数，选择电路104选择写入在熔丝 电路102中的分频数。加法电路111将熔丝电路1001中的计算因数NM 与熔丝电路102中的分频数相加。分频器106用加法电路111输出的最终 分频数将振荡信号Sl分频，以产生周期较短的更新请求信号S2。
图11是示出根据第六实施例的存储器装置的结构的方框图。通过对 根据第四实施例的存储器装置(图6)进一步设置熔丝电路1001、测试电 路1002和选择电路1003来获得根据本实施例的存储器装置(图11)。下 面描述本实施例与第四实施例之间的差异。本实施例通过将第五实施例应 用于第四实施例而获得。
在测量模式和测试模式中，测试电路1002通过选择电路1003向加法 电路lll输出计算因数NM。当存储器装置通过测试时，将计算因数"O" 写入熔丝电路1001。在正常模式中，熔丝电路1001通过选择电路1003向 加法电路111输出计算因数NM "0"。加法电路111将计算因数NM "0"与作为选择电路104输出的指定信号所指定的恒定电流或恒定电压 的值相加。其它操作与第四实施例中的相同。
以与第五实施例相似的方式，假定存储器装置在第二试探测试或最终 测试中失效。关于存储器装置是否可用作更新请求信号S2周期可以更短
的产品进行再测试。如果存储器装置通过再测试，则将存储器装置作为具 有放宽的规格的产品装运。
在用于再测试的测试模式中，测试电路1002通过选择电路1003向加 法电路111输出用于縮短振荡信号Sl周期的计算因数NM。选择电路104 将从熔丝电路102提供的指定恒定电流或恒定电压的指定信号输出给加法 电路111。加法电路111将计算因数NM与指定信号所指定的恒定电流或 恒定电压相加，并将所得到的指定信号输出给控制电路601。控制电路 601基于加法电路111输出的指定信号，产生恒定电流或恒定电压。振荡 器105基于所产生的恒定电流或恒定电压，产生周期较短的振荡信号Sl。 分频器106将振荡信号Sl分频，以产生周期较短的更新请求信号S2。在 这种状态下，存储器110经受更新操作测试。如果存储器装置通过该测 试，则将上述测试中使用的计算因数NM写入熔丝电路1001。熔丝电路 1001充当计算因数输出单元，用于将计算因数NM作为固定值输出给加法 电路111。
装运之后，存储器装置进入正常模式。在正常模式中，选择电路1003 选择写入在熔丝电路1001中的计算因数，选择电路104选择熔丝电路102 输出的指定信号。加法电路111将熔丝电路1001中的计算因数NM与熔 丝电路102输出的指定信号所指定的恒定电流或恒定电压相加。控制电路 601基于加法电路111输出的所得到的指定信号产生恒定电流或恒定电 压。振荡器105产生振荡信号Sl，振荡信号Sl具有基于所产生的恒定电 流或恒定电压的周期。分频器106将振荡信号Sl分频，以产生周期较短 的更新请求信号S2。
在上述第一至第六实施例中，描述了加法电路111进行加法运算或减 法运算的情况。可以使用进行乘法运算或除法运算的计算单元。在这种情 况下，计算单元111利用计算因数NM对选择电路104输出的振荡周期指 定信号所指定的振荡周期(或者由指定信号所指定的分频数、恒定电流或 恒定电压)进行算术运算。因为对振荡周期指定信号进行算术运算，所以 能够考虑到振荡信号周期的变化将适当的余量包括在振荡信号周期中。
上述实施例是用于实施本发明的实例。应理解的是，本发明并不限于
这些实施例，对于本发明可做出各种变型和改型而不脱离本发明的精神和 范围。
本申请基于2007年7月10日提交的在先日本专利申请No. 2007-181366并要求其优先权，通过参考将其全部内容合并在本申请中。
权利要求
1.一种振荡装置，包括第一设定单元，输出第一振荡周期指定信号；计算单元，对所述第一振荡周期指定信号进行算术运算；以及振荡单元，产生与基于经过所述算术运算后的计算后第一振荡周期指定信号的周期相应的第一振荡信号。
2. 如权利要求1所述的振荡装置，其中，所述振荡单元将用于产生用 于存储器的更新请求信号的所述第一振荡信号输出到所述振荡装置的外 部。
3. 如权利要求1所述的振荡装置，其中，所述振荡单元包括 振荡器，产生第二振荡信号；以及第一分频器，通过基于经过所述算术运算后的计算后第一振荡周期指 定信号的分频数将所述第二振荡信号分频。
4. 如权利要求1所述的振荡装置，其中，所述振荡单元包括 控制器，产生基于所述计算后第一振荡周期指定信号的电流； 振荡器，产生与基于产生的所述电流的周期相应的第二振荡信号；以及第一分频器，将所述第二振荡信号分频。
5. 如权利要求1所述的振荡装置，其中，所述振荡单元包括 控制器，产生基于所述计算后第一振荡周期指定信号的电压； 振荡器，产生与基于产生的所述电压的周期相应的第二振荡信号；以及第一分频器，将所述第二振荡信号分频。
6. 如权利要求1所述的振荡装置，还包括 计算因数输出单元，向所述计算单元输出计算因数。
7. 如权利要求1所述的振荡装置， 其中，所述振荡单元包括振荡装置，通过接收使能信号，产生第二振荡信号；第一分频器，对所述第二振荡信号的振荡数量进行计数，并产生 第一振荡信号，所述第一振荡信号具有通过基于所述计算后第一振荡周期 指定信号的分频数将所述第二振荡信号分频而获得的频率； 比较器，将计数得到的振荡数量与基准值作比较， 其中，所述第一设定单元根据所述基准值将所述第一分频器的所述分 频数输出作为所述第一振荡周期指定信号。
8. 如权利要求7所述的振荡装置，其中，根据温度设定所述基准值。
9. 如权利要求7所述的振荡装置，还包括温度传感器，该温度传感器检测温度，其中所述第一设定单元根据所 检测的温度将所述第一分频器的所述分频数输出作为所述计算后第一振荡 周期指定信号。
10. 如权利要求1所述的振荡装置，还包括 第二设定单元，输出第二振荡周期指定信号， 其中所述振荡单元包括振荡装置，产生第二振荡信号；第一分频器，产生第三振荡信号，所述第三振荡信号所具有的频 率是通过用基于所述计算后第一振荡周期指定信号的分频数将所述第二振 荡信号分频而获得的；以及第二分频器，产生第四振荡信号，并根据温度输出所述第三振荡 信号或所述第四振荡信号，所述第四振荡信号所具有的频率是通过用基于 所述第二振荡周期指定信号的分频数将所述第三振荡信号分频而获得的。
11. 如权利要求1所述的振荡装置，其中，所述第一设定单元包括熔 丝电路，所述熔丝电路存储所述振荡周期指定信号。
12. 如权利要求1所述的振荡装置，其中，所述计算单元进行加法运 算或减法运算。
13. —种存储器系统，包括 第一设定单元，输出第一振荡周期指定信号； 计算单元，对所述第一振荡周期指定信号进行算术运算； 振荡单元，产生与基于计算后第一振荡周期指定信号的周期相应的第一振荡信号；存储器，存储数据；以及存储器控制器，响应于所述振荡信号对所述存储器进行更新操作。
14. 如权利要求13所述的存储器系统，其中 所述存储器包括正常存储器单元和冗余存储器单元，以及 所述计算单元进行算术运算，使得用冗余存储器单元代替正常存储器单元之前所述振荡信号的周期比用所述冗余存储器单元代替所述正常存储 器单元之后所述振荡信号的周期长。
15. —种用于振荡装置的振荡方法，包括 从第一设定单元输出振荡周期指定信号； 对所述振荡周期指定信号进行算术运算；以及 产生与基于计算后振荡周期指定信号的周期相应的振荡信号。
16. 如权利要求15所述的用于振荡装置的振荡方法，还包括 通过振荡器产生振荡信号；以及通过基于计算后振荡周期指定信号的分频数将所述振荡信号分频。
17. 如权利要求15所述的振荡方法，还包括产生与基于计算后振荡周期指定信号的周期相应的振荡信号；以及 将所述振荡信号分频。
18. 如权利要求15所述的用于振荡装置的振荡方法，还包括 在预定周期内通过所述振荡器产生第一振荡信号； 在所述预定周期内对所述第一振荡信号的振荡数量进行计数； 存储所述振荡数量；根据所述振荡数量输出振荡周期指定信号； 对所述振荡周期指定信号进行算术运算；以及 产生具有基于计算后振荡周期指定信号的周期的第二振荡信号。
全文摘要
本发明公开了一种振荡装置、振荡方法以及存储器装置。振荡装置包括以下部件第一设定单元，输出振荡周期指定信号；计算单元，对振荡周期指定信号进行算术运算；以及振荡单元，产生具有基于经过所述算术运算后的振荡周期指定信号的周期的振荡信号。
文档编号G11C11/406GK101345080SQ200810126879
公开日2009年1月14日 申请日期2008年7月10日 优先权日2007年7月10日
发明者富田浩由 申请人:富士通株式会社