专利名称：高速埋入式动态随机存取存储器的通用位线预充电时间的控制的制作方法
技术领域：
本发明涉及改善埋入式动态随机存取存储器(eDRAM)的写入速度。
背景技术：
由于埋入式动态随机存取存储器(eDRAM)在高速应用(例 如计算单元(CPU))上的改良效能，因而^皮广泛地/使用。
在埋入式动态随才几存取存4诸器电路中，本地4立线连4妄至埋入式 动态随机存取存储器单元及通用位线，其进一步地连接至控制电 路。通过通用位线及连接的本地位线，可执行写入操作，以写入至 埋入式动态随机存取存储器单元。本地位线一般包含两条线，其通 常具有相反的相4立，即BL及ZBL。通用4立线一般也包含两条线， 其通常也具有相反的相位，即GBL及ZGBL。
5优选地，在埋入式动态随才几存取存々者器单元的写入操作中，通 用位线预充电至理想的电压级。当预充电完成后，连4妻至埋入式动 态随机存取存储器单元的字线启动开始写入至埋入式动态随机存 取存储器单元。在写入操作之后，通用位线需要再次预充电，以便
执行下次的写入操作。两个连续的写入操作称作背向(back-to-back) 写入操作。当背向写入操作在高频下作用时将产生问题可能没有 足够的时间让通用位线预充电，因为能够预充电的时间太短了。最 差的情况下，虽然可通过早点开始预充电而4立长予贞充电时间， <旦这 样的动作对读取4喿作将有不利的影响，因为读取才乘作的对应预充电 最好晚点开始。
图1示出了从一传统埋入式动态随机存取存储器电路所获得的 波形。通用位线预充电启动信号20启动预充电(上升纟彖20)。预充 电导致通用位线GBL的电压(线6)上升，以及通用^f立线ZGBL 的电压(线8)下降。然而，在通用^f立线ZGBL可下降至4妄:t也等级^ (0V)前，字线电压(线2)的上升》彖3已经启动写入(在时间T)。 因此，没有足够的时间来完成预充电。在此情况中，通用位线预充 电启动〗言号20用以启动读取及写入才喿作两者的通用4立线预充电。 因此，不论接下来的操作是读取还是写入操作，预充电的时间是一 样的。
未完成的预充电将对本地位线有不利的影响。优选的情况为， 当本地位线BL及ZBL进入电荷分享阶段时，通用位线为完全地充 电，举例来说，通用位线ZGBL实质上到达接地电压，同时通用位 线GBL具有实质上到达才乘作电压VDD的一电压。然而，不足的预 充电时间将造成本地位线(线10指示本地4立线BL的电压，而线 12指示本地位线BLB的电压)在通用位线ZGBL完全接地之前开 始共享电荷(区域14)。因此，在本地位线BL及BLB上的信号将 受到不利的影响。因此，在此冲支术领域中需要一种用以完全预充电通用^f立线的方 法，以改善写入操作，同时不会造成读取操作的退化。
发明内容
根据本发明的一方面，提供了一种操作一存储器的方法，包含
在存储器单元上执行写入操作及读取操作。写入操作包含在一通 用位线(GBL)上开始一第一通用位线预充电；以及在第一通用^f立 线预充电开始后，启动一字线写入存储器单元，其中开始第一通用 位线预充电以及启动字线写入的步骤具有第 一时间间隔。读取操作 包含在通用位线上开始第二通用位线预充电；以及在第二通用位 线预充电开始后，启动字线自存储器单元读取，其中开始第二通用 <立线预充电以及启动字线读取的步艰《具有第二时间间隔。第 一时间 间隔大于第二时间间隔。
根据本发明的另一方面，提供了一种操作存储器的方法，包含 针对写入操作而在存储器的第一节点上产生通用位线(GBL)预充 电信号(GEQ一write信号)；以及针对一读取^l喿作而在存储器的第二 节点上产生一通用位线预充电信号(GEQ—read信号)，其中第二节 点与第一节点不同。第二节点没有承载GEQ—write信号。
根据本发明的再一方面，提供了一种操作存储器的方法，包含 在存储器的第一节点上产生GEQ—write信号；施加GEQ_write信号 至存储器，以开始第一通用位线预充电至通用位线；写入至由通用 位线控制的存储器单元，其中开始第 一通用位线预充电以及写入至 存储器单元的步骤具有第 一 时间间隔；在存储器的第二节点上产生 GEQ—read信号，其中第二节点与第一节点不同；施加GEQ—read 信号至存储器，以开始第二通用位线预充电；以及自存储器单元读 取，其中开始第二通用位线预充电以及自存储器单元读取的步骤具 有小于第 一 时间间隔的第二时间间隔。根据本发明的又一方面，提供了一种存储器电路，包含通用位
线(GBL)预充电信号发生器，其包含输出GEQ—write信号的第一 输出节点，以及输出GEQ—read信号的第二输出节点，其中第二输 出节点没有输出GEQ一write信号。
根据本发明的又一方面，提供了一种存储器电路，包含本地 位线(LBL);通用位线(GBL);耦合至本地位线及通用位线的多 路复用器(MUX);以及多路复用器信号发生器。多路复用器信号 发生器包含耦合至写入启动信号节点的第一输入节点；耦合至本 地感测激活启动信号节点的第二输入节点；以及耦合至多路复用器 的输出节点。
根据本发明的又一方面，提供了一种存储器电路，包含第一 及第二本地位线(LBL);第一及一第二通用位线(GBL);将第一 本地位线耦合至第一通用位线并且将第二本地位线耦合至第二通 用位线的多路复用器(MUX);以及通用位线预充电信号发生器， 其包含输出GEQ—write信号的第 一输出节点；输出GEQ—read信 号的第二输出节点；以及输出写入启动信号的第三输出节点。存储 器电路还包含多路复用器信号发生器，其包含耦合至通用位线预 充电信号发生器的第三节点的第 一输入节点；耦合至本地感测激活 启动信号节点的第二输入节点；以及耦合至多路复用器的输出节 点。存储器电路还包含或非门，其包含耦合至通用位线预充电信 号发生器的第 一输出节点的第 一输入；耦合至通用位线预充电信号 发生器的第二输出节点的第二输入；以及耦合至平衡电路的输出， 其中平衡电路耦合在第 一与第二通用位线之间。
本发明实施例的有利特征包含改善的写入速度以及改善的存 储器电路可靠度。
8
为了对本发明及其优势有更完整的了解，参考以下描述并结合
附图，其中
图1示出了传统存储器电路中的写入操作的波形； 图2示出了本发明一实施例的方块图； 图3示出了存储器电路中的写入及读取操作的波形； 图4示出了一示例性的多路复用器启动信号发生器；以及 图5示出了一示例性的通用位线预充电信号发生器。
具体实施例方式
本发明优选实施例的制造及使用将详细讨论于下。然而，应了 解，本发明提供了许多可实施的发明概念，其可在各种特定上下文 中具体化。所讨论的特定实施例仅说明制造及使用本发明的特定方
法，并非限制本发明的范畴。
本发明实施例将针对埋入式动态随机存取存储器(eDRAM ) 而讨论于下，部分原因是埋入式动态随机存取存储器通常在非常高 的频率下操作，因此需要具有非常高的写入及读取速度。然而，本
器
图2示出了本发明一实施例，其包含埋入式动态随机存取存储 器10的一部分。在此实施例中，只显示了一对本地位线BL (也称 作LBL )及ZBL (也称作BL或LZBL )、以及一对通用位线GBL 及ZGBL (也称作GBL ),其中本地位线BL及ZBL4皮此互补，而
9通用位线GBL及ZGBL彼此互补。本领域技术人员将了解到，存 储器一般包含多个本地位线及多个通用位线。
承载于多路复用器(MUX )启动/停用线(或节点)ZSSL上的 多路复用器启动(或停用)信号用以通过多路复用器(也称作MUX ) 来连4妄或分离位线BL及GBL 、以及连4妄或分离位线ZBL及ZGBL 。 在示例性实施例中，多路复用器包含一对通过栅极晶体管，且由节 点SEL及ZSEL上的电压来控制。当节点SEL上的电压低且ZSEL 上的电压高时，MUX将切断连接。示出了包含晶体管及电容的埋 入式动态随才几存取存储器单元40,以象4正存4诸器10中的存储器单 元。然而，应了解，存4诸器单元可具有与埋入式动态随冲几存取存4诸 器单元40不同的结构及不同连接。优选地，存储器10包含以列及 行方式排列的存储器单元阵列。举例来说，在每一存储器单元中的 晶体管可具有连接至其中一本地位线(像是ZBL)的源极。晶体管 的4册一及连4妻至字线WL。
多路复用器启动/停用线ZSSL上的多路复用器停用/启动信号 由多任务启动信号发生器产生，其具有接收本地感测启动信号的输 入节点SN以及接收写入启动信号的输入节点WEBT。写入启动信 号由通用位线预充电信号发生器产生，其用以产生多个启动(或停 用)信号。在示例性实施例中，通用位线预充电信号发生器在节点 WE上产生反相写入启动信号。4妄着，4吏用反相器以在节点WEBT 上产生写入启动信号。
通用位线预充电信号发生器还在节点WGEQ上产生 GEQ_write信号并且在节点RGEQ上产生GEQ—read信号。 GEQ—write信号用以针对写入纟喿作而预充电通用位线，而GEQ一read 信号用以针对读取4喿作而预充电通用位线。优选地，GEQ—write信 号及GEQ一read信号具有不同的频率。这与在传统存储器中不同， 在传统存储器中，写入操作所用的通用预充电信号以及读取操作所用的通用预充电信号无法区分，因此通用位线启动信号的产生不需 考虑后续操作是写入操作还是读取操作。此外，在传统存储器中， 用于写入才喿作的通用预充电信号以及用于读取才喿作的通用预充电 信号输出至相应产生电路的相同输出节点。
GEQread信号及GEQ—write信号结合以在节点GBLEQ上产 生通用位线平衡启动(GBLEQ M言号，以启动通用位线GBL及ZGBL 的平衡。平衡电路可由三个晶体管组成，且将通用位线GBL及 ZGBL 4皮此连接并连4妻至4妄地。当GEQ—read孑言号及GEQ—write孑言 号中的任一个升高时，节点GBLEQ上的电压将上升更高，因此通 用位线GBL及ZGBL将短路至接地。此时，通用位线ZGBL开始 预充电至接地。接着，节点GBLEQ上的电压降低，以切断短路路 径，且输入/输出感测放大器(IOSA)及写入驱动器开始将通用位 线GBL及ZGBL分别预充电至VDD及接地。
图3示出了图2所示电路的波形，其中顶部波形由写入操作获 得，而底部波形由读取操作获得。为了清楚起见，线或节点上的电 压使用与相应线或节点相同的名称来标记。举例来说，字线WL上 的电压标示为WL，而多路复用器启动线ZSSL上的电压标示为 ZSSL。节点RGEQ及WGEQ (参考图2)上的电压分别标示为 GEQ_read及GEQ_write。参考顶部波形，需注意，在字线电压WL 的上升纟彖50 (此后称作字线启动信号)之前的一时间，GEQ—write 电压的上升缘52 (此后称作GEQ—write信号)已发生，以启动通用 位线预充电。因此，通用位线ZGBL的电压级开始预充电至4妄地电 压级。在点56处，通用位线ZGBL已经完全地预充电。另一方面， 通用位线GBL的预充电在点58处结束。点56及58两者都比字线 WL(点60)已经启动的时间早。因此，在此实施例中，通用位线 GBL及ZGBL在写入开始前完全地充电。本地4立线BL ( LBL )及 ZBL (LZBL)的波形也有显示。虽然在图3所示的示例性实施例中，上述信号的上升纟彖为相应 动作(像是多路复用器的停用以及字线WL的启动)的开始点，但 本领域技术人员将了解到，若不同地设计存储器电路，也可使用下降缘。
底部波形由读取4喿作获4寻。i青注意，顶部及底部波形中的字线 电压WL互相7于齐。当比4交顶吾P及底部》皮形时，可注意到，4目只t于 字线电压WL的各别上升纟彖50, GEQ—read电压的上升纟彖62 (此后 称作GEQ—read信号)发生在GEQ一write电压的上升缘52之后。在 顶部波形中，GEQ_write电压的上升乡彖52及字线电压WL的上升 缘50具有时间间隔Tl。在底部波形中，GEQ—read电压的上升缘 62及字线电压WL的上升纟彖50具有时间间隔T2。时间间隔Tl优 选地大于时间间隔T2。因此，GEQ—write 4言号可称作"早于" GEQ一read信号。时间间隔Tl及时间间隔T2之间的差异称作时间 差T。优选的时间差T取决于操作频率。时间差优选地大于存储器 IO所使用的时钟周期(例如约2.3 ns)的百分之三十。在一示例性 实施例中，若存储器10所使用的时钟为430 MHz,则时间差T约 为0.7纳秒或更大。优选地，相对于相应的字线启动信号，GEQ—read 电压的上升缘62甚至发生在传统存储器中通用位线预充电信号的 上升缘之后。在图3中，时间间隔T1及T2使用上升缘52及62的 中间点作参考而量测。然而，也可^f吏用其它点(例如字线WL完全 启动的点)来计算时间间隔Tl及T2，所得到的时间差T将不会受 到影响。
应注意，存储器操作通常包含多个读取及写入循环。此外，在 某些时间，对存储器单元的操作可只是写入操作或读取操作，而非 两者。因此，在全部的描述中，当GEQ—write 4言号祐L称作早于 GEQ—read信号时，并不表示GEQ—write信号实际在时间上早于 GEQ—read信号。反之，每一 GEQ—write及GEQ—read 4言号均与才目 同(读取或写入)操作的相应字线启动信号估文比举支。因此，GEQ—write信号^皮称作早于GEQ—read信号是表示时间间隔Tl大于时间间隔 T2。因外，当使用字线电压WL的字线启动信号(上升缘50)作 为参考点时，上升纟彖50紧跟在相应的GE(^write信号或GEQ—read 信号之后，而其间没有其它上升缘。
回到图2,多路复用器需要在通用位线预充电开始前停用。因 此，从本地位线BL及ZBL至通用位线ZBL及ZGBL的连接将切 断。在图3中，多路复用器的停用开始于电压ZSSL的上升缘66(此 后称作写入多路复用器停用信号)，且上升缘66的发生早于
GEQ—write信号。此夕卜，针对写入操作的电压ZSSL的上升缘66也 早于针对读取操作的电压ZSSL的上升缘67 (此后称作读取多路复 用器停用信号)而发生，其中"早于" 一词可使用相应的字线启动 时间作为参考。
图4示出了一示例性性多任务启动信号发生器，用以在节点 ZSSL上产生多路复用器启动/停用信号。多路复用器启动信号发生 器具有两个输入节点用以接收本地感测启动信号的输入节点SN; 以及用以接收写入启动信号的输入节点WEBT。因此，在节点ZSSL 处的多路复用器停用/启动信号的计时耦合至写入启动信号及本地 传感器启动信号的计时。因此，可确保多路复用器在通用位线预充 电开始前停用。因此，也可确保多路复用器针对写入操作而停用的 时间早于4十，寸读取4喿作的时间。
图5示出了如图2所示的示例性通用位线预充电信号发生器的 电^各图。在此电^各中，GEQ一read信号以及GEQ—write信号分别产 生，且分别输出至不同的输出节点RGEQ及WGEQ。优选地， GEQ—read信号以及GEQ—write信号具有不同的计时。更优选地， GEQ—write信号早于GEQ—read信号，如图3所示。通用位线预充 电信号发生器还产生写入启动信号，其被多路复用器启动信号发生 器使用，以控制多路复用器的操作(参考图2 )。控制GEQ—read以及GEQ—write信号的计时，以符合输出节点WE上的写入启动信号 的i十时。
GEQ_read及GEQ_write信号的分隔具有几个有利的特征。首 先，写入操作的通用位线预充电开始得早，预充电可專支早结束。这 不仅可改善相应存储器电路的可靠度，也使背向写入操作(表示一 个写入操作紧接在另一个写入操作之后)的速度有可能增加。
第二，读取操作的通用位线预充电开始得晚，可有利地增加输 入/输出感测范围。因为通用位线预充电在输入/输出感测之后，若 通用位线预充电在输入/输出感测完全结束前开始，则后续的读取才喿 作将受到不利的影响。因此，通过使GEQ—read的上升缘62 (参考 图3 )在时间上比在传统存储器中晚，将增加输入/输出感测范围(其 为输入/输出感测的结束时间与通用位线预充电的开始时间之间的 时间差)。
虽然本发明及其优点已详细地描述，^旦应了解到，在不偏离由 后附的权利要求所定义的本发明精神及范畴下，可做出各种变化、 替代、及变更。此外，本申请的范畴并非限制于说明书所描述的制 程、机器、制造、及物质、手段、方法及步骤的组成的特定实施例。 本领域:技术人员将乂人本发明的揭露而了解到，与在此所述的对应实 施例实质上执行相同功能或实质上达到相同结果的制程、机器、制 造、及物质、手段、方法及步骤的组成，不论其为现有技术或为将 来发展的，皆可根据本发明而使用。因此，后附的权利要求的范畴 应包含这类制程、机器、制造、及物质、手段、方法及步骤的组成。符号说明
2线 6线
10埋入式动态随4几存取存^f诸器 14区域
20通用位线预充电启动信号
40埋入式动态随一几存取存4诸器单元
50上升缘
56点
60点
66上升纟彖
3上升缘 8线 12线
52上升^彖 58点 62上升缘 67上升缘。
1权利要求
1. 一种存储器电路，包含一通用位线(GBL)预充电信号发生器，其中所述通用位线预充电信号发生器包含一第一输出节点，针对一写入操作而输出一通用位线预充电信号(GEQ_write信号)；以及一第二输出节点，针对一读取操作而输出一通用位线预充电信号(GEQ_read信号)，其中所述第二输出节点没有输出所述GEQ_write信号。
2. 根据权利要求1所述的存储器电路，其中所述通用位线预充电 信号发生器还包含一第三节点，用以输出一写入启动信号。
3. 根据权利要求2所述的存储器电路，还包含一多路复用器信号 发生器，所述多路复用器信号发生器包含一第一输入，耦合至所述通用位线预充电信号发生器的 所述第三节点；一第二豸lr入，耦合至一本地感测激活启动信号节点；以及一输出，耦合至所述存储器的一多路复用器(MUX)，其 中所述多路复用器控制一本地位线与一通用位线之间的连接。
4. 根据权利要求3所述的存储器电路，其中所述多路复用器用以 针对所述写入操作而输出一第一多路复用器停用信号(写入多 路复用器停用信号)以及针对所述读取操作而输出一第二多路 复用器停用信号(读取多路复用器停用信号)，且其中所述写入多路复用器停用信号在时间上比一第 一相应字线启动信号 早一第 一时间间隔，所述读取多路复用器停用信号比一第二相 应字线启动信号早一第二时间间隔，且其中所述第 一时间间隔 大于所述第二时间间隔。
5. 根据权利要求1所述的存储器电路，其中所述GEQ—write信 号比一第一相应字线启动信号早一第三时间间隔，所述 GEQ—read 4言号比一第二相应字线启动信号早一第四时间间 隔，其中所述第三时间间隔比所述第四时间间隔大 一 时间差。
6. 根据权利要求5所述的存储器电路，其中所述时间差大于约 0.7纳秒。
7. 根据权利要求5所述的存储器电路，其中所述时间差大于所述 存储器电路所使用的一时钟周期的约百分之三十。
8. —种存储器电路，包含一本地位线(LBL); 一通用4立线(GBL);一多路复用器(MUX )，耦合至所述本地位线及所述通用 ^立线；以及一多路复用器信号发生器，所述多路复用器信号发生器 包含一第一输入节点，耦合至一写入启动信号节点；一第二输入节点，耦合至一本地感测激活启动信号节 点；以及一输出节点，耦合至所述多路复用器。
9. 根据权利要求8所述的存储器电路，还包含一通用位线预充电 信号发生器，所述通用位线预充电信号发生器包含一第一输出节点，针对一写入操作而输出一通用位线预 充电启动4言号(GEQ_write〗言号)；一第二输出节点，针对一读取操作而输出一通用位线预 充电启动^f言号(GEQ—reacH言号)；以及一第三输出节点，输出一写入启动信号，其中所述第三 输出节点耦合至所述多路复用器信号发生器的所述第 一输入节点o
10. 根据权利要求9所述的存储器电路，其中所述GEQ—write信 号在时间上比 一 第 一 相应字线启动信号早 一 第 一 时间间隔，所 述GEQ—read信号在时间上比一第二相应字线启动信号早一第 二时间间隔，且其中所述第 一时间间隔大于所述第二时间间隔。
11. 根据权利要求9所述的存储器电路，还包含一或非门，所述或 非门包含一第一输入，耦合至所述通用位线预充电信号发生器的 所述第一输出节点；一第二输入，耦合至所述通用位线预充电信号发生器的 所述第二输出节点；以及一输出，耦合至所述通用位线的一平衡电路。
全文摘要
本发明提供了一种操作存储器的方法，包含在存储器单元上执行写入操作及读取操作。写入操作包含在通用位线(GBL)上开始第一通用位线预充电；以及在第一通用位线预充电开始后，启动一字线写入存储器单元，其中开始第一通用位线预充电以及启动字线的步骤具有第一时间间隔。读取操作包含在通用位线上开始第二通用位线预充电；以及在第二通用位线预充电开始后，启动字线自存储器单元读取，其中开始第二通用位线预充电以及启动字线的步骤具有一第二时间间隔。第一时间间隔大于第二时间间隔。
文档编号G11C11/409GK101447224SQ200810176060
公开日2009年6月3日 申请日期2008年11月7日 优先权日2007年11月30日
发明者库奥尤安·许, 兵 王, 金英奭 申请人:台湾积体电路制造股份有限公司