用于动态随机存取存储器的低功耗自动刷新电路和方法

专利名称：：用于动态随机存取存储器的低功耗自动刷新电路和方法
技术领域：
：本发明涉及动态随机存取存储器，更具体地，涉及在自动刷新模式中工作时用于降低这种存储器消耗的功率的电路和方法。
背景技术：
：集成电路的功耗可以是在一些应用中其为有用的重要因素。例如，在便携个人计算机中使用的存储器件消耗的功率极大地影响这种计算机在不需要由充电电池供电情况下所能使用的时间长度。因为必须限制存储器件产生的热量，所以即使其中不用电池供电的存储器件，功耗也是很重要的指标。通常，存储器件的功耗随着存储器件的存储容量和工作速度的增加而增加。存储器件的功耗也受其工作模式的影响。例如，当动态随机存取存储器("DRAM")的存储单元正在进行刷新时，由于在存储单元阵列中的存储单元的行将以快速序列(rapidsequence)被启动，要消耗较大的功率，。每次启动存储单元行，每个存储单元的一对数字线切换为互补的电压，然后平衡(equilibrate)，从而消耗相当数量的功率。由于阵列中列数随着存储器容量的增加而增加，因此启动每一行时所消耗的功率也相应增加。随着启动存储单元行速度的增加，功耗也随之增加。因此，随着DRAM的工作速度和容量继续增加，在这种DRAM中刷新存储单元期间的功耗也增加。在DRAM刷新期间，存储单元阵列之外的其它元件也消耗功率。例如，DRAM器件通常包括大量输入缓冲器，以将大量控制和地址线连接到内部电路。当DRAM正在进行刷新时，这些输入缓冲器响应加到其各个输入端的控制和地址信号而不断开关。但是，在有些刷新模式中，DRAM不使用控制和地址信号。例如，在自动刷新模式中，将自动刷新指令加到DRAM。随后DRAM内部执行一个预定时间周期的刷新操作。在该时间周期内，DRAM不响应加到其输入缓冲器上的控制和地址信号。但是，在此期间，输入缓冲器不断开关。如上所述，因为在自动刷新周期期间没有使用通过输入缓冲器耦合的信号，在自动刷新周期期间开关如此大量的输入缓冲器将浪费电能。在过去，已经尝试通过去掉除了用于时钟("CLK")和时钟使能("CKE")信号的输入缓冲器之外的所有输入缓冲器的电源来最小化自动刷新期间DRAM的功耗。但是，在自动刷新时，由于输入缓冲器随着每个时钟信号的跳变都翻转，让用于时钟的输入缓冲器工作导致输入缓冲器消耗大量功率。通过在自动刷新时去掉用于时钟信号的输入缓冲器的电源可以显著降低功耗。但是，这样做可能在自动刷新周期结束时记录伪指令。如在本领域中所知的，通常通过响应时钟信号的一个或两个沿而将指令信号锁存到各自的锁存器中来记录存储器指令。如果在自动刷新周期之后用于指令信号的输入缓冲器重新加电时出现时钟沿，可能记录对应于输入缓冲器的跳变状态的伪指令。虽然注意在输入缓冲器完成重新加电之前避免将时钟信号跳变加到存储器件，但是可能产生伪时钟信号跳变。如果当用于时钟信号的缓冲器重新加电时，时钟信号为逻辑高电平，则可能产生伪时钟信号跳变。伪时钟信号将记录任何对应于在用于指令信号的输入缓冲器的输出处的逻辑电平的伪指令。在过去，已经尝试通过在自刷新周期期间去掉输入缓冲器的电源来降低在自刷新周期期间的功耗。对于自刷新指令，通过首先检测表示自刷新结束的CKE信号的低到高的跳变来避免伪指令。但是，在此时用于指令和地址信号的输入缓冲器没有重新加电。取而代之，通过检查连接到CLK的小输入缓冲器的输出来检测CLK信号的高到低的跳变。当检测到CLK信号的高到低的跳变时，用于指令和地址信号的输入缓冲器重新加电，使得在用来记录指令和地址的下一个CLK信号的低到高的跳变出现时，输入缓冲器已经不处于跳变状态。虽然上述方法可以在没有记录伪指令和地址的风险的情况下降低自刷新期间的功耗，但是该方法不适用于自动刷新周期。与控制规范允许有两个CLK周期的延迟来退出自刷新周期的自刷新命令不同，自动刷新指令的控制规范要求DRAM能够记录在紧接着的下一个CLK信号的上升沿出现的指令。但是，此时用于指令和地址信号的输入缓冲器仍处于跳变状态，从而导致记录伪指令或地址。在自动刷新周期期间最小化功耗的一个方法是在自动刷新周期开始之后的预定时间段内去掉一些指令和地址输入缓冲器的电源，但是不去掉用于时钟和时钟使能信号的输入缓冲器的电源。例如，如果自动刷新周期预计持续60纳秒，则输入缓冲器在前40纳秒可以断开电源。虽然该方法在自动刷新周期期间确实降低了功耗，但是在输入缓冲器加电的时间段内仍然允许消耗相当数量的功率。由于在自动刷新周期结束之前必须完成重新加电，并且不能非常准确地预测刷新周期的结束，所以通常不能在整个自动刷新周期期间完全断开输入缓冲器的电源。因此，在每个自动刷新周期的开始断开输入缓冲器的电源一段时间仍然允许DRAM消耗相当数量的功率。因此，需要在自动刷新周期期间允许更显著地降低DRAM的功耗，而不存在记录伪指令和地址的风险的电路和方法。
发明内容—种在自动刷新期间降低动态随机存取存储器("DRAM")的功耗的电路和方法。DRAM包括耦合指令信号的第一组输入缓冲器。在自动刷新期间禁止(disable)输入缓冲器，从而不会响应加在其输入端的信号而消耗功率，并且偏置多个指令信号以发出预定的存储器指令，例如"无操作"指令。当内部自动刷新定时器时间到时，去掉指令信号上的偏置，并且使能输入缓冲器。在DRAM接收时钟信号的情况下，在自动刷新期间也可以禁止耦合时钟信号的输入缓冲器。如果这样，在用于指令信号的输入缓冲器重新使能之前重新使能用于时钟信号的输入缓冲器，从而可以控制相对于时钟信号的重新使能用于指令信号的输入缓冲器的时序。DRAM也可以检查预定指令信号的状态，以在自动刷新结束时将DRAM转换到低功率预充电模式。图1是其中可以使用本发明的功率节省电路的常规存储器件的方框6图2是根据本发明的功率节省电路的一个实施例的方框图3是在图2的功率节省电路中出现的各种信号的时序图4是根据本发明的功率节省电路的另一个实施例的方框图5是根据本发明的功率节省电路的另一个实施例的方框图；图6是使用包含根据本发明的一个实施例的功率节省电路的存储器件的计算机系统的方框图。具体实施例方式图1是可以利用本发明的常规同步动态随机存取存储器("SDRAM")2的方框图，包括在这里描述的一个或多个实施例。但是，应当理解，在其它类型的DRAM中也可以使用本发明的各种实施例。通过指令译码器4响应控制总线6上接收到的高级指令信号来控制SDRAM2工作。这些通常由存储器控制器(未在图1中示出)产生的高级指令信号是时钟使能信号CKE*、时钟信号CLK、片选信号CS^写使能信号WE^行地址选通信号RAS^列地址选通信号CASA以及数据屏蔽信号匿，其中"*"表示信号低电平有效。指令译码器4响应高级指令信号而产生一系列指令信号，以执行由每个高级指令信号指定的功能(例如，读或写)。这些指令信号以及其实现各自功能的方式是通用的。因此，为简便起见，省略这些控制信号的进一步说明。SDRAM2包括接收地址总线14上的行地址或列地址的地址寄存器12。地址总线14通常连接到存储器控制器(未在图1中示出)上。通常，首先行地址由地址寄存器12接收，并加到行地址多路器18。行地址多路器18根据行地址的库地址位形成部分的状态将行地址耦合到与两个存储器库20、22相关联的元件上。分别与每个存储器库20、22相关联的是存储行地址的行地址锁存器26，以及译码行地址并将相应的信号加到阵列20和22中的一个上的行译码器28。为了刷新阵列20、22中的存储单元的目的，行地址多路器18还将行地址耦合到行地址锁存器26。由刷新控制器32控制的刷新计数器30产生用于刷新目的的行地址。接着，刷新控制器32由指令译码器4控制。更具体地，指令译码器4将自动刷新指令AREF或自刷新指令SREF加到刷新控制器32。如上所述，这些指令导致刷新控制器以两种相应模式(即自动刷新模式或自刷新模式)中的一种来刷新阵列20、22中的存储单元的行。在自动刷新模式中，刷新控制器32使用刷新计数器30寻址阵列中的存储单元的每一行来产生行地址。由此，如上所述，在自动刷新模式中，不需要外部器件将地址加在SDRAM2的地址总线14上。但是，必须将自动刷新指令周期性地施加到SDRAM2，并且频繁程度足以防止存储在阵列20、22的存储单元中的数据丢失。自刷新模式基本与自动刷新模式相同，除了不需要以足够防止数据丢失的速率从外部器件将指令周期性地加到SDRAM2。一旦刷新控制器32处于自刷新模式，它将以足够的频率自动发起自动刷新，以防止阵列20、22的存储单元中存储的数据丢失。加到刷新控制器32的指令对应于加到指令译码器4的指令信号的各种组合。这些加到指令译码器4的指令信号为CS*、RAS*、CAS*和WE*以及CKE。为了发出AREF或SREF指令，CS*、RAS*、CAS*必须都为有效的低电平，WE*为无效的高电平。CKE信号确定SDRAM2是否将导致指令译码器产生自动刷新指令或自刷新指令。如果CKE为高电平，指令译码器4将AREF指令加给刷新控制器32。如果CKE为低电平，指令译码器4将SREF指令加给刷新控制器32。响应于AREF指令，SDRAM2将进行自动刷新周期，然后等待可能是另一个AREF指令的另一个指令。响应于SREF指令，SDRAM2将进行自刷新周期，并将继续这样做，直到CKE信号变为高电平。在行地址已经加到地址寄存器12并且存储在行地址锁存器26的一个之后，列地址加到地址寄存器12。地址寄存器12将列地址耦合到列地址锁存器40。根据SDRAM2的工作模式，列地址或者通过突发计数器42耦合到列地址缓冲器44，或者耦合到突发计数器42，突发计数器42从地址寄存器12输出列地址就开始将一系列列地址加到列地址缓冲器44。在另一种情况下，列地址缓冲器44将列地址加到列地址译码器48，列地址译码器48将各种列地址信号加到相应的读出放大器(senseamplifier)和阵列20、22的各自相关列电路50、52中的一个。从阵列20、22中的一个读出的数据分别耦合到阵列20、22的列电路50、52中的一个。然后将数据耦合到数据输出寄存器56，数据输出寄存器56将数据加到数据总线58。要写入阵列20、22中的一个的数据从数据总线58通过数据输入寄存器60耦合到列电路50、52，在那里分别传输到阵列20、22中的一个。屏蔽寄存器64响应数据屏蔽匿信号来有选择地改变列电路50、52的输入和输出数据流，例如，有选择地屏蔽从阵列20、22读出的数据。在图2中示出了在自动刷新期间降低SDRAM2或其它DRAM的功耗的功率节省电路100的一个实施例。图2的功率节省电路100的大部分结合图1的SDRAM2的指令译码器4，而功率节省电路100的一部分结合地址寄存器12。但是，应当理解，在图2中所示的功率节省电路100可以放在图1的SDRAM2的其它部分或者其它类型的存储器件中。功率节省电路100包括将外部地址总线14耦合到内部地址总线106的第一组输入缓冲器102，由相应的外部地址位A。-A,提供多个内部地址位IA。-IAN。输入缓冲器102位于地址寄存器12中，但是，如上所述，它们也可以在其它位置。输入缓冲器102由高电平有效的IBENADD信号使能。同样，第二组输入缓冲器110将外部控制总线6耦合到内部控制总线116，由相应的外部指令信号提供多个内部指令信号IC。-ICN。这些外部指令信号包括低电平有效的行地址选通("RAS*")信号、低电平有效的列地址选通("CAS*")信号、低电平有效的写使能("WE*")信号以及低电平有效的片选("CS*")信号。通过输入缓冲器120耦合高电平有效的时钟使能CKE信号，以产生内部时钟使能("ICKE")信号，通过输入缓冲器124耦合外部时钟信号，以产生内部时钟("ICLK")信号。第二组中的输入缓冲器110和用于ICLK信号的输入缓冲器124由高电平有效的IBENCLK信号使能。可以通过加到缓冲器110的"Z"输入端的低电平的指令输入缓冲器使能IBENCMD来将指令信号输入缓冲器110切换到"三态"(S卩，高阻)，以及通过高电平的IBENCMD信号切换到有效的低阻态。将IBENCMD信号耦合到连接在电源电压和各个内部指令信号线之间的PMOS晶体管130-134的栅极以及反相器136的输入端。接着，反相器136连接到NM0S晶体管138的栅极上，NMOS晶体管138连接在地和ICS承信号线之间。在输入缓冲器110由高电平的IBENCLK信号使能之后，IBENCMD信号跳变到高电平，将输入缓冲器110切换为低阻态，并关断晶体管130-136，从而使其不影响功率节省电路100的工作。当输入缓冲器IIO通过低电平的IBENCMD信号而切换为高阻态时，晶体管130-136导通，以将与其连接的各个内部指令信号线偏置到高电平。将来自输入缓冲器110的内部指令信号IRAS*、ICAS*、IWE*、ICS*加到指令译码单元140，将来自输入缓冲器110的其他指令信号也加到指令译码单元140上。指令译码单元140从加到其输入端的指令信号的各种组合中产生包括自动刷新指令AREF的多个存储器指令。如上所述，响应于用于译码的IRAS*、ICAS*和ICS*处于有效的低电平以及IWE*处于无效的高电平发出AREF指令。自动刷新指令AREF与内部时钟ICLK信号和内部时钟使能ICKE信号一起加到刷新译码器150。根据ICKE信号的状态，刷新译码器150确定AREF指令是自动刷新还是自刷新。如果ICKE是高电平，则AREF指令解释为自动刷新指令，在这种情况下刷新译码器150将AREF指令传送到输出端作为AREF'指令。如果ICKE为低电平，则AREF指令解释为自刷新指令，在这种情况下刷新译码器150产生SREF指令。刷新译码器150将继续产生SREF指令，直到ICKE信号变高。AREF指令还加到定时器154，定时器154在一个预定时间之后产生T。UT脉冲。T。UT脉冲使刷新译码器150终止AREF'指令，从而终止自动刷新周期。所有输入缓冲器110、120、124以及晶体管130-136、反相器138、指令译码单元140、刷新译码器150和定时器154如图2所示位于指令译码器4中。但是，如上所述，这些元件也可以位于SDRAM2的其它位置或者其它存储器件中。现在参考图3的时序图介绍功率节省电路100的工作。在时间T0，将构成自动刷新AREF指令的控制信号的组合("CMD")加到SDRAM2，并且在时间1\，在外部时钟CLK信号的上升沿记录该控制信号组合。在时间T"外部时钟使能CKE信号为高电平，从而将AREF指令记录为自动刷新指令而不是自刷新指令。结果，指令译码单元140(图2)产生高电平AREF信号，刷新译码器150(图2)在1\之后的短时间内产生高电平AREF'信号，而不是SREF信号，从而发起自动刷新周期。指令译码单元140产生的AREF指令还触发控制自动刷新周期持续时间的定时器154。响应于AREF信号的发起，刷新译码器150还驱动IBENADD、IBENCMD和IBENCLK信号为低电平，从而禁止输入缓冲器110、120、124。随后，输入缓冲器110、120、124将不响应加到其各个输入端的信号的变化，从而即使出现信号的快速变化它们也不消耗功率。结果，在自动刷新模式期间SDRAM2消耗相当低的功率。低电平的IBENCMD信号使晶体管130-136导通，从而在自动刷新周期期间保持IRAS*、ICAS*、IWE*信号为高电平，ICSA信号为低电平。以这种方式驱动这些信号发出无操作("NOP")指令。但是，由于时钟输入缓冲器124被在时间1\变为低的IBENCLK禁止，所以指令译码单元140不会记录和将这些信号译码为无操作("NOP")指令。定时器154在时间T2产生T。UT脉冲，由此使刷新译码器150将AREF'信号变为低电平，以终止自动刷新周期。刷新译码器150还在时间T2将IBENCLK信号驱动为高电平，通过输入缓冲器124耦合CLK信号。如果在时间L外部时钟CLK信号为低电平，使能输入缓冲器124在CLK信号的下一个上升沿到达之前没有影响。但是，如果在时间L外部时钟CLK信号为高电平，在时间T2使能输入缓冲器124将导致在输入缓冲器124的输出端的ICLK信号在时间T2跳变，这将在输入缓冲器110的输出端处的指令信号作为有效的存储器指令记录。但是，因为IBENCMD在时间T2仍处于低电平，所以记录的存储器指令为N0P指令，将不会引起SDRAM2执行任何存储器操作。值得注意的是，伪的ICLK的上升沿不会引起SDRAM2记录在IRAS*、ICAS*、IWE*、ICS*信号没有偏置为NOP指令时可能出现的伪指令。刷新译码器150在IBENCLK信号变高之后的一定时间之后将IBENCMD信号变为高电平。高电平的IBENCMD信号将指令信号的输入缓冲器110的输出端切换为低阻态，并且关断晶体管130-136，使得IRAS^ICAS^IWE承信号不再偏置为高电平，ICS*信号不再偏置为低电平。如图3所示，刷新译码器150还在时间T3将IBENADD信号变为高电平，但是也可以在时间T2或其它时间将IBENADD信号变为高电平。由此，在自动刷新周期期间功率节省电路100可以降低SDRAM2的功耗，并且它以避免在自动刷新周期结束时由于指令信号的输入缓冲器110使能而记录伪存储器指令的可能性的方式实现上述目的。在图4中示出了功率节省电路200的另一个实施例。功率节省电路200与图2中所示的功率节省电路100基本相同，并且以基本相同的方式工作。因此，为了简便起见，在功率节省电路200中所用的与在功率节省电路100中所用的电路元件相同的电路元件具有相同的参考数字，并且不再重复其操作的说明。功率节省电路200与功率节省电路100的不同之处在于通过使用永久使能输入缓冲器220来从外部时钟CLK信号产生内部时钟ICLK信号。功率节省电路还包括由IBENCLK信号使能的内部时钟缓冲器230。功率节省电路200与功率节省电路100的操作基本相同。具体地，响应于记录的AREF指令，IBENCMD、IBENADD和IBENCLK信号跳变为低电平，禁止输入缓冲器102、110和内部时钟缓冲器230。结果，在响应AREF指令而发起的自动刷新周期期间，输入缓冲器102、110和在内部时钟缓冲器230下游的电路(未示出)都不消耗功率。但是时钟信号的输入缓冲器220和刷新译码器150中响应于ICLK信号的电路在自动刷新周期期间仍将消耗功率。当定时器154由于时间到而产生T。uT脉冲时，刷新译码器150可以在ICLK信号的上升沿之后只等待半个ICLK信号的周期，将IBENCMD、IBENADD和IBENCLK信号变为高电平。因此，功率节省电路200具有比图2的功率节省电路100消耗更多功率的缺点，但是它具有能够使能输入缓冲器102U10而不产生伪指令的优点。在图5中示出了功率节省电路300的另一个实施例。功率节省电路300也与图2中所示的功率节省电路100非常类似，并且以基本相同的方式工作。因此，为简便起见，在功率节省电路300中所用的与在功率节省电路100中所用的电路元件相同的电路元件具有相同的参考数字，并且不再重复其操作的说明。功率节省电路300与功率节省电路100的不同之处在于允许SDRAM2以在一个降低功率的自动刷新周期结束时自动将SDRAM2转换到功率节省的预充电模式的模式中工作。除了在图2的功率节省电路100中所用的元件之外，图5的功率节省电路包括译码CKE信号和加到匿输入端的数据屏蔽("匿")信号的方式译码器310。如上所述，匿信号用来屏蔽从SDRAM2读出或向SDRAM2写入的数据。因此，因为不从SDRAM2读出或向SDRAM2写入的数据，在SDRAM2的刷新期间不需要DM端。虽然在图5所示的实施例中使用了匿输入端，但是应当理解，在刷新期间没有使用的其它一些输入端也可以用来发出自动刷新指令。模式译码器如下译码这些信号10<table>tableseeoriginaldocumentpage11</column></row><table>因此，当发出AREF或SREF指令时如果匿信号为高电平，则SDRAM2工作在传统方式。但是，当发出AREF或SREF指令时如果匿信号为低电平，则不管CKE信号的状态如何，SDRAM2工作在上面参考图2和3介绍的低功率AREF模式。如果当发出AREF指令时或者在自动刷新期间的任何时刻CKE信号为高电平，则当T。uT脉冲产生来结束AREF周期时，SDRAM2回到正常工作模式，等待另一个存储器指令。但是，如果当发出AREF指令时CKE信号为低电平，并且在整个自动刷新周期期间保持低电平，则当产生T。UT脉冲结束AREF周期时，刷新译码器150'产生高电平有效的低功率预充电("LPP")信号。而且，在低功率预充电模式中，SDRAM2保持低功率AREF模式，使得在AREF周期结束时，刷新译码器150'不将IBENCMD、IBENADD和IBENCLK信号变为高电平。在SDRAM2中的电路(未示出)响应高电平LPP信号而去掉SDRAM2中不需要供电来保持存储在存储阵列20、22(图1)中的数据的电路元件的电源。例如，去掉指令译码器4(图1)、列译码器48和一些行译码器28上的电源。如上所述SDRAM2保持在低功率AREF模式和低功率预充电模式中，直到CKE信号变为高电平。而且，如上所述，如果在AREF周期期间的任何时刻CKE信号变为高电平，则在AREF周期结束时将不产生高电平有效的LPP信号。当CKE信号变为高电平时，如上所述刷新译码器150'将IBENCMD、IBENADD和IBENCLK信号变为高电平。刷新译码器150'还将LPP信号变为无效的低电平，对SDRAM2中的电路重新加电。因此，具有LPP模式的低功率AREF模式在自动刷新周期期间不仅最小化由SDRAM2消耗的功率，并且在其中消耗功率甚至更少的自动刷新周期结束时自动将SDRAM2切换到工作模式。虽然在图5所示的功率节省电路300使用匿信号区分具有和不具有低功率预充电模式的低功率自动刷新模式，但是也可以使用区别于这些模式的其它方法。例如，在SDRAM2初始化期间，可以编程传统模式寄存器(未示出)的一位或多位来发起所选工作模式。图6示出了使用包含这里介绍的功率节省电路的实施例或者根据本发明的功率节省电路的其它实施例的SDRAM2或其它存储器件的计算机系统400的实施例。计算机系统400包括执行各种计算功能的处理器402，例如运行特定软件来执行特定计算或任务。处理器402包括一个通常包括地址总线、控制总线和数据总线的处理器总线404。另外，计算机系统400包括一个或多个连接到处理器402的输入装置414，例如，键盘或鼠标，以允许操作人员与计算机系统400接口。通常，计算机系统400还包括一个连接到处理器402的输出装置416，这种输出装置一般为打印机或视频终端。一个或多个数据存储装置418通常也连接到处理器402，以存储数据或从外部存储介质(未示出)恢复数据。典型的存储装置418的例子包括硬盘和软盘、盒式磁带以及光盘只读存储器(CD-ROM)。处理器402—般还连接到通常为静态随机存取存储器("SRAM")的高速缓冲存储器426，并且通过存储器控制器430连接到SDRAM2。如上所述，存储器控制器430包括一根耦合到地址总线14(图1)的地址总线，将行地址和列地址耦合到DRAM2。存储器控制器430还包括一根控制总线，将控制信号耦合到SDRAM2的控制总线6。SDRAM2的外部数据总线58直接或通过存储器控制器430耦合到处理器402的数据总线。存储器控制器430将适当的指令信号加到SDRAM2，使SDRAM2以上述一种或多个功率节省模式工作。由上述可以显而易见，虽然为了说明的目的介绍了本发明的具体实施例，但是不脱离本发明的精神和范围可以进行各种修改。因此，本发明仅由附带的权利要求书限定。权利要求一种具有耦合指令信号的第一组输入缓冲器的动态随机存取存储器进行自动刷新的方法，该方法包括在进行自动刷新周期期间禁止第一组输入缓冲器；在自动刷新周期期间偏置多个内部指令信号，以发出预定的存储器指令；在自动刷新周期结束时，去掉该些内部指令信号的偏置，并使能第一组输入缓冲器。2.如权利要求1所述的方法，其中动态随机存取存储器包括一个与通过时钟输入缓冲器加到动态随机存取存储器的内部时钟信号同步操作的同步动态随机存取存储器。3.如权利要求2所述的方法，还包括在自动刷新周期的至少一部分时间内禁止时钟输入缓冲器，并且在自动刷新周期结束时重新使能时钟输入缓冲器。4.如权利要求3所述的方法，其中去掉内部指令信号的偏置并使能第一组输入缓冲器的动作包括检查通过时钟输入缓冲器耦合的内部时钟信号；检测时钟信号的预定跳变；以及响应检测到的内部时钟信号的预定跳变而去掉内部指令信号的偏置并使能第一组输入缓冲器。5.如权利要求4所述的方法，其中响应检测到的内部时钟信号的预定跳变而去掉内部指令信号的偏置并使能第一组输入缓冲器的动作还包括在检测到预定的跳变之后等待预定的持续时间，才去掉内部指令信号的偏置并使能第一组输入缓冲器。6.如权利要求5所述的方法，其中在检测到预定的跳变之后等待预定的持续时间的动作包括在检测到预定的跳变之后等待内部时钟信号的半个周期。7.如权利要求6所述的方法，其中在检测到预定的跳变之后等待预定的持续时间的动作包括等待与预定跳变的极性不同的内部时钟信号的第二跳变。8.如权利要求7所述的方法，其中预定的跳变包括加到时钟输入缓冲器的内部时钟信号的上升沿，以及第二跳变包括加到时钟输入缓冲器的内部时钟信号的下降沿。9.如权利要求1所述的方法，其中在自动刷新周期期间偏置多个内部指令信号以发出预定的存储器指令的动作包括在自动刷新周期期间偏置多个内部指令信号，以发出无操作存储器指令。10.如权利要求1所述的方法，还包括检测内部指令信号的状态；响应检测到内部指令信号的第一状态，在自动刷新周期结束时继续偏置内部指令信号并禁止第一组输入缓冲器；以及响应检测到内部指令信号从第一状态到第二状态的跳变，去掉内部指令信号的偏置并使能第一组输入缓冲器。11.如权利要求10所述的方法，还包括响应检测到的内部指令信号的第一状态，在自动刷新周期结束时禁止动态随机存取存储器的预定元件；以及响应检测到的内部指令信号从第一状态到第二状态的跳变，使能动态随机存取存储器的预定元件。12.如权利要求1所述的方法，其中动态随机存取存储器还包括第二组输入缓冲器，通过第二组输入缓冲器耦合地址信号，其中该方法还包括在进行自动刷新周期期间禁止第二组输入缓冲器；以及在自动刷新周期结束时使能第二组输入缓冲器。13.—种在具有耦合内部指令信号的第一组输入缓冲器的动态随机存取存储器DRAM中降低功耗的方法，该方法包括检测多个存储器指令中的每一个，包括自动刷新指令；检测第一预定指令信号的状态；响应检测到的自动刷新指令和第一预定指令信号的第一状态，进行DRAM的自动刷新，并且在自动刷新周期结束时自动将DRAM转换到工作模式；以及响应检测到的自动刷新指令和第一预定指令信号的第二状态，进行DRAM的自动刷新，并且在自动刷新周期结束时自动将DRAM转换到低功率预充电模式。14.如权利要求13所述的方法，其中第一预定指令信号包括一个时钟使能信号。15.如权利要求13所述的方法，其中DRAM包括一个与通过时钟输入缓冲器加到DRAM的内部时钟信号同步操作的同步动态随机存取存储器。16.如权利要求15所述的方法，还包括在检测到第一预定指令信号的第一状态的情况下，在自动刷新周期的至少一部分时间内禁止时钟输入缓冲器，并且在自动刷新周期结束时重新使能时钟输入缓冲器。17.如权利要求13所述的方法，其中进行DRAM自动刷新的动作包括在进行自动刷新期间禁止第一组输入缓冲器。18.如权利要求17所述的方法，其中进行DRAM自动刷新的动作还包括在自动刷新期间偏置多个内部指令信号，以发出预定的存储器指令。19.如权利要求18所述的方法，其中进行DRAM自动刷新的动作还包括在自动刷新周期结束时去掉内部指令信号的偏置并使能第一组输入缓冲器。20.如权利要求19所述的方法，其中DRAM还包括接收外部时钟信号以产生内部时钟信号的时钟输入缓冲器，并且其中去掉内部指令信号的偏置并使能第一组输入缓冲器的动作包括检查内部时钟信号；检测内部时钟信号的预定跳变；以及响应检测到的内部时钟信号的预定跳变而去掉内部指令信号的偏置并使能第一组输入缓冲器。21.如权利要求20所述的方法，其中响应检测到的内部时钟信号的预定跳变而去掉内部指令信号的偏置并使能第一组输入缓冲器的动作还包括在检测到预定的跳变之后等待预定的持续时间，去掉内部指令信号的偏置并使能第一组输入缓冲器。22.如权利要求21所述的方法，其中在检测到预定的跳变之后等待预定的持续时间的动作包括在检测到预定的跳变之后等待内部时钟信号的半个周期。23.如权利要求21所述的方法，其中在检测到预定的跳变之后等待预定的持续时间的动作包括等待与预定跳变的极性不同的内部时钟信号的第二跳变。24.如权利要求18所述的方法，其中在自动刷新期间偏置多个内部指令信号以发出预定的存储器指令的动作包括在自动刷新期间偏置多个内部指令信号以发起无操作存储器指令。25.如权利要求17所述的方法，其中DRAM还包括第二组输入缓冲器，通过第二组输入缓冲器耦合地址信号，其中该方法还包括在进行自动刷新期间禁止第二组输入缓冲器；以及在自动刷新结束时使能第二组输入缓冲器。26.如权利要求13所述的方法，其中自动将DRAM转换到低功率预充电模式的动作包括在自动刷新结束时禁止动态随机存取存储器的预定元件。27.如权利要求26所述的方法，还包括响应检测到的内部指令信号从第二状态到第一状态的跳变，使能动态随机存取存储器的预定元件。全文摘要在DRAM自动刷新期间禁止用于指令和地址信号(106)的输入缓冲器(102)的功率节省电路(100)。在自动刷新结束时以不引起产生伪指令的方式重新使能输入缓冲器(102)。功率节省电路通过在用于指令信号的输入缓冲器禁止时将内部指令信号(116)偏置到“无操作”指令来防止伪指令。DRAM还可以处于一种其中在自动刷新结束时自动转换到低功率预充电模式的模式中来进一步降低DRAM的功耗。文档编号G11C11/406GK101714406SQ20091022451公开日2010年5月26日申请日期2002年10月16日优先权日2001年10月18日发明者布赖恩·M·雪莉,格雷格·A·布洛杰特,蒂莫西·B·考尔斯申请人:米克伦技术公司