Tft阵列基板、显示面板及显示装置制造方法

Tft阵列基板、显示面板及显示装置制造方法
【专利摘要】本发明提供一种TFT阵列基板，第一输入端通过第一起始晶体管连接于第一起始信号线，第二输入端通过第二起始晶体管的源极连接于第二起始信号线，第一时钟信号端通过第一时钟晶体管连接于第一时钟信号线；第二时钟信号端通过第二时钟晶体管连接于第二时钟信号线；第三时钟信号端通过第三时钟晶体管连接于第三时钟信号线；第四时钟信号端通过第四时钟晶体管连接于第四时钟信号线；2D显示时，第一起始晶体管、第一时钟晶体管和第三时钟晶体管断开，第二起始晶体管、第二时钟晶体管和第四时钟晶体管导通；3D显示时，第一起始晶体管、第一时钟晶体管和第三时钟晶体管导通，第二控制线控制第二起始晶体管、第二时钟晶体管和第四时钟晶体管断开。
【专利说明】TFT阵列基板、显示面板及显示装置

【技术领域】
[0001] 本发明涉及显示【技术领域】，尤其涉及一种TFT阵列基板、显示面板及显示装置。

【背景技术】
[0002] 显示装置越来越流行。实际使用中，存在显示装置的2D显示效果与3D显示效果 的互相转换不方便的问题。


【发明内容】

[0003] 本发明实施例提供了一种TFT阵列基板、显示面板和显示装置。
[0004] 在第一方面，本发明实施例提供了一种TFT阵列基板，包括多条栅极线、第一栅极 驱动电路、第二栅极驱动电路、第一时钟信号线、第二时钟信号线、第三时钟信号线、第四时 钟信号线、第一起始信号线和第二起始信号线，
[0005] 所述第一栅极驱动电路包括：m级第一重复单元，每级所述第一重复单元包括第 一移位寄存器，所述第一移位寄存器包括第一输入端、第一时钟信号端、第三时钟信号端和 连接于相应栅极线的第一输出端；
[0006] 所述第二栅极驱动电路包括：n级第二重复单元，每级所述第二重复单元包括第 二移位寄存器，所述第二移位寄存器包括第二输入端、第二时钟信号端、第四时钟信号端和 连接于相应栅极线的第二输出端；
[0007] 所述TFT阵列基板还包括第一起始晶体管、第二起始晶体管、第一时钟晶体管、第 二时钟晶体管、第三时钟晶体管和第四时钟晶体管，其中，
[0008] 所述第一起始晶体管的漏极电连接于所述第一起始信号线，源极电连接于所述第 1级第一重复单兀的第一移位寄存器的第一输入端，栅极电连接于第一控制线；
[0009] 所述第二起始晶体管的漏极电连接于所述第一起始晶体管的源极，所述第1级第 二重复单元的第二移位寄存器的第二输入端通过所述第二起始晶体管的源极电连接于所 述第二起始信号线，栅极电连接于第二控制线；
[0010] 所述每级第一重复单元中，
[0011] 所述第一时钟晶体管的漏极电连接于所述第一时钟信号线，栅极电连接于第一控 制线，源极电连接于所述第一时钟信号端；
[0012] 所述第三时钟晶体管的漏极电连接于所述第三时钟信号线，栅极电连接于第一控 制线，源极电连接于所述第三时钟信号端；
[0013] 所述每级第二重复单元中，
[0014] 所述第二时钟晶体管的漏极电连接于所述第一时钟晶体管的源极，栅极电连接于 第二控制线，所述第二时钟信号端通过所述第二时钟晶体管的源极电连接于所述第二时钟 信号线；
[0015] 所述第四时钟晶体管的漏极电连接于所述第三时钟晶体管的源极，栅极电连接于 第二控制线，所述第四时钟信号端通过所述第四时钟晶体管的源极电连接于所述第四时钟 信号线；
[0016] 2D显示时，所述第一控制线控制所述第一起始晶体管、所述第一时钟晶体管和所 述第三时钟晶体管断开，所述第二控制线控制所述第二起始晶体管、所述第二时钟晶体管 和所述第四时钟晶体管导通；
[0017] 3D显示时，所述第一控制线控制所述第一起始晶体管、所述第一时钟晶体管和所 述第三时钟晶体管导通，所述第二控制线控制所述第二起始晶体管、所述第二时钟晶体管 和所述第四时钟晶体管断开；
[0018] 其中，m，n，i均为正整数，且2《i《m，2《i《η。
[0019] 在第二方面，本发明实施例提供了一种显示面板，包括如上所述的TFT阵列基板。 [0020] 在第三方面，本发明实施例提供了一种显示装置，包括如上所述的TFT阵列基板。
[0021] 本发明实施例提供的TFT阵列基板、显示面板及显示装置至少能达到以下的效果 之一：
[0022] 本发明实施例提供的TFT阵列基板、显示面板及显示装置，第1级第一重复单元的 第一输入端通过第一起始晶体管的源极和漏极电连接于所述第一起始信号线，第一起始晶 体管的栅极电连接于第一控制线，第1级第二重复单元的第二输入端通过所述第二起始晶 体管的源极电连接于所述第二起始信号线，所述第二起始晶体管的漏极电连接于所述第一 起始晶体管的源极，第二起始晶体管的栅极电连接于第二控制线；并且对于所述每级第一 重复单元和每级第二重复单元来说，所述第一时钟信号端通过第一时钟晶体管的源极和漏 极电连接于所述第一时钟信号线，第一时钟晶体管的栅极电连接于第一控制线；所述第二 时钟信号端通过第二时钟晶体管的源极和漏极电连接于所述第二时钟信号线，第二时钟晶 体管的栅极电连接于第一控制线；所述第三时钟信号端通过第三时钟晶体管的源极和漏极 电连接于所述第三时钟信号线，第三时钟晶体管的栅极电连接于第一控制线；所述第四时 钟信号端通过第四时钟晶体管的源极和漏极电连接于所述第四时钟信号线，第四时钟晶体 管的栅极电连接于第一控制线；在2D显示时，第一控制线控制所述第一起始晶体管、所述 第一时钟晶体管和所述第三时钟晶体管断开，第二控制线控制所述第二起始晶体管、所述 第二时钟晶体管和所述第四时钟晶体管导通；在3D显示时，第一控制线控制所述第一起始 晶体管、所述第一时钟晶体管和所述第三时钟晶体管导通，第二控制线控制所述第二起始 晶体管、所述第二时钟晶体管和所述第四时钟晶体管断开，以使得显示装置的2D显示效果 与3D显示效果的互相转换方便快捷。

【专利附图】

【附图说明】
[0023] 此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，并不 构成对本发明的限定。在附图中：
[0024] 图la示出的是本发明实施例中一种TFT阵列基板的简略示意图；
[0025] 图lb示出是本发明实施例中另一种TFT阵列基板的结构示意图；
[0026] 图lc示出是本发明实施例中分别在3D和2D显示下，第一控制信号和第二控制信 号的波形图。
[0027] 图2示出的是本发明实施例一中的TFT阵列基板的结构示意图；
[0028] 图3示出的是本发明实施例二中的TFT阵列基板的结构示意图；
[0029] 图4示出的是本发明实施例三中的TFT阵列基板的结构示意图；
[0030] 图5示出的是本发明实施例四中的TFT阵列基板的结构示意图；
[0031] 图6示出的是本发明实施例五中的TFT阵列基板的结构示意图； 图6a示出的是本发明实施例五中的TFT阵列基板的移位寄存器的级联结构示意图；
[0032] 图7示出的是本发明实施例六中的TFT阵列基板的结构示意图；
[0033] 图8示出的是本发明实施例中显示面板的结构示意图；
[0034] 图9示出的是本发明实施例中显示装置的结构示意图。

【具体实施方式】
[0035] 下面结合附图及具体实施例对本发明进行更加详细与完整的说明。可以理解的 是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外还需要说明的 是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0036] 研究人员研究发现，现有的3D显示装置，包括3D显示面板，3D显示面板表面 贴透镜膜，，每个像素分为2个子像素，2个子像素分别用于左眼和右眼的图像数据信号传 输，需要显示3D效果时，通过图像处理系统来处理图像数据信号，使得2个子像素输送 的图像数据信号不同；需要显示2D效果时，通过图像处理系统来处理图像数据信号，使得 2个子像素输送的图像数据信号相同，如此，就需要专门的图像处理系统来处理图像数据信 号，使得3D显示效果与2D显示效果互相转换时，不够方便。
[0037] 下面以具体实施例例子说明本发明的技术方案，需要说明的是：
[0038] 1.在栅极驱动电路中每一帧扫描过程中，通常需要对每一级移位寄存器（所有级 移位寄存器包括所有的第一至第八移位寄存器）进行一次扫描前复位以及扫描后进行一 次清零。扫描前复位是指在扫描前将移位寄存器的输出端的电位拉低至低电位，实现对移 位寄存器的清零，亦即，扫描前复位保证移位寄存器的输出端的电位在扫描到该级移位寄 存器前一直保持低电位，如此，可以保证显示图像的品质。清零是指移位寄存器扫描后，也 即是在移位寄存器输出栅极驱动信号后，将移位寄存器的输出端的电位拉至低电位，进而 保证移位寄存器在扫描后保持低电位，避免对图像显示的干扰，并为下次扫描做准备。
[0039] 2.第一栅极驱动电路和第二栅极驱动电路均适用于正向扫描和反向扫描，为了描 述的方便，实施例中第一栅极驱动电路和第二栅极驱动电路均以正向扫描为例子，但本发 明实施例不限于此。本实施例中，第一晶体管T1至第第九晶体管T9为NM0S管，但在其他 实施例中第一晶体管T1至第九晶体管T9也可以为PM0S管，本发明实施例不做任何限制。
[0040] 3.本发明实施例中，TFT阵列基板不限于用于IXD(液晶显示器）的TFT阵列基 板，用于0LED(有机发光显示器）的TFT阵列基板或用于电子纸等。以及，本发明实施例中， TFT阵列基板不限于是非晶硅型TFT阵列基板、LTPS型TFT阵列基板或氧化物型TFT阵列 基板。
[0041] 4.本发明实施例中，第一至第八起始晶体管、第一至第十六时钟晶体管、第一至第 二扫描前复位晶体管不限于是N型晶体管或P型晶体管。下面的各实施例及各附图中，为 了方便起见，仅以第一至第八起始晶体管、第一至第十六时钟晶体管、第一至第二扫描前复 位晶体管采用N型晶体管为例子来举例说明。
[0042] 5.本发明实施例中，第一移位寄存器至第八移位寄存器的内部的电路结构及其驱 动工作过程，第一至第十六时钟信号的电压范围，第一至第八第二起始信号的电压范围，第 一至第十六时钟信号的波形，第一扫描前复位信号至第二扫描前复位信号的电压范围及波 形，以上皆为本领域习知技术，本实施例不再赘述。
[0043] 6.本发明实施例不对第一控制线的第二控制线的电压范围做任何限制，只需满足 以下条件即可：2D显示时，第一控制线控制第一起始晶体管、第三起始晶体管、第五起始晶 体管和第七起始晶体管、第一时钟晶体管、第三时钟晶体管、第五时钟晶体管、第七时钟晶 体管、第九时钟晶体管、第十一时钟晶体管、第十三时钟晶体管、第十五时钟晶体管和第一 晶体管断开，第二控制线控制第二起始晶体管、第四起始晶体管、第六起始晶体管和第八起 始晶体管、第二时钟晶体管、第四时钟晶体管、第六时钟晶体管、第八时钟晶体管、第十时钟 晶体管、第十二时钟晶体管、第十四时钟晶体管和第十六时钟晶体管和第二晶体管导通；3D 显示时，第一控制线控制第一起始晶体管、第三起始晶体管、第五起始晶体管和第七起始晶 体管、第一时钟晶体管、第三时钟晶体管、第五时钟晶体管、第七时钟晶体管、第九时钟晶体 管、第十一时钟晶体管、第十三时钟晶体管和第十五时钟晶体管和第一晶体管导通，第二控 制线控制第二起始晶体管、第四起始晶体管、第六起始晶体管和第八起始晶体管、第二时钟 晶体管、第四时钟晶体管、第六时钟晶体管、第八时钟晶体管、第十时钟晶体管、第十二时 钟晶体管、第十四时钟晶体管和第十六时钟晶体管和第二晶体管断开。
[0044] 下面以具体实施例说明本发明的技术方案：
[0045] 如图la所示，本实施例一提供一种TFT阵列基板100,包括多条栅极线，栅极线包 括第一栅极线11和第二栅极线12、第一栅极驱动电路101，电连接于第一栅极线11，第二 栅极驱动电路102,电连接于第二栅极线12,第一时钟信号线C1、第二时钟信号线C2、第三 时钟信号线C3、第四时钟信号线C4、第一起始信号线S1和第二起始信号线S2,需要说明的 是，本图la中示出的第一栅极驱动电路101和第二栅极驱动电路102的相对位置（第一栅 极驱动电路101位于第二栅极驱动电路102的左侧）仅为举例而非限定，在其他实施例中， 如图lb所示，第一栅极驱动电路101位于第二栅极驱动电路102的右侧，本发明是实施例 对此不做任何限制，只需满足以下即可，第一栅极驱动电路101和第二栅极驱动电路102分 别位于TFT阵列基板100的两侧，且第一栅极驱动电路101电连接于第一栅极线11，且第二 栅极驱动电路102电连接于第二栅极线12。
[0046] 如图la、图lc和图2所示，第一栅极驱动电路101包括：m级第一重复单元A(m级 第一重复单元A分别为Al-Am)，每级第一重复单元A包括第一移位寄存器SR1，第一移位寄 存器SR1包括第一输入端IN1、第一时钟信号端CK1、第三时钟信号端CK3和连接于相应栅 极线的第一输出端0UT1 ;
[0047] 第二栅极驱动电路102包括：η级第二重复单元Β (η级第二重复单元B分别为 Bl-Bn)，每级第二重复单元Β包括第二移位寄存器SR2,第二移位寄存器SR2包括第二输 入端IN2、第二时钟信号端CK2、第四时钟信号端CK4和连接于相应栅极线的第二输出端 0UT2 ；
[0048] TFT阵列基板100还包括第一起始晶体管K1、第二起始晶体管K2、第一时钟晶体 管T1、第二时钟晶体管T2、第三时钟晶体管T3和第四时钟晶体管T4,其中，
[0049] 第1级第一重复单元A1中，第一起始晶体管K1的漏极电连接于第一起始信号线 S1，源极S电连接于第一输入端IN1，栅极电连接于第一控制线SW1 ;
[0050] 第2-第m级第一重复单元A2-Am中，第i级第一重复单元A中的第一移位寄存器 SR1的第一输入端IN1电连接于第i-Ι级第一重复单元A中的第一移位寄存器SR1的第一 输出端0UT1，比如说，第2级第一重复单元A2中，第2级第一重复单元A2中的第一移位寄 存器SR1的第一输入端IN1电连接于第1级第一重复单兀A1中的第一移位寄存器SR1的 第一输出端0UT1 ;
[0051] 第1级第二重复单元B1中，第二起始晶体管K2的漏极电连接于所述第一起始晶 体管K1的源极s，所述第1级第二重复单元B1的第二移位寄存器SR2的第二输入端IN2通 过所述第二起始晶体管K2的源极s电连接于所述第二起始信号线S2,栅极电连接于第二控 制线SW2 ;
[0052] 第2-第η级第二重复单元B中，第i级第二重复单元B中的第二移位寄存器SR2 的第二输入端IN2电连接于第i-Ι级第二重复单元B中的第二移位寄存器SR2的第二输出 端0UT2,比如说，第2级第二重复单元B2中，第2级第一重复单元A2中的第一移位寄存器 SR1的第一输入端IN1电连接于第1级第一重复单元A1中的第一移位寄存器SR1的第一输 出端0UT1，其中，2《i《m，2《i《n，i，m，n皆为正整数；
[0053] 对于每级第一重复单元A，
[0054] 第一时钟晶体管T1的漏极电连接于第一时钟信号线C1，栅极电连接于第一控制 线SW1，源极s电连接于第一时钟信号端CK1 ;
[0055] 第三时钟晶体管T3的漏极电连接于第三时钟信号线C3,栅极电连接于第一控制 线SW1，源极s电连接于第三时钟信号端CK3 ;
[0056] 对于每级第一重复单元A和每级第二重复单元B来说，
[0057] 第二时钟晶体管T2的漏极电连接于第一时钟晶体管T1的源极s，栅极电连接于第 二控制线SW2,第二时钟信号端CK2通过第二时钟晶体管T2的源极s电连接于第二时钟信 号线C2;
[0058] 第四时钟晶体管T4的漏极电连接于第三时钟晶体管T3的源极s，栅极电连接于第 二控制线SW2,第四时钟信号端CK4通过第四时钟晶体管T4的源极s电连接于第四时钟信 号线C4 ;其中，
[0059] 2D显示时，第一控制线SW1控制第一起始晶体管K1、第一时钟晶体管T1和第三时 钟晶体管T3断开，第二控制线SW2控制第二起始晶体管K2、第二时钟晶体管T2和第四时钟 晶体管T4导通；
[0060] 3D显示时，第一控制线SW1控制第一起始晶体管K1、第一时钟晶体管T1和第三时 钟晶体管T3导通，第二控制线SW2控制第二起始晶体管K2、第二时钟晶体管T2和第四时钟 晶体管T4断开。
[0061] 具体的，第一时钟信号线C1、第二时钟信号线C2、第三时钟信号线C3和第四时钟 信号线C4分别输出第一时钟信号、第二时钟信号、第三时钟信号与第四时钟信号，其中，第 一时钟信号与第三时钟信号互为反相信号，第二时钟信号与第四时钟信号互为反相信号。
[0062] 进一步的，每个第一移位寄存器SR1还包括第一清零端R1，每个第二移位寄存器 SR2还包括第二清零端R2，其中，
[0063] 第1?（m-Ι)级第一重复单元A (即A1?A (m-Ι))中，第k级第一重复单元A中 的第一移位寄存器SR1的第一清零端R1电连接于第k+Ι级第一重复单元A中的第一移位 寄存器SR1的第一输出端0UT1，比如说，第1级第一重复单元A1中的第一移位寄存器SRI 的第一清零端R1电连接于第2级第一重复单兀A2中的第一移位寄存器SR1的第一输出端 0UT1 ；
[0064] 第1?（n-1)级第二重复单元B(即B1?B(n-l))中，第k级第二重复单元B中 的第二移位寄存器SR2的第二清零端R2电连接于第k+Ι级第二重复单元B中的第二移位 寄存器SR2的第二输出端0UT2,比如说，第1级第二重复单元B1中的第一移位寄存器SR1 的第一清零端R1电连接于第2级第二重复单元B2中的第一移位寄存器SR1的第一输出端 0UT1 ;其中，k为正整数，1《k《m-l，l《k《n-1。
[0065] 本发明实施例提供的TFT阵列基板，第1级第一重复单元的第一输入端通过第一 起始晶体管的源极和漏极电连接于所述第一起始信号线，第一起始晶体管的栅极电连接于 第一控制线，第1级第二重复单元的第二输入端通过所述第二起始晶体管的源极电连接于 所述第二起始信号线，，所述第二起始晶体管的漏极电连接于所述第一起始晶体管的源极， 第二起始晶体管的栅极电连接于第二控制线；并且对于所述每级第一重复单元和每级第二 重复单元来说，所述第一时钟信号端通过第一时钟晶体管的源极和漏极电连接于所述第一 时钟信号线，第一时钟晶体管的栅极电连接于第一控制线；所述第二时钟信号端通过第二 时钟晶体管的源极和漏极电连接于所述第二时钟信号线，第二时钟晶体管的栅极电连接于 第一控制线；所述第三时钟信号端通过第三时钟晶体管的源极和漏极电连接于所述第三时 钟信号线，第三时钟晶体管的栅极电连接于第一控制线；所述第四时钟信号端通过第四时 钟晶体管的源极和漏极电连接于所述第四时钟信号线，第四时钟晶体管的栅极电连接于第 一控制线；在2D显示时，第一控制线控制所述第一起始晶体管、所述第一时钟晶体管和所 述第三时钟晶体管断开，第二控制线控制所述第二起始晶体管、所述第二时钟晶体管和所 述第四时钟晶体管导通；在3D显示时，第一控制线控制所述第一起始晶体管、所述第一时 钟晶体管和所述第三时钟晶体管导通，第二控制线控制所述第二起始晶体管、所述第二时 钟晶体管和所述第四时钟晶体管断开，以使得显示装置的2D显示效果与3D显示效果的互 相转换方便快捷。
[0066] 本发明进一步提供实施例二，如图la、图lc和图3所示，本实施例二与实施例一 的相同的部分不再重述，本实施例二在实施例一的基础上，TFT阵列基板100还包括：第一 扫描前复位线RS1、第二扫描前复位线RS2、第一扫描前复位晶体管RT1和第二扫描前复位 晶体管RT2,每个第一移位寄存器SR1还包括第一扫描前复位端RST1，每个第二移位寄存器 SR2还包括第二扫描前复位端RST2,其中，
[0067] 在每级第一重复单元A中，第一扫描前复位晶体管RT1的漏极电连接于第一扫描 前复位线RS1，栅极电连接于第一控制线SW1，源极s电连接于第一扫描前复位端RST1，第一 扫描前复位线RS1输出第一扫描前复位信号，用于第一重复单元A的扫描前复位；
[0068] 在每级第二重复单元B中，第二扫描前复位晶体管RT2的漏极电连接于第一扫描 前复位晶体管RT1的源极s，栅极电连接于第二控制线SW2,第二扫描前复位端RST2通过第 二扫描前复位晶体管RT2的源极s电连接于第二扫描前复位线RS2,第一扫描前复位线RS2 输出第二扫描前复位信号，用于第二重复单元B的扫描前复位；其中，
[0069] 2D显示时，第一控制线SW1控制第一扫描前复位晶体管RT1断开，第二控制线SW2 控制第二扫描前复位晶体管RT2导通；
[0070] 3D显示时，第一控制线SW1还控制第一扫描前复位晶体管RT1导通，第二控制线 SW2控制第二扫描前复位晶体管RT2断开。
[0071] 需要说明的是，本实施例中，第一信号线为第一扫描前复位线、第二信号线为第一 扫描前复位线，第一晶体管为第一扫描前复位晶体管和第二晶体管为第二扫描前复位晶体 管，第一移位寄存器SR1还包括第一扫描前复位端，第二移位寄存器SR2还包括第二扫描前 复位端，以上皆仅为举例，而非限定，事实上，只需满足一下条件即可：
[0072] TFT阵列基板还包括：第一信号线、第二信号线、第一晶体管和第二晶体管，第一 移位寄存器还包括第一端，第二移位寄存器还包括第二端，其中，
[0073] 在每级第一重复单元A中，第一晶体管的漏极电连接于第一信号线，栅极电连接 于第一控制线SW1，源极S电连接于第一端；
[0074] 在每级第二重复单元B中，第二晶体管的漏极电连接于第一晶体管的源极s，栅极 电连接于第二控制线，第二端通过第二晶体管的源极s电连接于第二信号线；其中，
[0075] 2D显示时，第一控制线控制第一晶体管断开，第二控制线控制第二晶体管导通；
[0076] 3D显示时，第一控制线还控制第一晶体管导通，第二控制线控制第二晶体管断开。
[0077] 第一信号线输出第一扫描前复位信号，用于第一重复单元A的扫描前复位，第二 信号线输出第二扫描前复位信号，用于第二重复单元B的扫描前复位；
[0078] 或者，第一信号线输出恒定的高电平信号，第二信号线输出恒定的低电平信号；
[0079] 或者，第一信号线输出恒定的低电平信号，第二信号线输出恒定的高电平信号；
[0080] 或者，第一信号线输出正扫信号，第二信号线也输出正扫信号；
[0081] 或者，第一信号线输出反扫信号，第二信号线也输出反扫信号；
[0082] 本发明进一步提供实施例三，如图la、图lc和图4所示，本实施例三与实施例一的 相同的部分不再重述，本实施例三在实施例一的基础上，TFT阵列基板100中，每级第一重 复单元A还包括第三移位寄存器SR3,第三移位寄存器SR3包括第三输入端IN3、第五时钟 信号端CK5、第七时钟信号端CK7和连接于相应栅极线的第三输出端0UT3 ;
[0083] 每级第二重复单元B还包括第四移位寄存器SR4,第四移位寄存器SR4包括第四 输入端IN4、第六时钟信号端CK6、第八时钟信号端CK8和连接于相应栅极线的第四输出端 0UT4 ；
[0084] TFT阵列基板100还包括第三起始晶体管K3、第四起始晶体管K4、第五时钟晶体管 T5、第六时钟晶体管T6、第七时钟晶体管T7、第八时钟晶体管T8、第五时钟信号线C5、第六 时钟信号线C6、第七时钟信号线C7、第八时钟信号线C8、第三起始信号线S3和第四起始信 号线S4,其中，
[0085] 第1级第一重复单元A中，第三起始晶体管K3的漏极电连接于第三起始信号线 53, 源极s电连接于第三输入端IN3,栅极电连接于第一控制线SW1 ;
[0086] 第2-第m级第一重复单元A中，第i级第一重复单元A中的第三移位寄存器SR3 的第三输入端IN3电连接于第i-Ι级第一重复单元A中的第三移位寄存器SR3的第三输出 端0UT3,比如说，第2级第一重复单元A中的第三移位寄存器SR3的第三输入端IN3电连 接于第1级第一重复单元A中的第三移位寄存器SR3的第三输出端0UT3 ;
[0087] 第1级第二重复单元B中，第四起始晶体管K4的漏极电连接于第四起始信号线 54, 源极s电连接于第四输入端IN4,栅极电连接于第二控制线SW2,第四起始晶体管K4的 漏极电连接于所述第三起始晶体管K3的源极s，所述第1级第二重复单元B的第四移位寄 存器SR4的第四输入端IN4通过所述第四起始晶体管K4的源极s电连接于所述第四起始 信号线S4,栅极电连接于第二控制线SW2 ;
[0088] 第2-第η级第二重复单元B中，第i级第二重复单元B中的第四移位寄存器SR4 的第四输入端IN4电连接于第i-Ι级第二重复单元B中的第四移位寄存器SR4的第四输出 端0UT4,比如说，第2级第二重复单元B中的第四移位寄存器SR4的第四输入端IN4电连 接于第1级第二重复单元B中的第四移位寄存器SR4的第四输出端0UT4 ;
[0089] 对于每级第一重复单元A来说，
[0090] 第五时钟晶体管T5的漏极电连接于第五时钟信号线C5,栅极电连接于第一控制 线SW1，源极s电连接于第五时钟信号端CK5 ;
[0091] 第七时钟晶体管T7的漏极电连接于第七时钟信号线C7,栅极电连接于第一控制 线SW1，源极S电连接于第七时钟信号端CK7 ;
[0092] 对于每级第二重复单元B来说，
[0093] 第六时钟晶体管T6的漏极电连接于第五时钟晶体管T5的源极s，栅极电连接于第 二控制线SW2,第六时钟信号端CK6通过第六时钟晶体管T6的源极s电连接于第六时钟信 号线C6 ;
[0094] 第八时钟晶体管T8的漏极电连接于第七时钟晶体管T7的源极s，栅极电连接于第 二控制线SW2,第八时钟信号端CK8通过第八时钟晶体管T8的源极s电连接于第八时钟信 号线C8 ;
[0095] 2D显示时，第一控制线SW1还控制第三起始晶体管K3、第五时钟晶体管T5和第七 时钟晶体管T7断开，第二控制线SW2控制第四起始晶体管K4、第六时钟晶体管T6和第八时 钟晶体管T8导通；
[0096] 3D显示时，第一控制线SW1还控制第三起始晶体管K3、第五时钟晶体管T5和第七 时钟晶体管T7导通，第二控制线SW2控制第四起始晶体管K4、第六时钟晶体管T6和第八时 钟晶体管T8断开。
[0097] 具体的，第五时钟信号线C5、第六时钟信号线C6、第七时钟信号线C7和第八时钟 信号线C8分别输出第五时钟信号、第六时钟信号、第七时钟信号与第八时钟信号，其中，第 五时钟信号与第七时钟信号互为反相信号，第六时钟信号与第八时钟信号互为反相信号。
[0098] 进一步的，每个第三移位寄存器SR3还包括第三清零端R3,每个第四移位寄存器 SR4还包括第四清零端R4，其中，
[0099] 第k级第一重复单元A中的第三移位寄存器SR3的第三清零端R3电连接于第k+1 级第一重复单元A中的第三移位寄存器SR3的第三输出端0UT3，比如说，第1级第一重复 单元A中的第三移位寄存器SR3的第三清零端R3电连接于第2级第一重复单元A中的第 三移位寄存器SR3的第三输出端0UT3 ;
[0100] 第k级第二重复单元B中的第四移位寄存器SR4的第四清零端R4电连接于第k+1 级第二重复单元B中的第四移位寄存器SR4的第四输出端0UT4,比如说，第1级第二重复 单元B中的第四移位寄存器SR4的第四清零端R4电连接于第2级第二重复单元B中的第 四移位寄存器SR4的第四输出端0UT4;其中，k为正整数，1《k《m-l，l《k《n-1。
[0101] 本实施例中，2D显示时，第一控制线还控制第三起始晶体管、第五时钟晶体管和第 七时钟晶体管断开，第二控制线还控制第四起始晶体管、第六时钟晶体管和第八时钟晶体 管导通；3D显示时，第一控制线还控制第三起始晶体管K3、第五时钟晶体管和第七时钟晶 体管导通，第二控制线还控制第四起始晶体管、第六时钟晶体管和第八时钟晶体管断开，以 使得显示装置的2D显示效果与3D显示效果的互相转换方便快捷。
[0102] 本发明进一步提供实施例四，如图la、图lc和图5所示，本实施例四与实施例三 的相同的部分不再重述，本实施例四在实施例三的基础上，TFT阵列基板100还包括：第一 扫描前复位线RS1、第二扫描前复位线RS2、第一扫描前复位晶体管RT1和第二扫描前复位 晶体管RT2,每个第一移位寄存器SR1还包括第一扫描前复位端RST1，每个第三移位寄存 器SR3还包括第一扫描前复位端RST1，每个第二移位寄存器SR2还包括第二扫描前复位端 RST2,每个第四移位寄存器SR4还包括第二扫描前复位端RST2,其中，
[0103] 在每级第一重复单元A中，第一扫描前复位晶体管RT1的漏极电连接于第一扫描 前复位线RS1，栅极电连接于第一控制线SW1，源极s电连接于每个第一扫描前复位端RST1， 第一扫描前复位线RS1输出第一扫描前复位信号，用于第一重复单元A的扫描前复位；
[0104] 在每级第二重复单元B中，第二扫描前复位晶体管RT2的漏极电连接于第一扫描 前复位晶体管RT1的源极s，栅极电连接于第二控制线SW2,每个第二扫描前复位端RST2通 过第二扫描前复位晶体管RT2的源极s电连接于第二扫描前复位线RS2,第一扫描前复位线 RS2输出第二扫描前复位信号，用于第二重复单元B的扫描前复位；其中，
[0105] 2D显示时，第一控制线SW1控制第一扫描前复位晶体管RT1断开，第二控制线SW2 控制第二扫描前复位晶体管RT2导通；
[0106] 3D显示时，第一控制线SW1还控制第一扫描前复位晶体管RT1导通，第二控制线 SW2控制第二扫描前复位晶体管RT2断开。
[0107] 需要说明的是，本实施例中，第一信号线为第一扫描前复位线、第二信号线为第一 扫描前复位线，第一晶体管为第一扫描前复位晶体管和第二晶体管为第二扫描前复位晶体 管，第一移位寄存器SR1还包括第一扫描前复位端，第二移位寄存器SR2还包括第二扫描 前复位端，以上皆仅为举例，而非限定，事实上，只需满足一下条件即可：
[0108] TFT阵列基板100还包括：第一信号线、第二信号线、第一晶体管和第二晶体管，第 一移位寄存器SR1和第三移位寄存器SR3均还包括第一端，第二移位寄存器SR2和第四移 位寄存器SR4均还包括第二端，其中，
[0109] 在每级第一重复单元A中，第一晶体管的漏极电连接于第一信号线，栅极电连接 于第一控制线SW1，源极S电连接于每个第一端；
[0110] 在每级第二重复单元B中，第二晶体管的漏极电连接于第一晶体管的源极s，栅极 电连接于第二控制线SW2,每个第二端通过第二晶体管的源极s电连接于第二信号线；
[0111] 2D显示时，第一控制线SW1控制第一晶体管断开，第二控制线SW2控制第二晶体管 导通；
[0112] 3D显示时，第一控制线SW1还控制第一晶体管导通，第二控制线SW2控制第二晶体 管断开。
[0113] 第一信号线输出第一扫描前复位信号，用于第一重复单元A的扫描前复位，第二 信号线输出第二扫描前复位信号，用于第二重复单元B的扫描前复位；
[0114] 或者，第一信号线输出恒定的高电平信号，第二信号线输出恒定的低电平信号；
[0115] 或者，第一信号线输出恒定的低电平信号，第二信号线输出恒定的高电平信号；
[0116] 或者，第一信号线输出正扫信号，第二信号线也输出正扫信号；
[0117] 或者，第一信号线输出反扫信号，第二信号线也输出反扫信号；
[0118] 本发明进一步提供实施例五，如图la、图lc和图6所示，本实施例五与实施例三 的相同的部分不再重述，本实施例五在实施例三的基础上，TFT阵列基板100中，每级第一 重复单元A还包括第五移位寄存器SR5和第七移位寄存器SR7,第五移位寄存器SR5包括第 五输入端IN5、第九时钟信号端CK9、第^ 时钟信号端CK11和连接于相应栅极线的第五输 出端0UT5 ;第七移位寄存器SR7包括第七输入端IN7、第十三时钟信号端CK13、第十五时钟 信号端CK15和连接于相应栅极线的第七输出端0UT7 ;
[0119] 每级第二重复单元B还包括第六移位寄存器SR6和第八移位寄存器SR8,第六移位 寄存器SR6包括第六输入端IN6、第十时钟信号端CK10、第十二时钟信号端CK12和连接于 相应栅极线的第六输出端0UT6 ;第八移位寄存器SR8包括第八输入端IN8、第十四时钟信号 端CK14、第十六时钟信号端CK16和连接于相应栅极线的第八输出端0UT8 ;
[0120] TFT阵列基板100还包括第五起始晶体管K5、第六起始晶体管K6、第九时钟晶体 管T9、第十时钟晶体管T10、第十一时钟晶体管T11、第十二时钟晶体管T12、第九时钟信号 线C9、第十时钟信号线C10、第十一时钟信号线C11、第十二时钟信号线C12、第五起始信号 线S5和第六起始信号线S6, TFT阵列基板100还包括第七起始晶体管K7、第八起始晶体管 K8、第十三时钟晶体管T13、第十四时钟晶体管T14、第十五时钟晶体管T15、第十六时钟晶 体管T16、第十三时钟信号线C13、第十四时钟信号线C14、第十五时钟信号线C15、第十六时 钟信号线C16、第七起始信号线S7和第八起始信号线S8,其中，
[0121] 第1级第一重复单元A中，第五起始晶体管K5的漏极电连接于第五起始信号线 S5,源极s电连接于第五输入端IN5,栅极电连接于第一控制线SW1，第七起始晶体管K7的 漏极电连接于第七起始信号线S7,源极s电连接于第七输入端IN7,栅极电连接于第一控制 线 SW1 ;
[0122] 第2-第m级第一重复单元A中，第i级第一重复单元A中的第五移位寄存器SR5 的第五输入端IN5电连接于第i-Ι级第一重复单元A中的第五移位寄存器SR5的第五输 出端0UT5,第i级第一重复单元A中的第七移位寄存器SR7的第七输入端IN7电连接于第 i-Ι级第一重复单元A中的第七移位寄存器SR7的第七输出端0UT7,比如说，如图6a所示， 第2级第一重复单元A2中，第2级第一重复单元A2中的第五移位寄存器SR5的第五输入 端IN5电连接于第1级第一重复单元A1中的第五移位寄存器SR5的第五输出端0UT5,第2 级第一重复单元A2中的第七移位寄存器SR7的第七输入端IN7电连接于第1级第一重复 单元A1中的第七移位寄存器SR7的第七输出端0UT7 ;
[0123] 第1级第二重复单元B中，第六起始晶体管K6的漏极电连接于所述第五起始晶体 管K5的源极s，所述第1级第二重复单元B的第六移位寄存器SR6的第六输入端IN6通过 所述第六起始晶体管K6的源极s电连接于所述第六起始信号线S6,栅极电连接于第二控制 线SW2 ;所述第八起始晶体管K8的漏极电连接于所述第七起始晶体管K7的源极s，所述第 1级第二重复单元B的第八移位寄存器SR8的第八输入端IN8通过所述第八起始晶体管K8 的源极s电连接于所述第八起始信号线S8,栅极电连接于第二控制线；
[0124] 第2-第η级第二重复单元B中，第i级第二重复单元B中的第六移位寄存器SR6 的第六输入端IN6电连接于第i-1级第二重复单元B中的第六移位寄存器SR6的第六输 出端0UT6,第i级第二重复单元B中的第八移位寄存器SR8的第八输入端IN8电连接于第 i-Ι级第二重复单元B中的第八移位寄存器SR8的第八输出端0UT8,比如说，如图6a所示， 第2级第二重复单元B2中，第2级第二重复单元B2中的第六移位寄存器SR6的第六输入 端IN6电连接于第1级第二重复单元B1中的第六移位寄存器SR6的第六输出端0UT6,第2 级第二重复单元B2中的第八移位寄存器SR8的第八输入端IN8电连接于第1级第二重复 单元B1中的第八移位寄存器SR8的第八输出端0UT8 ;
[0125] 对于每级第一重复单元A来说，
[0126] 第九时钟晶体管T9的漏极电连接于第九时钟信号线C9,栅极电连接于第一控制 线SW1，源极S电连接于第九时钟信号端CK9 ;
[0127] 第十一时钟晶体管T11的漏极电连接于第十一时钟信号线C11，栅极电连接于第 一控制线SW1，源极S电连接于第i^一时钟信号端CK11 ;
[0128] 第十三时钟晶体管T13的漏极电连接于第十三时钟信号线C13,栅极电连接于第 一控制线SW1，源极s电连接于第十三时钟信号端CK13 ;
[0129] 第十五时钟晶体管T15的漏极电连接于第十五时钟信号线C15,栅极电连接于第 一控制线SW1，源极S电连接于第十五时钟信号端CK15 ;
[0130] 对于每级第二重复单元B来说，
[0131] 第十时钟晶体管T10的漏极电连接于第九时钟晶体管T9的源极s，栅极电连接于 第二控制线SW2,第十时钟信号端CK10通过第十时钟晶体管T10的源极s电连接于第十时 钟信号线C10 ;
[0132] 第十二时钟晶体管T12的漏极电连接于第十一时钟晶体管T11的源极s，栅极电连 接于第二控制线SW2,第十二时钟信号端CK12通过第十二时钟晶体管T12的源极s电连接 于第十二时钟信号线C12 ;
[0133] 第十四时钟晶体管T14的漏极电连接于第十三时钟晶体管T13的源极s，栅极电连 接于第二控制线SW2,第十四时钟信号端CK14通过第十四时钟晶体管T14的源极s电连接 于第十四时钟信号线C14 ;
[0134] 第十六时钟晶体管T16的漏极电连接于第十五时钟晶体管T15的源极s，栅极电连 接于第二控制线SW2,第十六时钟信号端CK16通过第十六时钟晶体管T16的源极s电连接 于第十六时钟信号线C16;其中，
[0135] 2D显示时，第一控制线SW1还控制第五起始晶体管K5、第九时钟晶体管T9、第十一 时钟晶体管T11、第七起始晶体管K7、第十三时钟晶体管T13和第十五时钟晶体管T15断 开，第二控制线SW2还控制第六起始晶体管K6、第十时钟晶体管T10、第十二时钟晶体管 T12、第八起始晶体管K8、第十四时钟晶体管T14和第十六时钟晶体管T16导通；
[0136] 3D显示时，第一控制线SW1还控制第五起始晶体管K5、第九时钟晶体管T9、第i^一 时钟晶体管T11、第七起始晶体管K7、第十三时钟晶体管T13和第十五时钟晶体管T15导 通，第二控制线SW2还控制第六起始晶体管K6、第十时钟晶体管T10、第十二时钟晶体管 T12、第八起始晶体管K8、第十四时钟晶体管T14和第十六时钟晶体管T16断开。
[0137] 具体的，第九时钟信号线C9、第十时钟信号线C10、第十一时钟信号线C11和第 十二时钟信号线C12分别输出第九时钟信号、十时钟信号、第十一时钟信号与第十二时钟 信号，第十三时钟信号线C13、第十四时钟信号线C14、第十五时钟信号线C15和第十六时 钟信号线C16分别输出第十三时钟信号、第十四时钟信号、第十五时钟信号与第十六时钟 信号，其中，第九时钟信号与第十一时钟信号互为反相信号，第十时钟信号与第十二时钟信 号互为反相信号，第十三时钟信号与第十五时钟信号互为反相信号，第十四时钟信号与第 十六时钟信号互为反相信号。
[0138] 进一步的，每个第五移位寄存器SR5还包括第五清零端R5,每个第六移位寄存器 SR6还包括第六清零端R6,每个第七移位寄存器SR7还包括第七清零端R7,每个第八移位寄 存器SR8还包括第八清零端R8，
[0139] 第k级第一重复单元A中的第五移位寄存器SR5的第五清零端R5电连接于第k+1 级第一重复单元A中的第五移位寄存器SR5的第五输出端0UT5,第k级第一重复单元A中 的第七移位寄存器SR7的第七清零端R7电连接于第k+Ι级第一重复单元A中的第七移位 寄存器SR7的第七输出端0UT7 ;
[0140] 第k级第二重复单元B中的第六移位寄存器SR6的第六清零端R6电连接于第k+1 级第二重复单元B中的第六移位寄存器SR6的第六输出端0UT6,第k级第二重复单元B中 的第八移位寄存器SR8的第八清零端R8电连接于第k+Ι级第二重复单元B中的第八移位 寄存器SR8的第八输出端0UT8。
[0141] 本实施例中，2D显示时，第一控制线还控制第五起始晶体管、第九时钟晶体管、第 十一时钟晶体管、第七起始晶体管、第十三时钟晶体管和第十五时钟晶体管断开，第二控制 线还控制第六起始晶体管、第十时钟晶体管、第十二时钟晶体管、第八起始晶体管、第十四 时钟晶体管和第十六时钟晶体管导通；
[0142] 3D显示时，第一控制线还控制第五起始晶体管、第九时钟晶体管、第十一时钟晶体 管、第七起始晶体管、第十三时钟晶体管和第十五时钟晶体管导通，第二控制线还控制第六 起始晶体管、第十时钟晶体管、第十二时钟晶体管、第八起始晶体管、第十四时钟晶体管和 第十六时钟晶体管断开，以使得显示装置的2D显示效果与3D显示效果的互相转换方便快 捷。
[0143] 本发明进一步提供实施例六，如图la、图lc和图7所示，本实施例六与实施例五的 相同的部分不再重述，本实施例六在实施例五的基础上，TFT阵列基板100还包括 ：
[0144] 第一扫描前复位线RS1、第二扫描前复位线RS2、第一扫描前复位晶体管RT1和第 二扫描前复位晶体管RT2,每个第一移位寄存器SR1还包括第一扫描前复位端RST1，每个第 三移位寄存器SR3还包括第一扫描前复位端RST1，每个第五移位寄存器SR5还包括第一扫 描前复位端RST1，每个第七移位寄存器SR7还包括第一扫描前复位端RST1，每个第二移位 寄存器SR2还包括第二扫描前复位端RST2,每个第四移位寄存器SR4还包括第二扫描前复 位端RST2,每个第六移位寄存器SR6还包括第二扫描前复位端RST2,每个第八移位寄存器 SR8还包括第二扫描前复位端RST2,其中，
[0145] 在每级第一重复单元A中，第一扫描前复位晶体管RT1的漏极电连接于第一扫描 前复位线RS1，栅极电连接于第一控制线SW1，源极s电连接于每个第一扫描前复位端RST1， 第一扫描前复位线RS1输出第一扫描前复位信号，用于第一重复单元A的扫描前复位；
[0146] 在每级第二重复单元B中，第二扫描前复位晶体管RT2的漏极电连接于第一扫描 前复位晶体管RT1的源极s，栅极电连接于第二控制线SW2,每个第二扫描前复位端RST2通 过第二扫描前复位晶体管RT2的源极s电连接于第二扫描前复位线RS2,第一扫描前复位线 RS2输出第二扫描前复位信号，用于第二重复单元B的扫描前复位；其中，
[0147] 2D显示时，第一控制线SW1控制第一扫描前复位晶体管RT1断开，第二控制线SW2 控制第二扫描前复位晶体管RT2导通；
[0148] 3D显示时，第一控制线SW1还控制第一扫描前复位晶体管RT1导通，第二控制线 SW2控制第二扫描前复位晶体管RT2断开。
[0149] 需要说明的是，本实施例中，第一信号线为第一扫描前复位线、第二信号线为第一 扫描前复位线，第一晶体管为第一扫描前复位晶体管和第二晶体管为第二扫描前复位晶体 管，第一移位寄存器SR1还包括第一扫描前复位端，第二移位寄存器SR2还包括第二扫描前 复位端，以上皆仅为举例，而非限定，事实上，只需满足一下条件即可：
[0150] TFT阵列基板100还包括：第一信号线、第二信号线、第一晶体管和第二晶体管， 第一移位寄存器SR1、第三移位寄存器SR3、第五移位寄存器SR5和第七移位寄存器SR7均 还包括第一端，第二移位寄存器SR2、第四移位寄存器SR4、第六移位寄存器SR6和第八移位 寄存器SR8均还包括第二端，其中，
[0151] 在每级第一重复单元A中，第一晶体管的漏极电连接于第一信号线，栅极电连接 于第一控制线SW1，源极S电连接于每个第一端；
[0152] 在每级第二重复单元B中，第二晶体管的漏极电连接于第一晶体管的源极s，栅极 电连接于第二控制线SW2,每个第二端通过第二晶体管的源极s电连接于第二信号线；
[0153] 2D显示时，第一控制线SW1控制第一晶体管断开，第二控制线SW2控制第二晶体管 导通；
[0154] 3D显示时，第一控制线SW1还控制第一晶体管导通，第二控制线SW2控制第二晶体 管断开。
[0155] 第一信号线输出第一扫描前复位信号，用于第一重复单元A的扫描前复位，第二 信号线输出第二扫描前复位信号，用于第二重复单元B的扫描前复位；
[0156] 或者，第一信号线输出恒定的高电平信号，第二信号线输出恒定的低电平信号；
[0157] 或者，第一信号线输出恒定的低电平信号，第二信号线输出恒定的高电平信号；
[0158] 或者，第一信号线输出正扫信号，第二信号线也输出正扫信号；
[0159] 或者，第一信号线输出反扫信号，第二信号线也输出反扫信号；
[0160] 本发明进一步提供实施例七，图8示出的是本发明实施例中显示面板结构示意 图。参考图8,本实施例中，显示面板600包括TFT阵列基板601，其中，TFT阵列基板601采 用上述任一实施例所述的TFT阵列基板。
[0161] 本发明进一步提供实施例八，图9示出的是本发明实施例八中显示装置结构示意 图。参考图9,本实施例中显示装置不限于为有机发光显示器（0LED)、液晶显示器（LCD)或 电子纸等显示装置；具体的，显示装置700包括TFT阵列基板701。其中，TFT阵列基板701 采用上述任一实施例所述的TFT阵列基板。
[0162] 综上，本发明实施例提供的TFT阵列基板、显示面板及显示装置，第1级第一重复 单元的第一输入端通过第一起始晶体管的源极和漏极电连接于所述第一起始信号线，第一 起始晶体管的栅极电连接于第一控制线，第1级第二重复单元的第二输入端通过所述第二 起始晶体管的源极电连接于所述第二起始信号线，所述第二起始晶体管的漏极电连接于所 述第一起始晶体管的源极，第二起始晶体管的栅极电连接于第二控制线；并且对于所述每 级第一重复单元和每级第二重复单元来说，所述第一时钟信号端通过第一时钟晶体管的源 极和漏极电连接于所述第一时钟信号线，第一时钟晶体管的栅极电连接于第一控制线；所 述第二时钟信号端通过第二时钟晶体管的源极和漏极电连接于所述第二时钟信号线，第二 时钟晶体管的栅极电连接于第一控制线；所述第三时钟信号端通过第三时钟晶体管的源极 和漏极电连接于所述第三时钟信号线，第三时钟晶体管的栅极电连接于第一控制线；所述 第四时钟信号端通过第四时钟晶体管的源极和漏极电连接于所述第四时钟信号线，第四时 钟晶体管的栅极电连接于第一控制线；在2D显示时，第一控制线控制所述第一起始晶体 管、所述第一时钟晶体管和所述第三时钟晶体管断开，第二控制线控制所述第二起始晶体 管、所述第二时钟晶体管和所述第四时钟晶体管导通；在3D显示时，第一控制线控制所述 第一起始晶体管、所述第一时钟晶体管和所述第三时钟晶体管导通，第二控制线控制所述 第二起始晶体管、所述第二时钟晶体管和所述第四时钟晶体管断开，以使得显示装置的2D 显示效果与3D显示效果的互相转换方便快捷。
[0163] 以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员 而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1. 一种TFT阵列基板，包括多条栅极线、第一栅极驱动电路、第二栅极驱动电路、第一 时钟信号线、第二时钟信号线、第三时钟信号线、第四时钟信号线、第一起始信号线和第二 起始信号线， 所述第一栅极驱动电路包括:m级第一重复单元，每级所述第一重复单元包括第一移 位寄存器，所述第一移位寄存器包括第一输入端、第一时钟信号端、第三时钟信号端和连接 于相应栅极线的第一输出端； 所述第二栅极驱动电路包括：n级第二重复单元，每级所述第二重复单元包括第二移 位寄存器，所述第二移位寄存器包括第二输入端、第二时钟信号端、第四时钟信号端和连接 于相应栅极线的第二输出端； 所述TFT阵列基板还包括第一起始晶体管、第二起始晶体管、第一时钟晶体管、第二时 钟晶体管、第三时钟晶体管和第四时钟晶体管，其中， 所述第一起始晶体管的漏极电连接于所述第一起始信号线，源极电连接于所述第1级 第一重复单元的第一移位寄存器的第一输入端，栅极电连接于第一控制线； 所述第二起始晶体管的漏极电连接于所述第一起始晶体管的源极，所述第1级第二重 复单元的第二移位寄存器的第二输入端通过所述第二起始晶体管的源极电连接于所述第 二起始信号线，栅极电连接于第二控制线； 所述每级第一重复单元中中，所述第一时钟晶体管的漏极电连接于所述第一时钟信号 线，栅极电连接于第一控制线，源极电连接于所述第一时钟信号端；所述第三时钟晶体管的 漏极电连接于所述第三时钟信号线，栅极电连接于第一控制线，源极电连接于所述第三时 钟信号端； 所述每级第二重复单元中中，所述第二时钟晶体管的漏极电连接于所述第一时钟晶体 管的源极，栅极电连接于第二控制线，所述第二时钟信号端通过所述第二时钟晶体管的源 极电连接于所述第二时钟信号线；所述第四时钟晶体管的漏极电连接于所述第三时钟晶体 管的源极，栅极电连接于第二控制线，所述第四时钟信号端通过所述第四时钟晶体管的源 极电连接于所述第四时钟信号线； 其中，m，n，i均为正整数，且2《i《m，2《i《η。
2. 如权利要求1所述的TFT阵列基板，其特征在于， 2D显示时，所述第一控制线控制所述第一起始晶体管、所述第一时钟晶体管和所述第 三时钟晶体管断开，所述第二控制线控制所述第二起始晶体管、所述第二时钟晶体管和所 述第四时钟晶体管导通； 3D显示时，所述第一控制线控制所述第一起始晶体管、所述第一时钟晶体管和所述第 三时钟晶体管导通，所述第二控制线控制所述第二起始晶体管、所述第二时钟晶体管和所 述第四时钟晶体管断开。
3. 如权利要求2所述的TFT阵列基板，其特征在于， 每级所述第一重复单元还包括第三移位寄存器，所述第三移位寄存器包括第三输入 端、第五时钟信号端、第七时钟信号端和连接于相应栅极线的第三输出端； 每级所述第二重复单元还包括第四移位寄存器，所述第四移位寄存器包括第四输入 端、第六时钟信号端、第八时钟信号端和连接于相应栅极线的第四输出端； 所述TFT阵列基板还包括第三起始晶体管、第四起始晶体管、第五时钟晶体管、第六时 钟晶体管、第七时钟晶体管、第八时钟晶体管、第五时钟信号线、第六时钟信号线、第七时钟 信号线、第八时钟信号线、第三起始信号线和第四起始信号线，其中， 所述第三起始晶体管的漏极电连接于所述第三起始信号线，源极电连接于所述第1 级第一重复单元的第三移位寄存器的第三输入端，栅极电连接于第一控制线； 所述第四起始晶体管的漏极电连接于所述第三起始晶体管的源极，所述第1级第二重 复单元的第四移位寄存器的第四输入端通过所述第四起始晶体管的源极电连接于所述第 四起始信号线，栅极电连接于第二控制线； 所述每级第一重复单元中， 所述第五时钟晶体管的漏极电连接于所述第五时钟信号线，栅极电连接于第一控制 线，源极电连接于所述第五时钟信号端； 所述第七时钟晶体管的漏极电连接于所述第七时钟信号线，栅极电连接于第一控制 线，源极电连接于所述第七时钟信号端； 所述每级第二重复单元中， 所述第六时钟晶体管的漏极电连接于所述第五时钟晶体管的源极，栅极电连接于第二 控制线，所述第六时钟信号端通过所述第六时钟晶体管的源极电连接于所述第六时钟信号 线. 所述第八时钟晶体管的漏极电连接于所述第七时钟晶体管的源极，栅极电连接于第二 控制线，所述第八时钟信号端通过所述第八时钟晶体管的源极电连接于所述第八时钟信号 线. 2D显示时，所述第一控制线还控制所述第三起始晶体管、所述第五时钟晶体管和所述 第七时钟晶体管断开，所述第二控制线控制所述第四起始晶体管、所述第六时钟晶体管和 所述第八时钟晶体管导通； 3D显示时，所述第一控制线还控制所述第三起始晶体管、所述第五时钟晶体管和所述 第七时钟晶体管导通，所述第二控制线控制所述第四起始晶体管、所述第六时钟晶体管和 所述第八时钟晶体管断开。
4.如权利要求3所述的TFT阵列基板，其特征在于， 每级所述第一重复单元还包括第五移位寄存器和第七移位寄存器，所述第五移位寄存 器包括第五输入端、第九时钟信号端、第十一时钟信号端和连接于相应栅极线的第五输出 端；所述第七移位寄存器包括第七输入端、第十三时钟信号端、第十五时钟信号端和连接于 相应栅极线的第七输出端； 每级所述第二重复单元还包括第六移位寄存器和第八移位寄存器，所述第六移位寄存 器包括第六输入端、第十时钟信号端、第十二时钟信号端和连接于相应栅极线的第六输出 端；所述第八移位寄存器包括第八输入端、第十四时钟信号端、第十六时钟信号端和连接于 相应栅极线的第八输出端； 所述TFT阵列基板还包括第五起始晶体管、第六起始晶体管、第七起始晶体管、第八 起始晶体管、第九时钟晶体管、第十时钟晶体管、第十一时钟晶体管、第十二时钟晶体管、第 十三时钟晶体管、第十四时钟晶体管、第十五时钟晶体管、第十六时钟晶体管、第九时钟信 号线、第十时钟信号线、第十一时钟信号线、第十二时钟信号线、第十三时钟信号线、第十四 时钟信号线、第十五时钟信号线、第十六时钟信号线、第五起始信号线、第六起始信号线、第 七起始信号线和第八起始信号线，其中， 所述第五起始晶体管的漏极电连接于所述第五起始信号线，源极电连接于所述第1级 第一重复单元的第五移位寄存器的第五输入端，栅极电连接于第一控制线；所述第七起始 晶体管的漏极电连接于所述第七起始信号线，源极电连接于所述第1级第一重复单元的第 七移位寄存器的第七输入端，栅极电连接于第一控制线； 所述第六起始晶体管的漏极电连接于所述第五起始晶体管的源极，所述第1级第二重 复单元的第六移位寄存器的第六输入端通过所述第六起始晶体管的源极电连接于所述第 六起始信号线，栅极电连接于第二控制线；所述第八起始晶体管的漏极电连接于所述第七 起始晶体管的源极，所述第1级第二重复单元的第八移位寄存器的第八输入端通过所述第 八起始晶体管的源极电连接于所述第八起始信号线，栅极电连接于第二控制线； 所述每级第一重复单元中， 所述第九时钟晶体管的漏极电连接于所述第九时钟信号线，栅极电连接于第一控制 线，源极电连接于所述第九时钟信号端； 所述第十一时钟晶体管的漏极电连接于所述第十一时钟信号线，栅极电连接于第一控 制线，源极电连接于所述第十一时钟信号端； 所述第十三时钟晶体管的漏极电连接于所述第十三时钟信号线，栅极电连接于第一控 制线，源极电连接于所述第十三时钟信号端； 所述第十五时钟晶体管的漏极电连接于所述第十五时钟信号线，栅极电连接于第一控 制线，源极电连接于所述第十五时钟信号端； 对于所述每级每级第二重复单元来说， 所述第十时钟晶体管的漏极电连接于所述第九时钟晶体管的源极，栅极电连接于第二 控制线，所述第十时钟信号端通过所述第十时钟晶体管的源极电连接于所述第十时钟信号 线. 所述第十二时钟晶体管的漏极电连接于所述第十一时钟晶体管的源极，栅极电连接 于第二控制线，所述第十二时钟信号端通过所述第十二时钟晶体管的源极电连接于所述第 十二时钟信号线； 所述第十四时钟晶体管的漏极电连接于所述第十三时钟晶体管的源极，栅极电连接 于第二控制线，所述第十四时钟信号端通过所述第十四时钟晶体管的源极电连接于所述第 十四时钟信号线； 所述第十六时钟晶体管的漏极电连接于所述第十五时钟晶体管的源极，栅极电连接 于第二控制线，所述第十六时钟信号端通过所述第十六时钟晶体管的源极电连接于所述第 十六时钟信号线；其中， 2D显示时，所述第一控制线还控制所述第五起始晶体管、所述第九时钟晶体管、所述第 十一时钟晶体管、所述第七起始晶体管、所述第十三时钟晶体管和所述第十五时钟晶体管 断开，所述第二控制线控制所述第六起始晶体管、所述第十时钟晶体管、所述第十二时钟晶 体管、所述第八起始晶体管、所述第十四时钟晶体管和所述第十六时钟晶体管导通； 3D显示时，所述第一控制线还控制所述第五起始晶体管、所述第九时钟晶体管、所述第 十一时钟晶体管、所述第七起始晶体管、所述第十三时钟晶体管和所述第十五时钟晶体管 导通，所述第二控制线控制所述第六起始晶体管、所述第十时钟晶体管、所述第十二时钟晶 体管、所述第八起始晶体管、所述第十四时钟晶体管和所述第十六时钟晶体管断开。
5. 如权利要求2所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括：第一信 号线、第二信号线、第一晶体管和第二晶体管，所述第一移位寄存器还包括第一端，所述第 二移位寄存器还包括第二端，其中， 在每级第一重复单元中，所述第一晶体管的漏极电连接于所述第一信号线，栅极电连 接于第一控制线，源极电连接于所述第一端； 在每级第二重复单元中，所述第二晶体管的漏极电连接于所述第一晶体管的源极，栅 极电连接于第二控制线，所述第二端通过所述第二晶体管的源极电连接于所述第二信号 线；其中， 2D显示时，所述第一控制线控制所述第一晶体管断开，所述第二控制线控制所述第二 晶体管导通； 3D显示时，所述第一控制线还控制所述第一晶体管导通，所述第二控制线控制所述第 二晶体管断开。
6. 如权利要求3所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括：第一信 号线、第二信号线、第一晶体管和第二晶体管，所述第一移位寄存器和所述第三移位寄存器 均还包括第一端，所述第二移位寄存器和所述第四移位寄存器均还包括第二端，其中， 在每级第一重复单元中，所述第一晶体管的漏极电连接于所述第一信号线，栅极电连 接于第一控制线，源极电连接于所述第一端； 在每级第二重复单元中，所述第二晶体管的漏极电连接于所述第一晶体管的源极，栅 极电连接于第二控制线，所述第二端通过所述第二晶体管的源极电连接于所述第二信号 线. 2D显示时，所述第一控制线控制所述第一晶体管断开，所述第二控制线控制所述第二 晶体管导通； 3D显示时，所述第一控制线还控制所述第一晶体管导通，所述第二控制线控制所述第 二晶体管断开。
7. 如权利要求4所述的TFT阵列基板，其特征在于，所述TFT阵列基板还包括：第一信 号线、第二信号线、第一晶体管和第二晶体管，所述第一移位寄存器、所述第三移位寄存器、 所述第五移位寄存器和所述第七移位寄存器均还包括第一端，所述第二移位寄存器、所述 第四移位寄存器、所述第六移位寄存器和所述第八移位寄存器均还包括第二端，其中， 在每级第一重复单元中，所述第一晶体管的漏极电连接于所述第一信号线，栅极电连 接于第一控制线，源极电连接于所述第一端； 在每级第二重复单元中，所述第二晶体管的漏极电连接于所述第一晶体管的源极， 栅极电连接于第二控制线，所述第二端通过所述第二晶体管的源极电连接于所述第二信号 线. 2D显示时，所述第一控制线控制所述第一晶体管断开，所述第二控制线控制所述第二 晶体管导通； 3D显示时，所述第一控制线还控制所述第一晶体管导通，所述第二控制线控制所述第 二晶体管断开。
8. 如权利要求5-7中任一项所述的TFT阵列基板，其特征在于， 所述第一信号线输出第一扫描前复位信号，用于第一重复单元的扫描前复位，所述第 二信号线输出第二扫描前复位信号，用于第二重复单元的扫描前复位； 或者，所述第一信号线输出恒定的高电平信号，所述第二信号线输出恒定的低电平信 号； 或者，所述第一信号线输出恒定的低电平信号，所述第二信号线输出恒定的高电平信 号； 或者，所述第一信号线输出正扫信号，所述第二信号线也输出正扫信号； 或者，所述第一信号线输出反扫信号，所述第二信号线也输出反扫信号。
9. 如权利要求1所述的TFT阵列基板，其特征在于，所述第一时钟信号线、第二时钟信 号线、第三时钟信号线和第四时钟信号线分别输出第一时钟信号、第二时钟信号、第三时钟 信号与第四时钟信号，所述第一时钟信号与所述第三时钟信号互为反相信号，所述第二时 钟信号与所述第四时钟信号互为反相信号。
10. 如权利要求3所述的TFT阵列基板，其特征在于，所述第一时钟信号线、第二时钟信 号线、第三时钟信号线和第四时钟信号线分别输出第一时钟信号、第二时钟信号、第三时钟 信号与第四时钟信号，所述第五时钟信号线、第六时钟信号线、第七时钟信号线和第八时 钟信号线分别输出第五时钟信号、第六时钟信号、第七时钟信号与第八时钟信号，所述第一 时钟信号与所述第三时钟信号互为反相信号，所述第二时钟信号与所述第四时钟信号互为 反相信号，所述第五时钟信号与所述第七时钟信号互为反相信号，所述第六时钟信号与所 述第八时钟信号互为反相信号。
11. 如权利要求4所述的TFT阵列基板，其特征在于，所述第一时钟信号线、第二时钟信 号线、第三时钟信号线和第四时钟信号线分别输出第一时钟信号、第二时钟信号、第三时钟 信号与第四时钟信号，所述第五时钟信号线、第六时钟信号线、第七时钟信号线和第八时钟 信号线分别输出第五时钟信号、第六时钟信号、第七时钟信号与第八时钟信号，所述第九时 钟信号线、第十时钟信号线、第十一时钟信号线和第十二时钟信号线分别输出第九时钟信 号、十时钟信号、第十一时钟信号与第十二时钟信号，所述第十三时钟信号线、第十四时钟 信号线、第十五时钟信号线和第十六时钟信号线分别输出第十三时钟信号、第十四时钟信 号、第十五时钟信号与第十六时钟信号，所述第一时钟信号与所述第三时钟信号互为反相 信号，所述第二时钟信号与所述第四时钟信号互为反相信号，所述第五时钟信号与所述第 七时钟信号互为反相信号，所述第六时钟信号与所述第八时钟信号互为反相信号，所述第 九时钟信号与所述第十一时钟信号互为反相信号，所述第十时钟信号与所述第十二时钟信 号互为反相信号，所述第十三时钟信号与所述第十五时钟信号互为反相信号，所述第十四 时钟信号与所述第十六时钟信号互为反相信号。
12. 如权利要求1所述的TFT阵列基板，其特征在于， 所述第一移位寄存器还包括第一清零端，所述第二移位寄存器还包括第二清零端，其 中， 第1?（m-1)级第一重复单元中，第k级第一重复单元中的所述第一移位寄存器的第 一清零端电连接于所述第k+Ι级第一重复单元中的所述第一移位寄存器的第一输出端； 第1?（n-1)级第二重复单元中，第k级第二重复单元中的所述第二移位寄存器的第 二清零端电连接于所述第k+Ι级第二重复单元中的所述第二移位寄存器的第二输出端；k 为正整数，1《k《m-l，l《k《n-1。
13. 如权利要求3所述的TFT阵列基板，其特征在于， 所述第一移位寄存器还包括第一清零端，所述第二移位寄存器还包括第二清零端，所 述第三移位寄存器还包括第三清零端，所述第四移位寄存器还包括第四清零端，其中， 第1?（m-1)级第一重复单元中，第k级第一重复单元中的所述第一移位寄存器的第 一清零端电连接于所述第k+Ι级第一重复单元中的所述第一移位寄存器的第一输出端，第 k级第一重复单元中的所述第三移位寄存器的第三清零端电连接于所述第k+Ι级第一重复 单元中的所述第三移位寄存器的第三输出端； 第1?（n-1)级第二重复单元中，第k级第二重复单元中的所述第二移位寄存器的第 二清零端电连接于所述第k+Ι级第二重复单元中的所述第二移位寄存器的第二输出端，第 k级第二重复单元中的所述第四移位寄存器的第四清零端电连接于所述第k+Ι级第二重复 单元中的所述第四移位寄存器的第四输出端；k为正整数，1《k《m-l，l《k《n-1。
14. 如权利要求4所述的TFT阵列基板，其特征在于， 所述第一移位寄存器还包括第一清零端，所述第二移位寄存器还包括第二清零端，所 述第三移位寄存器还包括第三清零端，所述第四移位寄存器还包括第四清零端，所述第五 移位寄存器还包括第五清零端，所述第六移位寄存器还包括第六清零端，所述第七移位寄 存器还包括第七清零端，所述第八移位寄存器还包括第八清零端，其中， 第1?（m-1)级第一重复单元中，第k级第一重复单元中的所述第一移位寄存器的第 一清零端电连接于所述第k+Ι级第一重复单元中的所述第一移位寄存器的第一输出端，第 k级第一重复单元中的所述第三移位寄存器的第三清零端电连接于所述第k+Ι级第一重复 单元中的所述第三移位寄存器的第三输出端，第k级第一重复单元中的所述第五移位寄存 器的第五清零端电连接于所述第k+Ι级第一重复单元中的所述第五移位寄存器的第五输 出端，第k级第一重复单元中的所述第七移位寄存器的第七清零端电连接于所述第k+Ι级 第一重复单元中的所述第七移位寄存器的第七输出端； 第1?（n-1)级第二重复单元中，第k级第二重复单元中的所述第二移位寄存器的第 二清零端电连接于所述第k+Ι级第二重复单元中的所述第二移位寄存器的第二输出端，第 k级第二重复单元中的所述第四移位寄存器的第四清零端电连接于所述第k+Ι级第二重复 单元中的所述第四移位寄存器的第四输出端，第k级第二重复单元中的所述第六移位寄存 器的第六清零端电连接于所述第k+Ι级第二重复单元中的所述第六移位寄存器的第六输 出端，第k级第二重复单元中的所述第八移位寄存器的第八清零端电连接于所述第k+Ι级 第二重复单元中的所述第八移位寄存器的第八输出端；k为正整数，1《k《m-l，l《k《n-1。
15. 如权利要求1所述的TFT阵列基板，其特征在于， 第2-第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输 入端电连接于所述第i-Ι级第一重复单元中的所述第一移位寄存器的第一输出端； 第2-第η级第二重复单元中，第i级第二重复单元中的所述第二移位寄存器的第二 输入端电连接于所述第i-Ι级第二重复单元中的所述第二移位寄存器的第二输出端。
16. 如权利要求3所述的TFT阵列基板，其特征在于， 第2-第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输 入端电连接于所述第i-Ι级第一重复单元中的所述第一移位寄存器的第一输出端；第i级 第一重复单元中的所述第三移位寄存器的第三输入端电连接于所述第i-ι级第一重复单 元中的所述第三移位寄存器的第三输出端； 第2-第η级第二重复单元中，第i级第二重复单元中的所述第二移位寄存器的第二输 入端电连接于所述第i-Ι级第二重复单元中的所述第二移位寄存器的第二输出端；第i级 第二重复单元中的所述第四移位寄存器的第四输入端电连接于所述第i-Ι级第二重复单 元中的所述第四移位寄存器的第四输出端。
17. 如权利要求4所述的TFT阵列基板，其特征在于， 第2-第m级第一重复单元中，第i级第一重复单元中的所述第一移位寄存器的第一输 入端电连接于所述第i-Ι级第一重复单元中的所述第一移位寄存器的第一输出端；第i级 第一重复单元中的所述第三移位寄存器的第三输入端电连接于所述第i-Ι级第一重复单 元中的所述第三移位寄存器的第三输出端；第i级第一重复单元中的所述第五移位寄存器 的第五输入端电连接于所述第i-Ι级第一重复单元中的所述第五移位寄存器的第五输出 端；第i级第一重复单元中的所述第七移位寄存器的第七输入端电连接于所述第i-Ι级第 一重复单元中的所述第七移位寄存器的第七输出端； 第2-第η级第二重复单元中，第i级第二重复单元中的所述第二移位寄存器的第二输 入端电连接于所述第i-Ι级第二重复单元中的所述第二移位寄存器的第二输出端；第i级 第二重复单元中的所述第四移位寄存器的第四输入端电连接于所述第i-Ι级第二重复单 元中的所述第四移位寄存器的第四输出端；第i级第二重复单元中的所述第六移位寄存器 的第六输入端电连接于所述第i-Ι级第二重复单元中的所述第六移位寄存器的第六输出 端；第i级第二重复单元中的所述第八移位寄存器的第八输入端电连接于所述第i-Ι级第 二重复单元中的所述第八移位寄存器的第八输出端。
18. -种显不面板，包括权利要求1-17中任一项所述的TFT阵列基板。
19. 一种显示装置，包括权利要求1-17中任一项所述的TFT阵列基板。
【文档编号】G11C19/28GK104103229SQ201410309405
【公开日】2014年10月15日 申请日期:2014年6月30日 优先权日:2014年6月30日
【发明者】温琳, 李洪, 游帅 申请人:上海天马微电子有限公司, 天马微电子股份有限公司