易失性/非易失性SRAM器件的制作方法

i.优先权要求本申请要求共同拥有的于2014年12月22日提交的美国非临时专利申请no.14/579,891的优先权，该非临时专利申请的内容通过援引全部明确纳入于此。ii.领域本公开一般涉及电子设备，诸如存储器器件。iii.相关技术描述电子设备可包括存储信息(诸如指令和数据)的存储器器件。存储器器件的示例包括易失性存储器件(诸如静态随机存取存储器(sram)器件)以及非易失性存储器件(诸如基于电阻的存储器件或只读存储器(rom)器件)。在一些情况下，电子设备可将信息从较慢的非易失性存储器(例如，从rom器件)加载到较快的易失性存储器中(例如，sram器件中)以在设备操作期间实现对信息的较快存取。易失性存储器件通常在掉电事件之际丢失信息。例如，sram存储元件可包括存储电压(代表高逻辑值或低逻辑值)的一对交叉耦合的反相器，该电压在对该sram存储元件供电的电源电压被中断或断开时丢失。为了保留易失性存储器器件处的数据，一些设备包括连接到该易失性存储器器件的电池或非易失性存储器器件。然而，这些技术的实现可能是昂贵的。例如，可使用附加掩模在位于sram器件上的一个或多个电路层中制造基于电阻的存储元件。附加掩模的使用引起附加成本。iv.概述根据本公开的静态随机存取存储器(sram)器件可使用偏置电压来编程，以使该sram器件即使在断开电源电压之后还“偏好”特定状态(例如，基于移位晶体管阈值电压)。为了解说，使用相对小的工艺技术(例如，16纳米工艺)来制造的晶体管的阈值电压之间的差异(或“失配”)可诸如通过在sram器件处创建稍微“优选”状态而影响该sram器件的操作。由于阈值电压失配，sram器件会比逻辑“1”状态更容易被编程为逻辑“0”状态(或反之亦然)。由此，sram器件会比逻辑“1”状态更易感于逻辑“0”状态并且由此会“偏好”逻辑“0”状态(或反之亦然)。某些常规sram器件可尝试避免或缓解阈值电压失配(例如，通过尝试增加sram器件的物理对称性)。根据本公开，可诸如通过用强偏置电压过驱动sram器件以增加sram器件对特定状态的易感性(susceptibility)(或偏好)，来增加阈值电压失配以在sram器件处创建非易失性(或“优选”)状态。在施加强偏置电压之后，该状态可在电源从sram器件中断或断开之后被保留在sram器件处。在后续上电之后，可使用感测操作(诸如通过增加(或“斜升”)sram器件处的电源电压)来感测该状态。基于阈值电压失配，斜升电源电压可基于在施加强偏置电压之后sram器件“偏好”哪个状态来诱发sram器件处的状态(例如，通过使sram器件具有逻辑“0”状态而不是逻辑“1”状态，或反之亦然)。由此，非易失性状态可被编程到sram器件而无需与电池或非易失性存储元件的附加电路层相关联的成本和复杂性。在一特定示例中，一种操作sram存储元件的方法包括：在掉电事件之前将一值编程到所述sram存储元件。所述方法进一步包括：响应于在所述掉电事件之后在所述sram存储元件处的上电事件，增加所述sram存储元件的电源电压并感测所述sram存储元件的状态，以确定在所述掉电事件之前被编程到所述sram存储元件的所述值。在另一特定示例中，一种装置包括：sram存储元件以及耦合到所述sram存储元件的控制电路系统。所述控制电路系统被配置成：在掉电事件之前将一值编程到所述sram存储元件。所述控制电路系统被进一步配置成：响应于在所述掉电事件之后在所述sram存储元件处的上电事件，增加所述sram存储元件的电源电压并感测所述sram存储元件的状态，以确定在所述掉电事件之前被编程到所述sram存储元件的所述值。在另一特定示例中，一种装备包括：用于存取sram存储元件的装置。所述装备进一步包括用于进行以下操作的装置：在掉电事件之前将一值编程到所述sram存储元件，响应于在所述sram存储元件处的上电事件，增加所述sram存储元件的电源电压，并在增加所述电源电压之后感测所述sram存储元件的状态以确定在所述掉电事件之前被编程到所述sram存储元件的所述值。在另一特定示例中，一种计算机可读介质存储可由处理器执行以发起或控制操作的指令。所述操作包括：存取数据文件，所述数据文件指示对应于半导体器件的设计信息。所述操作进一步包括：根据所述设计信息来制造所述半导体器件。所述半导体器件包括：sram存储元件以及耦合到所述sram存储元件的控制电路系统。所述控制电路系统被配置成：在掉电事件之前将一值编程到所述sram存储元件。所述控制电路系统被进一步配置成：响应于在所述掉电事件之后在所述sram存储元件处的上电事件，增加所述sram存储元件的电源电压并确定在所述掉电事件之前被编程到所述sram存储元件的所述值。由所公开的各实施例中的至少一个实施例提供的一个特定优点在于，非易失性状态可被编程到sram器件而无需与电池或非易失性存储元件的附加电路层相关联的成本和复杂性。本公开的其他方面、优点和特征将在阅读了整个申请后变得明了，整个申请包括以下章节：附图简述、详细描述、以及权利要求书。v.附图简述图1是描绘了包括静态随机存取存储器(sram)存储元件的器件的解说性示例的图；图2是描绘了操作sram存储元件(诸如图1的sram存储元件)的解说性方法的流程图。图3是包括sram存储元件(诸如图1的sram存储元件)的电子设备的解说性示例的框图。图4是用于制造包括sram存储元件(诸如图1的sram存储元件)的电子设备的制造过程的特定解说性实施例的数据流图。vi.详细描述参照图1，描绘了一种器件的特定解说性实施例并将其一般地标示为100。在一特定实现中，器件100是使用16纳米(nm)或更小的制造工艺(诸如使用16nm互补金属氧化物半导体(cmos)制造工艺和/或16nm鳍式场效应晶体管(finfet)制造工艺)来制造的。作为解说性示例，器件100可包括静态随机存取存储器(sram)存储元件101，其可被实现在sram存储元件的阵列内。sram存储元件101可包括一对交叉耦合的反相器。例如，在图1中，sram存储元件101包括由耦合到n型金属氧化物半导体场效应晶体管(nmosfet)110(例如，第一下拉晶体管)的p型金属氧化物半导体场效应晶体管(pmosfet)106(例如，第一上拉晶体管)形成的第一反相器。sram存储元件101进一步包括由耦合到nmosfet112(例如，第二下拉晶体管)的pmosfet108(例如，第二上拉晶体管)形成的第二反相器。pmosfet106和nmosfet110可经由节点102耦合。例如，pmosfet106和nmosfet110的漏极端子可耦合到节点102。pmosfet108和nmosfet112可经由节点104耦合。例如，pmosfet108和nmosfet112的漏极端子可耦合到节点104。pmosfet106、108可经由节点114耦合。例如，pmosfet106、108的源极端子可耦合到节点114。nmosfet110、112可经由节点116耦合。例如，nmosfet110、112的源极端子可耦合到节点116。pmosfet106可包括耦合到节点122的体端子，并且pmosfet108可包括耦合到节点124的体端子。sram存储元件101可进一步包括一个或多个存取晶体管。例如，器件100包括存取晶体管118和存取晶体管120。在图1的示例中，sram存储元件101具有六晶体管(6t)配置。根据进一步的实施例，sram存储元件101可以是与图1的示例不同的配置(例如，存储元件可包括与图1的示例中所解说的不同数目的晶体管，诸如比图1的示例更多的晶体管或比图1的示例更少的晶体管)。器件100进一步包括字线130、字线132、位线134、以及位线136。存取晶体管118耦合到字线130和位线134。存取晶体管120耦合到字线132和位线136。器件100进一步包括控制电路系统，诸如易失性/非易失性sram控制电路系统170。易失性/非易失性sram控制电路系统170可耦合到节点114、116、122、124、字线130、132、以及位线134、136。易失性/非易失性sram控制电路系统170可被配置成：在器件100的操作期间生成偏置电压144、146、152、154、160、162、164和166。例如，偏置电压144可以是由易失性/非易失性sram控制电路系统170提供给sram存储元件101的电源电压(例如，vdd)。作为另一示例，偏置电压146可以是由易失性/非易失性sram控制电路系统170提供给sram存储元件101的接地或参考电压(例如，vss)。在一特定实施例中，sram器件包括第一组sram存储元件(例如，第一子阵列)和第二组sram存储元件(例如，第二子阵列)。第一组sram存储元件可用作易失性存储，并且第二组sram存储元件可用作非易失性存储(例如，可重写非易失性存储或不可重写非易失性存储)。取决于特定的实现和操作模式，sram存储元件101可用作易失性存储元件和/或用作非易失性存储元件。例如，sram存储元件101可从易失性存储模式调整到非易失性存储模式(并且反之亦然)。在器件100的操作期间，易失性/非易失性sram控制电路系统170可基于特定的操作模式来偏置sram存储元件101。例如，易失性/非易失性sram控制电路系统170可基于非易失性操作模式或易失性(或“标称”)操作模式来偏置sram存储元件101。在非易失性操作模式期间，易失性/非易失性sram控制电路系统170可应用非易失性操作偏置方案171，非易失性操作偏置方案171可包括第一偏置方案(例如，置位操作偏置方案172)、第二偏置方案(例如，复位操作偏置方案174)、以及第三偏置方案(例如，感测操作偏置方案176)。在易失性操作模式期间，易失性/非易失性sram控制电路系统170可向sram存储元件101应用易失性操作偏置方案178。可使用置位操作偏置方案172来发起置位操作以设置器件100的第一状态。设置第一状态可使器件100具有针对第一值(例如，逻辑“0”值)的易感性(或“偏好”)。第一值是非易失性的并且可被感测(例如，在包括器件100的电子设备上电之际)。为了设置第一状态，偏置电压可被选择性地施加于器件100以“过驱动”一个或多个晶体管栅极端子以创建或增加器件100的各晶体管的阈值电压之间的“失配”(例如，通过引起晶体管栅极氧化物区的物理变化和/或通过在晶体管栅极氧化物区中捕获电子)。例如，可选择偏置电压144、146、152、154、160、162、164和166的值以创建或增加阈值电压失配。为了进一步解说，表1解说了可与置位操作偏置方案172相关联的示例参数。应当领会，偏置电压的特定值可取决于特定应用(例如，作为解说性示例，基于特定的制造工艺、器件材料、配置、以及操作温度范围)。表1信号极性/电压(v)偏置电压144正(例如，+1v)偏置电压146负(例如，-1v)偏置电压152正(例如，+1v)偏置电压1540v偏置电压160正(例如，+1.5v)偏置电压1620v偏置电压164正(例如，+1v)偏置电压166负(例如，-1v)节点102处的电压正(例如，+1v)节点104处的电压负(例如，-1v)在表1的示例偏置方案中，偏置电压152、160和164可对应于“强”偏置电压。例如，在电源电压(vdd)是大约0.85v的实现中，偏置电压152、160和164超过电源电压。在替换的实现中，强偏置电压可大于1v或1.5v(例如，作为解说性示例，2v或3v)。在某些偏置条件下(诸如表1的示例偏置方案)，器件100处的置位操作可创建或增加由pmosfet106和nmosfet110形成的第一反相器与由pmosfet108和nmosfet112形成的第二反相器之间的失配。为了解说，使用表1的示例偏置方案来执行的置位操作可增加pmosfet106的阈值电压(例如，增加大约50mv)，可减小nmosfet110的阈值电压(例如，减小大约50mv)，可减小pmosfet108的阈值电压(例如，减小大约50mv)，并且可增加nmosfet112的阈值电压(例如，增加大约50mv)。在该情形中，在基于置位操作偏置方案172进行编程之后，器件100可“偏好”第一值(例如，逻辑“0”值)。可使用复位操作偏置方案174来发起复位操作以设置器件100的第二状态，其可使器件100具有针对第二值(例如，逻辑“1”值)的易感性(或“偏好”)。第二值可被感测(例如，在包括器件100的电子设备上电之际)。为了设置第二状态，偏置电压可被选择性地施加于器件100以“过驱动”一个或多个晶体管栅极端子以创建或增加器件100的各晶体管的阈值电压之间的“失配”(例如，通过引起晶体管栅极氧化物区的物理变化和/或通过在晶体管栅极氧化物区中捕获电子)。例如，可选择偏置电压144、146、152、154、160、162、164和166的值以创建或增加阈值电压失配。为了进一步解说，表2解说了可与复位操作偏置方案174相关联的示例参数。应当领会，偏置电压的特定值可取决于特定应用(例如，作为解说性示例，基于特定的制造工艺、器件材料、配置、以及操作温度范围)。表2信号极性/电压(v)偏置电压144正(例如，+1v)偏置电压146负(例如，-1v)偏置电压1520v偏置电压154正(例如，+1v)偏置电压1600v偏置电压162正(例如，+1.5v)偏置电压164负(例如，-1v)偏置电压166正(例如，+1v)节点102处的电压负(例如，-1v)节点104处的电压正(例如，+1v)在表2的示例偏置方案中，偏置电压154、162和166可对应于“强”偏置电压。例如，在电源电压(vdd)是大约0.8v的实现中，偏置电压154、162和166超过电源电压。在替换的实现中，强偏置电压可大于1v或1.5v(例如，作为解说性示例，2v或3v)。在某些偏置条件下(诸如表2的示例偏置方案)，器件100处的复位操作可创建或增加由pmosfet106和nmosfet110形成的第一反相器与由pmosfet108和nmosfet112形成的第二反相器之间的失配。为了解说，使用表2的示例偏置方案来执行的复位操作可减小pmosfet106的阈值电压(例如，减小大约50mv)，可增加nmosfet110的阈值电压(例如，增加大约50mv)，可增加pmosfet108的阈值电压(例如，增加大约50mv)，并且可减小nmosfet112的阈值电压(例如，减小大约50mv)。在该情形中，器件100可“偏好”第二值(例如，逻辑“1”值)。可使用相对短历时的脉冲信号来执行置位操作和复位操作以避免对sram存储元件101的损害(例如，以避免对sram存储元件101的各晶体管的栅极电介质区的损害)。在一特定实施例中，置位操作偏置方案172和复位操作偏置方案174可被应用达大约10毫秒(ms)或更短(例如，作为解说性示例，大约1ms)。在该示例中，易失性/非易失性sram控制电路系统170可包括一个或多个脉冲发生器电路，其被配置成生成具有特定电压(或脉冲“高度”)和/或特定历时(或脉冲“宽度”)的一个或多个脉冲。通过使用置位操作或复位操作向器件100写入一值(例如，逻辑“0”值或逻辑“1”值)，可创建可使用感测操作来感测的“优选”状态。该优选状态可用于在包括器件100的电子设备处存储非易失性信息。例如，在向器件100写入该值之后，在电子设备处可发生掉电事件。在电子设备处上电之际，可使用感测操作偏置方案176来执行感测操作以感测该值(例如，以确定在掉电事件之前是逻辑“0”还是逻辑“1”被写入器件100)。结合感测操作偏置方案176，感测操作可包括将偏置电压160、162设置成低电压(例如，0v)，其可停用存取晶体管118、120。偏置电压146、152和154在感测操作期间也可被设置成低电压(例如，0v)，并且偏置电压164、166可被移除(例如，以使位线134、136“浮置”)。在感测操作期间可逐渐增加(或“斜升”)偏置电压144。作为解说性示例，偏置电压144可在特定的时间历时(例如，作为解说性示例，100ms)期间从接地电势(例如，0v)斜升到电源电压电平(例如，0.85v)，同时存取晶体管118、120被停用。基于器件100的优选状态，节点102、104中的一个节点可在节点102、104中的另一节点之前被上拉到电源电压，以“恢复”在掉电事件之前被写入器件100的值。在增加偏置电压144以“恢复”值之后，存取晶体管118、120可被激活以实现对该值的感测。例如，偏置电压160、162可被增加到电源电压电平(例如，0.85v)。基于由器件100所存储的值(例如，逻辑“0”值或逻辑“1”值)，位线134、136中的一者可被激活(例如，可具有逻辑“1”值)，其指示在掉电事件之前被写入器件100的值。取决于特定的实现，sram存储元件101可用作可重写存储元件(即，多次可编程存储元件)或者用作不可重写存储元件(即，单次可编程存储元件)，诸如只读存储器(rom)存储元件或一次可编程(otp)存储元件。在不可重写实现中，图1中所解说的一个或多个偏置方案可被省略(例如，置位操作偏置方案172和/或复位操作偏置方案174可被省略)。在可重写实现中，非易失性sram存储元件可与特定的循环耐久性相关联。作为解说性示例，非易失性sram存储元件可具有大约100至300次置位/复位操作循环的循环耐久性。在该示例中，非易失性sram存储元件的非易失性数据存储可靠性在100至300次置位/复位操作循环之后可降至低于可靠性阈值。在一特定实施例中，易失性/非易失性sram控制电路系统170可包括跟踪(或逼近)置位/复位操作循环的次数的一个或多个计数器。当计数器的值满足可靠性阈值时，易失性/非易失性sram控制电路系统170可将非易失性sram存储元件重配置为易失性sram存储元件(例如，通过将sram存储元件101的操作从非易失性操作偏置方案171调整到易失性操作偏置方案178)。在一些实现中，在制造期间可向非易失性sram存储元件应用一个或多个过程以改善非易失性sram存储元件处的状态保留。作为解说性示例，可执行高温保留过程以增加施加强栅极偏置之后的状态保留，诸如通过使用15小时125摄氏度(℃))烘焙过程。在该示例中，高温保留过程可诸如通过临时“硬化”晶体管栅极氧化物区并通过“冷却”晶体管栅极氧化物区中的电子来将特性“烘焙”到sram存储元件中。在一些情形中，高温保留过程可通过施加强的反向栅极偏置(例如，以释放被捕获在晶体管栅极氧化物区中的电子)而被“反向”。由此，在器件100的制造期间，可向器件100应用一个或多个过程以改变sram存储元件101的操作特性，诸如通过改变sram存储元件101的各晶体管的阈值电压(和/或通过增加与sram存储元件101的各晶体管相关联的阈值电压“失配”)。参照图1所描述的示例置位操作、复位操作和感测操作解说了值可以按非易失性的方式被存储在器件100处。有利地，值可以按非易失性的方式被存储而无需使用电池且无需使用外部(或“备用”)存储器，这可降低电子设备的成本和复杂性。例如，可避免用于创建非易失性存储元件层的一个或多个制造掩模，从而减小电子设备的制造成本。此外，可通过使用相同的制造过程制造易失性和非易失性sram存储元件来降低制造成本。例如，易失性和非易失性sram存储元件可具有可使用共同的制造过程(而不是针对易失性和非易失性存储器件使用分开的制造过程)来制造的共同物理结构。在一些情形中，器件100结合与易失性操作偏置方案178相关联的易失性操作模式可用作易失性存储。在一些实现中，为了从非易失性操作模式切换到易失性操作模式，可向器件100的一个或多个晶体管施加反向栅极偏置，以使由施加强栅极偏置引起的阈值电压的变化“反向”(例如，以降低各晶体管的阈值电压失配以使器件100处针对特定值的偏好“反向”)。例如，可施加偏置电压164、166中的一者(同时存取晶体管118、120中的一者经由偏置电压160、162中的一者被激活)以向器件100写入逻辑“0”值或逻辑“1”值。为了感测该值，存取晶体管118、120可经由偏置电压160、162被激活，同时位线134、136“浮置”。由此，器件100可用作易失性和非易失性存储。将器件100用于易失性存储(例如，在sram存储元件101的第一操作模式期间)和非易失性存储(例如，在sram存储元件101的第二操作模式期间)可降低电子设备的成本和复杂性(例如，通过实现将单个存储器用于易失性和非易失性存储两者)。取决于特定的应用，器件100的操作模式(例如，易失性或非易失性)可由耦合到器件100的处理器、控制器、主机或其他器件(图1中未示出)来确定。参照图2，描绘了操作静态随机存取存储器(sram)存储元件的解说性方法并将其一般地标示为200。作为解说性示例，sram存储元件可对应于sram存储元件101。图2中所解说的方法200可对应于参照图1所描述的感测操作。可由图1的易失性/非易失性sram控制电路系统170来执行、发起或控制方法200的一个或多个操作。方法200包括：在201处，在掉电事件之前将一值编程到sram存储元件。作为示例，该值可以是结合使用置位操作偏置方案172来执行的置位操作被编程到sram存储元件的逻辑“0”值。作为另一示例，该值可以是结合使用复位操作偏置方案174来执行的复位操作被编程到sram存储元件的逻辑“1”值。方法200进一步包括：在202处，响应于在掉电事件之后在sram存储元件处的上电事件，增加sram存储元件的电源电压。例如，电源电压可对应于偏置电压144，并且易失性/非易失性sram控制电路系统170可响应于上电事件而向节点114施加偏置电压144。在一特定实施例中，易失性/非易失性sram控制电路系统170被配置成：诸如通过将偏置电压144从接地或参考电压电平(vss)增加到电源电压电平(vdd)，来将电源电压从低电压电平逐渐增加(或“斜升”)到电源电压电平。方法200进一步包括：在204处，响应于上电事件，感测sram存储元件的状态以确定在掉电事件之前被编程到sram存储元件的值。例如，在向节点114施加偏置电压144之后，易失性/非易失性sram控制电路系统170可向字线130、132施加偏置电压160、162以激活存取晶体管118、120。在激活存取晶体管118、120之后，易失性/非易失性sram控制电路系统170可确定位线134、136中的哪一位线被激活(例如，通过检测耦合到sram存储元件101的位线的电压(或电流)，诸如通过确定位线134、136中的哪一位线具有比位线134、136中的另一位线更高的电压(或电流))。为了进一步解说，该状态可对应于sram存储元件101对该值的易感性(例如，针对该值的“偏好”)。可通过增加sram存储元件101的各晶体管之间的阈值电压差异(在领先于上电事件的掉电事件之前)创建易感性。例如，增加阈值电压差异可包括：用第一偏置电压(例如，偏置电压152)来偏置sram存储元件101的第一晶体管(例如，pmosfet106)的第一体端子和/或用不同于第一偏置电压的第二偏置电压(例如，偏置电压154)来偏置sram存储元件的第二晶体管(例如，pmosfet108)的第二体端子。在至少一个示例中，第一偏置电压是正电压，并且第二偏置电压是接地电压。例如，表1解说了对于置位操作，偏置电压152可以是正电压，并且偏置电压154可以是接地电压。在另一示例中，第一偏置电压是接地电压，并且第二偏置电压是正电压。例如，表2解说了对于复位操作，偏置电压152可以是接地电压，并且偏置电压154可以是正电压。由此，易感性可对应于与置位操作相关联的第一逻辑值(例如，逻辑1值)或者与复位操作相关联的第二逻辑值(例如，逻辑0值)。方法200解说了信息可以按非易失性的方式被存储在sram存储元件处而无需使用电池或分开的非易失性存储器器件。例如，可通过创建对指示一值的状态的易感性来将该值(非易失性逻辑值)写入sram存储元件。为了在功率循环(掉电和上电)之后恢复该值，可增加电源电压以诱发sram存储元件处的该状态，并且可感测该状态以确定该值。因此，诸如通过避免使用与分开的非易失性存储器器件相关联的附加集成电路层和/或附加制造掩模，可降低电子设备的成本和复杂性。可由硬件设备(诸如处理单元)来发起、控制或执行方法200的一个或多个操作。例如，取决于特定实现，易失性/非易失性sram控制电路系统170可包括现场可编程门阵列(fpga)器件、专用集成电路(asic)、处理单元(诸如中央处理单元(cpu))、数字信号处理器(dsp)、控制器、另一硬件设备、固件设备、或者其组合。参照图3，描绘了一种电子设备的特定解说性实施例的框图并将其一般地标示为300。电子设备300可对应于移动设备(例如，蜂窝电话)、计算机(例如，膝上型计算机、平板计算机、或台式计算机)、机顶盒、娱乐单元、导航设备、个人数字助理(pda)、电视机、调谐器、无线电(例如，卫星无线电)、音乐播放器(例如，数字音乐播放器和/或便携式音乐播放器)、视频播放器(例如，数字视频播放器，诸如数字视频盘(dvd)播放器和/或便携式数字视频播放器)、另一电子设备、或者其组合。作为解说性示例，电子设备300包括处理器310，诸如数字信号处理器(dsp)、中央处理单元(cpu))、和/或图形处理单元(gpu)。处理器310可执行指令368。电子设备300可进一步包括一个或多个存储器器件，诸如静态随机存取存储器(sram)器件332。sram器件332耦合到处理器310。sram器件332包括易失性sram存储350、非易失性sram存储352、以及易失性/非易失性sram控制电路系统354。sram器件332可包括图1的器件100。例如，易失性/非易失性sram控制电路系统354可对应于图1的易失性/非易失性sram控制电路系统170。取决于sram器件332的特定配置和操作模式，图1的sram存储元件101可用作易失性或非易失性存储。例如，在第一配置中，sram存储元件101可被集成在非易失性sram存储352内并且可用作非易失性存储。在第二配置中，sram存储元件101可被集成在易失性sram存储350内并且可用作易失性存储。在一些实现中，处理器310可操作用于：诸如通过向易失性/非易失性sram控制电路系统354发出命令以将非易失性sram存储352的一个或多个sram存储元件“重新指派”给易失性sram存储350(或反之亦然)，来调整sram器件332的配置。命令可指定非易失性操作偏置方案171(用于非易失性操作)或易失性操作偏置方案178(用于易失性操作)。为了解说，如果易失性sram存储350的可用存储大小无法满足存储大小阈值，则处理器310可将一个或多个sram存储元件从非易失性sram存储352“重新指派”给易失性sram存储350(例如，以通过增加易失性存储(其可用作高速的高速缓存)来改善器件性能)。在另一示例中，如果非易失性sram存储352的可用存储大小无法满足存储大小阈值，则处理器310可将一个或多个sram存储元件从易失性sram存储350“重新指派”给非易失性sram存储352(例如，响应于在电子设备300处发起掉电事件，以便实现将数据从易失性sram存储350转移到非易失性sram存储352)。由此，可在电子设备300的操作期间(例如，由处理器310)调整易失性sram存储350和非易失性sram存储352的配置(例如，存储大小)。图3还示出了耦合到处理器310和显示器328的显示控制器326。编码器/解码器(codec)334也可被耦合到处理器310。扬声器336和话筒338可耦合到codec334。图3还指示无线接口340(诸如无线控制器和/或收发机)可耦合到处理器310和天线342。在一特定实施例中，处理器310、显示控制器326、sram器件332、codec334、以及无线接口340被包括在系统级封装或片上系统设备322中。此外，输入设备330和电源344可耦合到片上系统设备322。此外，在一特定实施例中，如图3中所解说的，显示器328、输入设备330、扬声器336、话筒338、天线342和电源344在片上系统设备322外部。然而，显示器328、输入设备330、扬声器336、话筒338、天线342和电源344中的每一者可耦合到片上系统设备322的组件(诸如耦合到接口或控制器)。结合所描述的实施例，一种装置包括sram存储元件(例如，sram存储元件101)以及耦合到该sram存储元件的控制电路系统(例如，易失性/非易失性sram控制电路170、354中的任何一者)。控制电路系统被配置成：在掉电事件之前将一值(例如，逻辑“1”值或逻辑“0”值)编程到sram存储元件。控制电路系统被进一步配置成：响应于在掉电事件之后在sram存储元件处的上电事件，增加sram存储元件的电源电压(例如，偏置电压144)，并感测sram存储元件的状态(例如，节点102处比节点104处更高的电压，或反之亦然)以确定在掉电事件之前被编程到sram存储元件的值。在另一特定示例中，一种装备包括用于存取sram存储元件(例如，sram存储元件101)的装置(例如，字线130、132或位线134、136中的任何一者)。该装备进一步包括用于进行以下操作的装置(例如，易失性/非易失性sram控制电路170、354中的任何一者)：在掉电事件之前将一值(例如，逻辑“1”值或逻辑“0”值)编程到sram存储元件；响应于在掉电事件之后在sram存储元件处的上电事件，增加sram存储元件的电源电压(例如，偏置电压144)，并在增加电源电压之后感测sram存储元件的状态(例如，节点102处比节点104处更高的电压，或反之亦然)以确定在掉电事件之前被编程到sram存储元件的值。前述公开的器件和功能性可使用计算机文件(例如，rtl、gdsii、gerber等)来设计和表示。计算机文件可被存储在计算机可读介质上。一些或全部此类文件可被提供给基于此类文件来制造器件的制造处理者。结果得到的产品包括晶片，其随后被切割为管芯并被封装成集成电路(或“芯片”)。芯片随后被用在电子设备中，诸如图3的电子设备300。图4描绘了电子设备制造过程400的特定解说性实施例。参照图4，电子设备制造过程400可包括：诸如在研究计算机406处接收物理器件信息402。物理器件信息402可包括表示器件(诸如图1的器件100和/或图3的sram器件332)的至少一个物理性质的设计信息。例如，物理器件信息402可包括经由耦合到研究计算机406的用户接口404输入的物理参数、材料特性、以及结构信息。研究计算机406包括处理器408，诸如一个或多个处理核。处理器408耦合到计算机可读介质，诸如存储器410。存储器410可存储计算机可读指令，其可由处理器408执行以变换物理器件信息402以遵循某一文件格式并生成库文件412。库文件412可包括至少一个包括经变换的设计信息的数据文件。例如，库文件412可指定包括图1的器件100和/或图3的sram器件332的器件的库。库文件412可在设计计算机414处与电子设计自动化(eda)工具420协同使用。设计计算机414包括处理器416，诸如一个或多个处理核。处理器416耦合到存储器418。eda工具420可以包括被存储在存储器418处的处理器可执行指令以使得设计计算机414的用户能够设计包括图1的器件100和/或图3的sram器件332的电路。例如，设计计算机414的用户可经由耦合到设计计算机414的用户接口424来输入电路设计信息422。电路设计信息422可包括表示器件(诸如图1的器件100和/或图3的sram器件332)的至少一个物理性质的设计信息。为了解说，电路设计性质可包括特定电路的标识以及与电路设计中其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示器件(诸如图1的器件100和/或图3的sram器件332)的物理性质的其他信息。设计计算机414可被配置成将电路设计信息422变换成遵循某一文件格式。为了解说，文件格式可包括以分层格式表示关于电路布局的平面几何形状、文本标记、以及其他信息的数据库二进制文件格式，诸如图形数据系统(gdsii)文件格式。设计计算机414可被配置成生成包括经变换的设计信息的数据文件，诸如包括描述图1的器件100和/或图3的sram器件332的信息的gdsii文件426。可在制造过程428处接收gdsii文件426。制造过程428可基于gdsii文件426来制造图1的器件100和/或图3的sram器件332。在一特定实施例中，制造过程428与16nm或更小的半间距相关联。例如，制造过程428可包括16nmcmos制造工艺和/或16nmfinfet制造工艺。gdsii文件426可被提供给掩模制造商430以创建一个或多个掩模，诸如用于与光刻处理联用的掩模，图4中被解说为代表性掩模432。掩模432可在制造过程428期间被用于生成一个或多个晶片433，晶片433可被测试并被分成管芯，诸如代表性管芯436。管芯436可包括图1的器件100和/或图3的sram器件332。在一特定实施例中，制造过程428包括：执行高温保留过程437。例如，高温保留过程437可包括15小时125摄氏度(℃)烘焙过程。可使用处理器434和存储器435来发起或控制制造过程428的操作。存储器435可存储可由处理器434执行的指令。制造过程428可由全自动化或部分自动化的制造系统来实现。例如，制造过程428可以根据调度来自动化。制造系统可包括用于执行一个或多个操作以形成器件的制造装备(例如，处理工具)。例如，作为解说性示例，制造装备可被配置成沉积一种或多种材料、外延生长一种或多种材料、共形地沉积一种或多种材料、施加硬掩模、施加蚀刻掩模、执行蚀刻、执行平坦化、形成栅极堆叠(例如，使用金属栅极工艺)、执行浅沟槽隔离(sti)工艺、和/或执行标准清除1工艺。制造系统可具有分布式架构(例如，层级结构)。例如，该制造系统可包括根据该分布式架构分布的一个或多个处理器(诸如处理器434)、一个或多个存储器(诸如存储器435)、和/或一个或多个控制器。该分布式架构可包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程428的高级部分可由一个或多个处理器(诸如处理器434)发起或控制，并且低级系统可各自包括一个或多个对应控制器或可受其控制。特定低级系统的特定控制器可从特定高级系统接收一个或多个指令(例如，命令)、可向下级模块或处理工具发布子命令、以及可反过来向高级处理器传达状态数据。一个或多个低级系统中的每个低级系统可与一件或多件对应制造装备(诸如一个或多个处理工具)相关联。示例处理工具包括掺杂或沉积工具(例如，分子束外延生长工具、可流动化学气相沉积(fcvd)工具、共形沉积工具、或旋涂式沉积工具)以及移除工具(例如，化学移除工具、活性气体移除工具、氢活性移除工具、或标准清理1移除工具)。在一特定实施例中，该制造系统可包括分布在该制造系统中的多个处理器。例如，低级系统组件的控制器可包括处理器，诸如处理器434。替换地，处理器434可以是该制造系统的高级系统、子系统、或组件的一部分。在另一实施例中，处理器434包括制造系统的各种等级和组件处的分布式处理。结合所描述的实施例，计算机可读介质(例如，存储器435)存储可由处理器(例如，处理器434)执行以发起或控制操作(例如，制造过程428的操作)的指令。这些操作包括：存取指示与半导体器件(例如，器件100和/或sram器件332)相对应的设计信息的数据文件(例如，gdsii文件426)。这些操作进一步包括：根据设计信息(例如，使用制造过程428)来制造半导体器件。半导体器件包括sram存储元件(例如，sram存储元件101)以及耦合到该sram存储元件的控制电路系统(例如，易失性/非易失性sram控制电路系统170、354中的任何一者)。控制电路系统被配置成：在掉电事件之前将一值(例如，逻辑“1”值或逻辑“0”值)编程到sram存储元件。控制电路系统被进一步配置成：响应于在掉电事件之后在sram存储元件处的上电事件，增加sram存储元件的电源电压(例如，偏置电压144)，并感测sram存储元件的状态(例如，节点102处比节点104处更高的电压，或反之亦然)以确定在掉电事件之前被编程到sram存储元件的值。在一特定实施例中，操作进一步包括：对sram存储元件执行高温保留过程，诸如高温保留过程437，其可包括15小时125℃烘焙过程。高温保留过程可改变sram存储元件的一个或多个晶体管(例如，pmosfet106、108中的任何一者和/或nmosfet110、112中的任何一者)的阈值电压。在一特定实施例中，半导体器件是使用与16nm或更小的半间距相关联的制造工艺(例如，16nmcmos制造工艺和/或16nmfinfet制造工艺)来制造的。管芯436可被提供给封装过程438。封装过程438可将管芯436纳入到代表性封装440中。封装440可包括单个管芯(诸如管芯436)或多个管芯，诸如结合系统级封装(sip)安排。封装440可被配置成遵循一个或多个标准或规范，诸如一个或多个电子器件工程联合委员会(jedec)标准。关于封装440的信息可被分发给各个产品设计者(诸如使用存储在计算机446处的组件库)。计算机446可包括耦合到存储器450的处理器448，诸如一个或多个处理核。印刷电路板(pcb)工具可作为处理器可执行指令被存储在存储器450处，以处理经由用户接口444从计算机446的用户接收的pcb设计信息442。pcb设计信息442可包括经封装的器件在电路板上的物理定位信息。经封装的器件可包括图1的器件100和/或图3的sram器件332。计算机446可被配置成变换pcb设计信息442以生成数据文件，诸如gerber文件452。gerber文件452可指示经封装的器件在电路板上的物理定位信息，以及电连接(诸如迹线和通孔)的布局。经封装的器件可包括图1的器件100和/或图3的sram器件332。在其他实施例中，通过变换pcb设计信息442生成的数据文件可具有除gerber格式以外的格式。可在板组装过程454处接收gerber文件452并且gerber文件452可用于创建pcb，诸如代表性pcb456。可根据由gerber文件452所指示的设计信息来制造pcb456。例如，gerber文件452可被上传到一个或多个机器以执行pcb生产过程的一个或多个操作。pcb456可填充有电子组件(包括封装440)以形成代表性印刷电路组装件(pca)458。可在产品制造过程460处接收pca458并将pca458集成到一个或多个电子设备中，诸如第一代表性电子设备462和第二代表性电子设备464。例如，第一代表性电子设备462和/或第二代表性电子设备464可包括或对应于图3的电子设备300。第一代表性电子设备462和/或第二代表性电子设备464可包括移动设备(例如，蜂窝电话)、计算机(例如，膝上型计算机、平板计算机、或台式计算机)、机顶盒、娱乐单元、导航设备、个人数字助理(pda)、电视机、调谐器、无线电(例如，卫星无线电)、音乐播放器(例如，数字音乐播放器和/或便携式音乐播放器)、视频播放器(例如，数字视频播放器，诸如数字视频盘(dvd)播放器和/或便携式数字视频播放器)、另一电子设备、或者其组合。关于图1-4所描述的一个或多个方面可由库文件412、gdsii文件426、和/或gerber文件452来表示。关于图1-4所描述的各实施例的一个或多个方面可由被存储在研究计算机406的存储器410、设计计算机414的存储器418、计算机446的存储器450、和/或在各个阶段处(诸如在板组装过程454处)使用的一个或多个其他计算机或处理器的存储器(未示出)处的信息来表示。关于图1-4所描述的各实施例的一个或多个方面也可被纳入到一个或多个其他物理实施例中，诸如掩模432、管芯436、封装440、pca458、其他产品(诸如原型电路或设备(未示出))、或者其任何组合。尽管描绘了从物理器件设计到最终产品的各个代表性生产阶段，但在其他实施例中可使用较少的阶段或可包括附加阶段。类似地，电子设备制造过程400可由单个实体执行、或者由执行电子设备制造过程400的各个阶段的一个或多个实体来执行。尽管图1-4中的一者或多者可能解说了根据本公开的教导的系统、装置、和/或方法，但本公开不限于这些所解说的系统、装置、和/或方法。图1-4中任一者的如本文所解说或描述的一个或多个功能或组件可与图1-4中另一者的一个或多个其他部分相组合。因此，任何单个实施例都不应被解释为是限定性的，并且可以合适地组合本公开的各实施例而不脱离本公开的教导。尽管已一般性地描述了某些组件，但要注意，可基于特定应用来选择此类组件的实现。例如，取决于特定应用，易失性/非易失性sram控制电路系统170可包括一个或多个感测放大器、定时电路(例如，电阻式-电容式(rc)电路)、分压器(例如，电阻性网络)、脉冲发生器、计数器、上电检测器、和/或被选择成执行本文所描述的一个或多个操作的其他器件。技术人员将进一步领会，结合本文所公开的实施例来描述的各种解说性逻辑框、配置、模块、电路、和算法步骤可被实现为电子硬件、由处理器执行的计算机软件、或这两者的组合。各种解说性组件、框、配置、模块、电路、和步骤已经在上文以其功能性的形式作了一般化描述。此类功能性是被实现为硬件还是处理器可执行指令取决于具体应用和加诸于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。结合本文所公开的实施例描述的方法或算法的各步骤可直接在硬件、由处理器执行的软件模块、或这两者的组合中体现。软件模块可驻留在随机存取存储器(ram)、闪存、只读存储器(rom)、可编程只读存储器(prom)、可擦式可编程只读存储器(eprom)、电可擦式可编程只读存储器(eeprom)、寄存器、硬盘、可移动盘、压缩盘只读存储器(cd-rom)、或本领域中所知的任何其他形式的非瞬态存储介质中。示例性的存储介质耦合到处理器以使该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。处理器和存储介质可驻留在专用集成电路(asic)中。asic可驻留在计算设备或用户终端中。在替换方案中，处理器和存储介质可作为分立组件驻留在计算设备或用户终端中。提供前面对所公开的实施例的描述是为了使本领域技术人员皆能制作或使用所公开的实施例。对这些实施例的各种修改对于本领域技术人员而言将是显而易见的，并且本文所定义的原理可被应用于其他实施例而不会脱离本公开的范围。由此，本公开并非旨在被限定于本文所示出的实施例，而是应被授予与如由所附权利要求定义的原理和新颖性特征一致的最广的可能范围。当前第1页12