MTP存储阵列的制作方法

本发明涉及集成电路技术领域，特别是涉及一种mtp存储阵列。

背景技术：

存储阵列，由大量的存储单元组成，每个存储单元能存放1位的二值数据0或1。通常，存储阵列中的存储单元排列成n*m的矩阵形式，也即是将多个磁盘组成的阵列，作为单一磁盘使用。

其中，多次可编程(multitimeprogrammable，mtp)存储阵列是存储阵列中的一种，是一种新型的存储器。与其他的非易失性存储器相比，mtp存储阵列具有与独特的工作机制。

但是，现有的mtp存储阵列在运行时存在着可靠性差的问题。

技术实现要素：

本发明实施例要解决的技术问题是如何提高mtp存储阵列运行的可靠性。

为了解决上述问题，本发明实施例提供一种mtp存储阵列，所述mtp存储阵列包括：多个存储单元、位线差分电路、源线差分电路、位线电流检测电路和源线差分开关电路；各个所述存储单元的位线分别通过对应的位线驱动电路与所述位线电流检测电路和所述位线差分电路耦接，源线通过所述源线差分开关电路与源线差分电路耦接；所述位线电流检测电路，适于对从位线流向源线方向的电流进行检测；所述源线差分开关电路，适于当确定从位线流向源线方向的电流大于或等于预设的阈值时，控制源线与源线差分电路断开连接；当确定从位线流向源线方向的电流小于所述阈值时，控制源线与源线差分电路导通。

可选地，所述位线电流检测电路包括反相器、第一电流镜电路和第二电流镜电路；所述第一电流镜电路的输入端通过对应的位线驱动电路与位线耦接，输出端与所述反相器的输入端耦接；所述第二电流镜电路的输入端与预设的参考电流耦接，输出端与所述反相器的输入端耦接；所述反相器的输出端与所述源线差分开关电路耦接。

可选地，所述第一电流镜电路包括第一pmos管和第二pmos管；所述第一pmos管的源端与所述第二pmos管的源端耦接；所述第一pmos管的漏端作为所述第一电流镜电路的输出端；所述第一pmos管的栅端与所述第二pmos管的栅端和漏端耦接，作为所述第一电流镜电路的输入端。

可选地，所述第二电流镜电路包括第一nmos管和第二nmos管；所述第一nmos管的漏端和栅端与所述第二nmos管的栅端和所述参考电流耦接，作为所述第二电流镜电路的输入端；所述第二nmos管的源端与所述第一nmos管的源端耦接；所述第二nmos管的漏端作为所述第二电流镜电路的输出端。

可选地，所述位线电流检测电路包括第一电阻、第二电阻和比较器；所述第一电阻的第一端与所述位线差分电路耦接，并通过对应的位线驱动电路与对应的位线耦接；所述第一电阻的第二端与所述第二电阻的第一端和所述比较器的反向输入端耦接，所述第二电阻的第二端与地线耦接；所述比较器的正向输入端与预设的参考电压耦接，输出端与所述源线差分开关电路的输入端耦接。

可选地，所述源线差分开关电路包括电平转换电路、第三nmos管；所述电平转换电路的输入端与所述位线电流检测电路的输出端耦接，输出端与所述第三nmos管的栅端耦接；所述第三nmos管的漏端与所述源线差分电路耦接，所述第三nmos管源端与所述源线耦接；所述电平转换电路还与所述源线差分电路耦接。

可选地，所述第三nmos管的源端还通过第三电阻与地线耦接。

可选地，所述mtp存储阵列为p型mtp存储阵列。

与现有技术相比，本发明的技术方案具有以下有益效果：

上述的方案，通过在mtp存储阵列运行时，采用位线电流检测电路对从位线流向源线方向的电流进行检测，使得源线差分开关电路在确定从位线流向源线方向的电流大于或者等于预设的阈值时，控制源线与源线差分电路断开，可以避免位线流向源线的较大的电流对源线差分电路的目标电压的影响，使得源线差分电路可以稳定地输出对应的目标电压，从而可以满足mtp存储阵列的运行需求，提高mtp存储阵列运行的可靠性。

附图说明

图1是本发明实施例中的一种mtp存储阵列的结构示意图；

图2是本发明实施例中的一种位线电流检测电路的结构；

图3是本发明实施例中的另一种位线电流检测电路的结构；

图4是本发明实施例中的一种源线差分开关电路的结构。

具体实施方式

如前所述，p型mtp存储阵列在短路情况下，存在着从位线流向源线方向的电流。当该电流较大时，会对源线差分电路的目标电压造成影响，影响了p型mtp存储阵列工作的可靠性。

为解决上述问题，本发明实施例的技术方案通过在mtp存储阵列运行时，采用位线电流检测电路对从位线流向源线方向的电流进行检测，使得源线差分开关电路在确定从位线流向源线方向的电流大于或者等于预设的阈值时，控制源线与源线差分电路断开，可以避免位线流向源线的较大的电流对源线差分电路的目标电压的影响，使得源线差分电路可以稳定地输出对应的目标电压，从而可以满足mtp存储阵列的运行需求，提高mtp存储阵列运行的可靠性。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1示出了本发明实施例中的一种mtp存储阵列的结构示意图。如图1所示，本发明实施例中的mtp存储阵列，可以包括：多个存储单元101、位线差分电路102、源线差分电路103、位线电流检测电路104和源线差分开关电路105。

其中，各个所述存储单元101的位线bl分别通过对应的位线驱动电路106与位线电流检测电路104和位线差分电路102耦接，各个所述存储单元101的源线通过源线差分开关电路105与源线差分电路103耦接。

在本发明一实施例中，所述mtp存储阵列为p型mtp存储阵列。可以理解的是，在具体实施中，根据需要对于n型mtp存储阵列，当出现同样或者类似的问题时，也可以采用类似的方式进行解决，本发明在此不再赘述。

在具体实施中，本发明实施例中的p型mtp存储阵列在工作时，位线电流检测电路104对从位线bl流向源线sl方向的电流进行检测；当确定从存储单元101的位线bl流向源线sl的电流与预设的阈值之间的关系，输出对应的信号det。

参照图1，位线电流检测电路104在确定从存储单元101的位线bl流向源线sl的电流与预设的阈值大于或等于预设的阈值时，输出信号det为高电平，控制源线差分开关电路105关闭，从而使得源线sl与源线差分电路103断开连接；当确定从存储单元101的位线bl流向源线sl的电流小于预设的阈值时，输出信号det为低电平，控制源线差分开关电路105开启，从而使得源线sl与源线差分电路103导通。

采用上述的方式，通过位线电流检测电路对存储单元101的位线bl流向源线sl的电流进行检测，并在确定检测到的电流大于或等于预设的阈值时，将源线与源线差分电路103断开连接，从而使得位线bl流向源线sl的电流不会对源线差分电路103的目标工作电压造成影响，可以提高源线差分电路103工作的可靠性，进而可以提高p型mtp存储阵列的性能。

下面将对本发明实施例中的位线电流检测电路和源线差分开关电路的电路结构和原理做进一步详细的介绍。

图2示出了本发明实施例中的一种位线检测电路的结构。参见图2，本发明实施例中的一种位线检测电路包括反相器201、第一电流镜电路202和第二电流镜电路203。

其中，第一电流镜电路202的输入端通过对应的位线驱动电路与位线耦接，第一电流镜电路202的输出端与反相器201的输入端耦接。第二电流镜电路203的输入端与输出预设的参考电流i的电流源204耦接，第二电流镜电路203的输出端与反相器201的输入端耦接，反相器201的输出端与源线差分开关电路耦接。

在本发明一实施例中，第一电流镜电路202包括第一pmos管pm1和第二pmos管pm2。其中，第一pmos管pm1的源端与第二pmos管pm2的源端均与位线差分电路205耦接，第一pmos管pm1的漏端作为第一电流镜电路201的输出端，第一pmos管pm1的栅端与第二pmos管pm2的栅端和漏端耦接，作为第一电流镜电路201的输入端。

在本发明一实施例中，第二电流镜电路203包括第一nmos管nm1和第二nmos管nm2。其中，第一nmos管nm1的漏端和栅端与第二nmos管nm2的栅端和输出参考电流i的恒流源204耦接，作为第二电流镜电路202的输入端；第二nmos管nm2的源端与第一nmos管nm1的源端与地线vss耦接；第二nmos管nm2的漏端作为所述第二电流镜电路202的输出端。

在具体实施中，p型mtp存储阵列工作时，恒流源204输出的参考电流i经过第二电流镜电路202转换后，在第二nmos管nm2的源端输出对应的电流，该电流与电流ibl经过第一电流镜电路201转换后在第一pmos管pm1的源端输出的电流方向相反，两者之间的绝对值决定了电压vdet的数值，从而决定了反相器201的输出端输出的信号det是高电平信号还是低电平信号。具体而言，当反相器201的输入端的电压vdet大于反相器201的翻转电压时，反相器201的输出端输出对应的高电平信号；反之，反相器201的输出端则输出相应的低电平信号。

图3示出了本发明实施例中的另一种位线电流检测电路的结构。参见图3，本发明实施例中的另一种位线电路检测电路包括第一电阻r1、第二电阻r2和比较器301。其中，第一电阻r1的第一端与位线差分电路302耦接，并通过对应的位线驱动电路与对应的位线耦接；第一电阻r1的第二端与第二电阻r2的第一端和比较器301的反向输入端耦接，第二电阻r2的第二端与地线vss耦接；比较器301的正向输入端与预设的参考电压vref耦接，比较器301的输出端输出的信号输入源线差分开关电路的输入端。

在具体实施中，位线差分电路302的目标电压经过电阻r1和电阻r2进行分压，使得r2两端的电压通过比较器的反向输入端输入比较器，与正向输入端的参考电压vref进行比较。

其中，电阻r1和电阻r2之间的比值，与位线差分电路的目标电压，以及参考电压vref的数值相关。例如，位线差分电路的目标电压为4v时，r1与r2之间的电阻值之比设置为1：3。此时，r2两端的电压为1v，与参考电压vref的电压值相等。当电流ibl大于预设的电流阈值时，使得电阻r2两端的电压升高，也即高于参考电压vref，使得比较器301输出低电平信号，从而控制源线差分开关电路断开，将源线与源线差分电路之间的连接通路断开，以避免较大的电流对源线差分电路的目标电压的影响。

图4示出了本发明实施例中的一种源线差分开关电路的结构。参见图4，本发明实施例中的一种包括电平转换电路401和第三nmos管nm3。

其中，电平转换电路401的电源输入端与预设的电源vdd耦接，电平转换电路401的信号输入端与位线电流检测电路的输出端耦接；电平转换电路401的信号输出端与第三nmos管nm3的栅端耦接；第三nmos管nm3的漏端与源线差分电路402耦接，第三nmos管nm3的源端与mtp存储阵列中的存储单元的源线sl耦接；电平转换电路401还与所述源线差分电路402耦接。

在本发明一实施例中，第三nmos管nm3的源端还通过第三电阻r3与地线vss耦接，以实现稳流的目的。

在具体实施中，电平转换电路401根据位线电流检测电路输入的电平信号det确定位线电流大于或等于预设的阈值时，输出对应的低电平信号，使得第三nmos管nm3关断，从而将源线sl与源线差分电路断开连接；当电平转换电路401根据位线电流检测电路输入的电平信号确定位线电流小于预设的阈值时，输出对应的高电平信号，控制第三nmos管nm3打开，从而将源线sl与源线差分电路导通。

采用本发明实施例中的上述方案，在mtp存储阵列运行时，通过位线电流检测电路对从位线流向源线方向的电流进行检测，使得源线差分开关电路在确定从位线流向源线方向的电流大于或者等于预设的阈值时，控制源线与源线差分电路断开，可以避免位线流向源线的较大的电流对源线差分电路的目标电压的影响，使得源线差分电路可以稳定地输出对应的目标电压，从而可以满足mtp存储阵列的运行需求，提高mtp存储阵列运行的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。