电子器件的制作方法

相关申请的交叉引用

本申请要求于2016年10月28日提交的题为”电子器件”、编号为10-2016-0141894的韩国专利申请的优先权，其整体内容通过引用合并于此。

此专利文件涉及存储电路或器件及其在电子设备或系统中的应用。

背景技术：

近来，随着电子装置趋向于小型化、低功耗、高性能、多功能等，在本领域已经需要能够在诸如计算机、便携式通信设备等各种电子装置中储存信息的半导体器件，并且已经对这些半导体器件进行了研究。这些半导体器件包括：能够使用其根据施加的电压或电流而在不同电阻态之间切换的特性来储存数据的半导体器件，例如，rram(电阻式随机存取存储器)、pram(相变随机存取存储器)、fram(铁电随机存取存储器)、mram(磁性随机存取存储器)、电熔丝等。

技术实现要素：

此专利文件中所公开的技术包括存储电路或器件及其在电子设备或系统中的应用，以及包括电子设备的各种实施方式，其中，参考电阻块包括串联耦接的至少两个晶体管，使得根据温度而精确地调节作为用于数据感测的参考的参考电阻值。

在一种实施方式中，一种电子设备可以包括半导体存储器，所述半导体存储器包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。

以上电子设备的实施方式可以包括下面中的一种或多种。

数据感测块可以包括第一输入端子和第二输入端子，读取电流经由第一输入端子流向选中的电阻式储存单元，参考电流经由第二输入端子流向参考电阻块。第一栅极电压可以包括偏置电压，而第二栅极电压可以包括根据温度来调节的调节电压。第一栅极电压可以包括根据温度来调节的第一调节电压，而第二栅极电压可以包括根据温度来调节的第二调节电压。参考电阻调节块可以包括：电压发生单元，其被构建成产生其电平根据温度来调节的电压；以及修整单元，其耦接到电压发生单元以接收所述电压，并且可操作为通过将所述电压除以基于电压调节码而确定的划分比以产生调节电压。参考电阻调节块可以包括：第一电压发生单元，其用来产生其电平根据温度来调节的第一电压；第一修整单元，其耦接到第一电压发生单元以接收第一电压，并且通过将第一电压除以基于第一电压调节码而确定的第一划分比来产生第一调节电压；第二电压发生单元，其用来产生其电平根据温度来调节的第二电压；以及第二修整单元，其耦接到第二电压发生单元以接收第二电压，并且通过将第二电压除以基于第二电压调节码而确定的第二划分比来产生第二调节电压。半导体存储器还可以包括：第一晶体管和第二晶体管，它们串联耦接在第一输入端子与所述一个或多个电阻式储存单元之间，并且分别响应于读取使能信号和箝位信号而导通或关断；以及第三晶体管和第四晶体管，它们串联耦接在第二输入端子与参考电阻块之间，并且分别响应于读取使能信号和箝位信号而导通或关断。参考电阻块还可以包括至少一个第三参考电阻晶体管，并且第一参考电阻晶体管、第二参考电阻晶体管和第三参考电阻晶体管串联耦接，而参考电阻调节块可以将第三栅极电压提供给第三参考电阻晶体管。第一栅极电压可以包括根据温度来调节的第一调节电压，而第二栅极电压可以包括根据温度来调节的第二调节电压，并且第三栅极电压可以包括偏置电压。

电子设备还可以包括微处理器，所述微处理器包括：控制单元，其被配置成从微处理器的外部接收包括命令的信号，并且执行对命令的提取、解码或者对微处理器的信号的输入或输出的控制；运算单元，其被配置成基于控制单元对命令解码的结果来执行运算；以及存储器单元，其被配置成储存用于执行运算的数据、与执行运算的结果相对应的数据或者被执行运算的数据的地址，其中，半导体存储器是微处理器中的存储器单元的部件。

电子设备还可以包括处理器，所述处理器包括：核单元，其被配置成基于从处理器的外部输入的命令来通过使用数据执行与命令相对应的运算；高速缓冲存储器单元，其被配置成储存用于执行运算的数据、与执行运算的结果相对应的数据或者被执行运算的数据的地址；以及总线接口，其连接在核单元与高速缓冲存储器单元之间，并且被配置成在核单元与高速缓冲存储器单元之间传输数据，其中，半导体存储器是处理器中的高速缓冲存储器单元的部件。

电子设备还可以包括处理系统，所述处理系统包括：处理器，其被配置成将处理器接收的命令解码，并且控制针对基于对命令解码的结果的信息的运算；辅助存储器件，其被配置成储存用于解码命令的程序和所述信息；主存储器件，其被配置成在执行所述程序时从辅助存储器件调用和储存所述程序和所述信息，使得处理器能够使用所述程序和所述信息来执行所述运算；以及接口设备，其被配置成执行处理器、辅助存储器件和主存储器件之中的至少一种与外部之间的通信，其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。

电子设备还可以包括数据储存系统，所述数据储存系统包括：储存器件，其被配置成储存数据并且无论电源如何都保存储存的数据；控制器，其被配置成根据从外部输入的命令来控制数据向储存器件的输入和从储存器件的输出；临时储存器件，其被配置成临时储存在储存器件与外部之间交换的数据；以及接口，其被配置成执行储存器件、控制器和临时储存器件之中的至少一种与外部之间的通信，其中，半导体存储器是数据储存系统中的储存器件或临时储存器件的部件。

电子设备还可以包括存储系统，所述存储系统包括：存储器，其被配置成储存数据并且无论电源如何都保存储存的数据；存储器控制器，其被配置成根据从外部输入的命令来控制数据向存储器的输入和从存储器的输出；缓冲存储器，其被配置成缓冲在存储器与外部之间交换的数据；以及接口，其被配置成执行存储器、存储器控制器和缓冲存储器之中的至少一种与外部之间的通信，其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。

在一种实施方式中，一种电子设备可以包括半导体存储器，所述半导体存储器包括：多个位线和多个源极线；多个电阻式储存单元，它们耦接在所述多个位线和所述多个源极线之中的对应的位线与对应的源极线之间；多个参考位线和多个参考源极线；多个参考电阻块，它们耦接在所述多个参考位线和所述多个参考源极线之中的对应的参考位线与对应的参考源极线之间，并且每个参考电阻块包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；多个数据感测块，每个数据感测块将流经所述多个位线之中的对应的位线的读取电流与流经所述多个参考位线之中的对应的参考位线的参考电流相比较，以确定储存在从耦接到对应的位线的多个电阻式储存单元之中选择的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。

以上电子设备的实施方式可以包括下面中一种或多种。

所述多个数据感测块可以包括第一输入端子和第二输入端子，并且半导体存储器还可以包括：多个第一晶体管和多个第二晶体管，它们串联耦接在数据感测块的第一输入端子与位线之间，并且分别响应于读取使能信号和箝位信号而导通或关断；以及多个第三晶体管和多个第四晶体管，它们串联耦接在数据感测块的第二输入端子与参考位线之间，并且分别响应于读取使能信号和箝位信号而导通或关断。第一栅极电压可以包括偏置电压，而第二栅极电压可以包括根据温度来调节的调节电压。第一栅极电压可以包括根据温度来调节的第一调节电压，而第二栅极电压可以包括根据温度来调节的第二调节电压。参考电阻调节块可以包括：电压发生单元，其被构建成产生其电平根据温度来调节的电压；以及修整单元，其耦接到电压发生单元以接收所述电压，并且可操作为通过将所述电压除以基于电压调节码而确定的划分比来产生调节电压。每个参考电阻调节块可以包括：第一电压发生单元，其可操作为产生其电平根据温度来调节的第一电压；第一修整单元，其耦接到第一电压发生单元以接收第一电压，并且可操作为通过将第一电压除以基于第一电压调节码而确定的划分比来产生第一调节电压；第二电压发生单元，其可操作为产生其电平根据温度来调节的第二电压；以及第二修整单元，其耦接到第二电压发生单元以接收第二电压，并且可操作为通过将第二电压除以基于第二电压调节码而确定的划分比来产生第二调节电压。每个参考电阻块还可以包括至少一个第三参考电阻晶体管，而第一参考电阻晶体管、第二参考电阻晶体管和第三参考电阻晶体管可以串联耦接，并且参考电阻调节块可以将第三栅极电压提供给第三参考电阻晶体管。第一栅极电压可以包括根据温度来调节的第一调节电压，而第二栅极电压可以包括根据温度来调节的第二调节电压，并且第三栅极电压可以包括偏置电压。

附图说明

图1是示出了作为其中隧道势垒层介于两个铁磁层之间的结构之一的磁隧道结(mtj)的示例的示图。

图2a和图2b是解释了在可变电阻元件210中储存数据的原理的视图。

图3是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图4是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图5是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图6是用来辅助解释可变电阻元件根据可变电阻元件r的状态和施加给可变电阻元件r的两端的电压而在可变电阻元件r的电阻值方面的改变的示图的示例代表。

图7是用来辅助解释当参考电阻块具有各种形状时可变电阻块的电阻值分别根据调节电压vcon的改变而改变的示图的示例代表。

图8是图示了根据本公开的实施方式的参考电阻调节块530的配置图。

图9是图示了根据本公开的实施方式的电压发生单元810的配置图。

图10是图示了根据本公开的实施方式的修整单元(trimmingunit)820的配置图。

图11是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图12是图示了根据本公开的实施方式的参考电阻调节块1130的配置图。

图13是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图14是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图15是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图16是图示了根据本公开的实施方式的包括可变电阻元件的存储电路(器件)的配置图。

图17是实施了基于所公开技术的存储电路的微处理器的配置图。

图18是实施了基于所公开技术的存储电路的处理器的配置图。

图19是实施了基于所公开技术的存储电路的系统的配置图。

图20是实施了基于所公开技术的存储电路的数据储存系统的配置图。

图21是实施了基于所公开技术的存储电路的存储系统的配置图。

具体实施方式

下面参照附图来详细描述所公开技术的各种示例和实施方式。

根据所公开技术的实施方式的半导体存储器可以包括可变电阻元件，可变电阻元件表现出以下可变电阻特性：其允许为了数据储存而具有用于表示不同数据的不同电阻值的不同电阻态。可变电阻元件的电阻态可以通过在数据写入操作中施加充足幅度的电压或电流来改变。因此，可变电阻元件能够储存不同的数据。在实施方式中，这样的可变电阻元件可以包括表现出可变电阻特性的单层或多层，并且包括：在rram、pram、sttram、mram或fram中使用的材料(例如，铁磁材料)、铁电材料、诸如硫族化物材料的相变材料、诸如钙钛矿材料的金属氧化物和/或过渡金属氧化物。

可变电阻元件可以包括金属氧化物，例如，诸如氧化镍(ni)、氧化钛(tio)、氧化铪(hfo)、氧化锆(zro)、氧化钨(wo)或氧化钴(coo)的过渡金属氧化物，和/或诸如钛酸锶(sto：srtio)和/或镨钙锰氧化物(pcmo：prcamno)的钙钛矿材料。

此外，可变电阻元件可以包括相变材料。相变材料可以包括诸如锗锑碲(gst：gesbte)的硫族化物材料。可变电阻元件通过使用热而改变晶态或非晶态来在不同的电阻态之间切换。

可变电阻元件可以包括两个磁层和介于两个磁层之间的隧道势垒层。磁层可以包括镍-铁-钴(nifeco)或钴-铁(cofe)等。隧道势垒层可以包括氧化铝al2o3。可变电阻元件可以根据磁层的磁化方向而在两个不同的电阻态之间切换。例如，可变电阻元件可以在两个磁层的磁化方向平行时处于低电阻态，而在两个磁层的磁化方向反向平行时处于高电阻态。

图1是示出了作为其中隧道层介于两个铁磁层之间的结构之一的磁隧道结(mtj)的示例的示图。

如图1中所示，mtj100包括作为顶电极的第一电极层110、作为底电极的第二电极层120、作为成对的铁磁层的第一铁磁层112和第二铁磁层122以及形成在成对的铁磁层112和122之间的隧道势垒层130。

第一铁磁层112可以是或包括自由铁磁层，自由铁磁层的磁化方向可以根据施加给mtj100的电流的方向来改变，而第二铁磁层122可以是或包括钉扎铁磁层，钉扎铁磁层的磁化方向被钉扎至固定方向。

这样的mtj100能够被控制成根据具有充足高的幅度的电流的方向来改变其电阻值，并且此性质可以用于储存诸如“0”或“1”的不同数据。

图2a和图2b是解释了在可变电阻元件210中储存数据的原理的视图。可变电阻元件210可以是或包括上述参照图1描述的mtj100。

首先，图2a是解释了在可变电阻元件210中记录具有低逻辑值的数据的原理的示图。为了选择可变电阻元件210来储存数据，电耦接到可变电阻元件210的字线230被激活，而晶体管220导通。在图2a中所示的示例中，这可以通过在耦接到的晶体管220的栅极的字线230处施加的电压下使耦接到可变电阻元件210的晶体管220导通来实现。一旦晶体管220导通，电流即可以被引导成从一端251流向另一端252(沿箭头指示的方向)，即，从作为图1中所示的mtj100的顶电极的第一电极层110至作为底电极的第二电极层120，作为自由铁磁层的第一铁磁层112的磁化方向与作为钉扎铁磁层的第二铁磁层122的磁化方向变成彼此平行，并且可变电阻元件210具有低电阻态。当可变电阻元件210处于低电阻态时，定义为“低”数据储存在可变电阻元件210中。

接下来，图2b是解释了在可变电阻元件210中记录具有高逻辑值的数据的原理的示图。按照类似的方式，耦接到晶体管220(其电耦接到可变电阻元件210)的字线230被激活，并且晶体管220导通。当电流从另一端252流向一端251(沿箭头指示的方向)，即，从第二电极层120向第一电极层110时，第一铁磁层112的磁化方向与第二铁磁层122的磁化方向变成彼此反向平行，并且可变电阻元件210具有高电阻态。当可变电阻元件210处于高电阻态时，定义为“高”数据储存在可变电阻元件210中。

储存在可变电阻元件210中的数据的逻辑值根据可变电阻元件210的电阻值来改变。在可变电阻元件210的高电阻态的电阻值与低电阻态的电阻值之差大的情况下，容易确定储存在可变电阻元件210中的数据。在可变电阻元件210的高电阻态的电阻值与低电阻态的电阻值之差小的情况下，难以确定储存在可变电阻元件210中的数据，从而增加了在区分数据时出现错误的概率。因此，本领域需要能够在即使可变电阻元件210的高电阻态的电阻值与低电阻态的电阻值之差小的情况下仍能精确地区分储存在可变电阻元件中的数据的技术。

图3、图4、图5、图11、图13、图14、图15和图16图示了具有上述的可变电阻元件的存储电路(器件)的实施方式。

图3是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图3，存储电路(器件)可以包括多个数据感测块310_0至310_n(n是自然数)、多个读取使能晶体管rt1和rt2、多个箝位晶体管ct1和ct2以及多个参考电阻元件ref_r。

多个数据感测块310_0至310_n之中的每个可以包括第一输入端子i1和第二输入端子i2。第一输入端子i1可以经由读取使能晶体管rt1和箝位晶体管ct1与单元路径cellpath耦接，而第二输入端子i2可以经由读取使能晶体管rt2和箝位晶体管ct2与参考电阻元件ref_r耦接。

读取使能晶体管rt1和rt2可以当在读取操作时段中激活的读取使能信号ren被激活时导通，而在读取使能信号ren被去激活时关断。箝位晶体管ct1和ct2可以在箝位信号clamp被激活时导通，而在箝位信号clamp被去激活时关断。根据箝位信号clamp的电压电平，流经第一输入端子i1和第二输入端子i2的电流的量可以得到调节。

单元路径cellpath可以是或包括与从多个电阻式储存单元(在图4中未示出)之中选择的电阻式储存单元耦合的路径。在读取操作中，读取电路ird可以流经第一输入端子i1和单元路径cellpath。

参考电阻元件ref_r可以具有用作感测选中电阻式储存单元的数据的参考的电阻值。在读取操作中，参考电流iref可以在第二输入端子i2与参考电阻元件ref_r之间流动。

在读取操作中，数据感测块310_0至310_n可以比较分别流经第一输入端子i1和第二输入端子i2的电流ird和iref以确定数据。数据感测块310_0至310_n可以将确定的数据放大，并且输出单元路径cellpath中包括的选中电阻式储存单元的数据作为输出d0至dn。例如，假定可变电阻元件在数据比特“0”储存在电阻式储存单元中时具有低电阻态，而在数据比特“1”储存在电阻式储存单元中时具有高电阻态。在读取电流ird的电流量大于参考电流iref的电流量时，数据感测块310_0至310_n可以为每个电阻式储存单元提供具有数据比特“0”的输出d0至dn。在读取电流ird的电流量小于参考电流iref的电流量时，数据感测块310_0至310_n可以为每个电阻式储存单元提供具有数据比特“1”的输出d0至dn。

因为图3的存储电路(器件)包括分别与多个数据感测块310_0至310_n相对应的多个参考电阻元件ref_r，所以存储电路(器件)的面积可能增加。

图4是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图4，存储电路(器件)可以包括多个数据感测块410_0至410_n(n是自然数)、多个读取使能晶体管rt1和rt2、多个箝位晶体管ct1和ct2以及参考电阻元件ref_sr。

多个数据感测块410_0至410_n之中的每个可以包括第一输入端子i1和第二输入端子i2。第一输入端子i1可以经由读取使能晶体管rt1和箝位晶体管ct1与单元路径cellpath耦接，而第二输入端子i2可以经由读取使能晶体管rt2和箝位晶体管ct2与参考电阻元件ref_sr耦接。

读取使能晶体管rt1和rt2可以当在读取操作时段期间激活的读取使能信号ren被激活时导通，而在读取使能信号ren被去激活时关断。箝位晶体管ct1和ct2可以在箝位信号clamp被激活时导通，而在箝位信号clamp被去激活时关断。根据箝位信号clamp的电压电平，流经第一输入端子i1和第二输入端子i2的电流的量可以得到调节。

单元路径cellpath可以是或包括与从多个电阻式储存单元(在图4中未示出)之中选择的电阻式储存单元耦接的路径。在读取操作中，读取电流ird可以流经第一输入端子i1和单元路径cellpath。

参考电阻元件ref_sr可以具有用作用于感测选中电阻式储存单元的数据的参考的电阻值，并且可以由多个数据感测块410_0至410_n共享。在读取操作中，参考电流iref可以在第二输入端子i2与节点no之间流动，参考电阻元件ref_sr耦接至节点no。由于电流iref从每个数据感测块410_0至410_n流入节点no，因此流经参考电阻元件ref_sr的电流isref的量可以为参考电流iref的n+1倍。

数据感测块410_0至410_n确定储存在相应的电阻式储存单元中的数据，并且可以在读取电流ird的电流量大于参考电流iref的电流量时输出数据比特“0”作为输出d0至dn，而在读取电流ird的电流量小于参考电流iref的电流量时输出数据比特“1”作为输出d0至dn。

虽然图4的存储电路(器件)具有可以减少面积的优点(因为多个数据感测块410_0至410_n共享参考电阻元件ref_sr)，但是可能导致的问题在于：图4的存储电路(器件)容易受噪声的影响，因为全部数据感测块410_0至410_n的第二输入端子i2都耦接到节点no。

图5是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图5，存储电路(器件)可以包括一个或多个电阻式储存单元sc、读取使能晶体管rt1和rt2、箝位晶体管ct1和ct2、数据感测块510、参考电阻块520以及参考电阻调节块530。

每个电阻式储存单元sc可以包括可变电阻元件r和串联耦接到可变电阻元件r的选择元件s。可变电阻元件r可以在“低”值数据被储存的情况下处于低电阻态，而在“高”值数据被储存的情况下处于高电阻态。可选地，可变电阻元件r可以在“高”值数据被储存的情况下处于低电阻态，而在“低”值数据被储存的情况下处于高电阻态。在下文中，将假设存储电路根据前一情况而工作来进行描述。选择元件s可以响应于多个字线wl0至wlx(x是自然数)的电压而导通或关断。以供参考，为了图示的方便，仅为一个电阻式储存单元sc图示了内部配置。电阻式储存单元sc可以耦接在位线bl与源极线sl之间。

读取使能晶体管rt1和rt2可以当在读取操作时段期间激活的读取使能信号ren被激活时导通，而在读取使能信号ren被去激活时关断。箝位晶体管ct1和ct2可以在箝位信号clamp被激活时导通，而在箝位信号clamp被去激活时关断。根据箝位信号clamp的电压电平，流经第一输入端子i1和第二输入端子i2的电流的量可以得到调节。

参考电阻块520可以具有耦接到参考位线rbl的一端和耦接到参考源极线rsl的另一端。参考电阻块520可以包括串联耦接的至少两个参考电阻晶体管reft0和reft1。偏置电压vbias可以施加给所述至少两个参考电阻晶体管reft0和reft1之中的至少一个参考电阻晶体管的栅极，而调节电压vcon可以施加给所述至少两个参考电阻晶体管reft0和reft1之中的至少一个参考电阻晶体管的栅极。

图5图示了偏置电压vbias施加给参考电阻晶体管reft0或参考电阻晶体管reft1的情况。在此情况下，调节电压vcon施加给另一参考电阻晶体管reft1或reft0。以供参考，图5示出了第一情况和第二情况，在第一情况中，偏置电压vbias施加给参考电阻晶体管reft0而调节电压vcon施加给参考电阻晶体管reft1，在第二情况(参见圆括号)中，偏置电压vbias施加给参考电阻晶体管reft1而调节电压vcon施加给参考电阻晶体管reft0。

偏置电压vbias可以具有固定电压电平，并且仅在读取操作中施加。例如，偏置电压vbias的电压电平可以为1.5v或1.8v。虽然图5图示了参考电阻晶体管reft0和reft1是nmos晶体管的情况，但是其它实施方式也是可能的。例如，参考电阻晶体管reft0和reft1可以被配置成pmos晶体管。在一些实施方式中，参考电阻晶体管reft0和reft1之一可以被配置成nmos晶体管，而剩余的可以被配置成pmos晶体管。

数据感测块510可以包括第一输入端子i1和第二输入端子i2。第一输入端子i1可以经由读取使能晶体管rt1和箝位晶体管ct1与位线bl耦接。第二输入端子i2可以经由读取使能晶体管rt2和箝位晶体管ct2与参考位线rbl耦接。在读取操作中，读取使能信号ren和箝位信号clamp可以被激活，而读取使能晶体管rt1和rt2以及箝位晶体管ct1和ct2可以导通。相应地，第一输入端子i1和位线bl可以电耦接，而第二输入端子i2和参考位线rbl可以电耦接。

在读取操作中，读取电流ird可以流经第一输入端子i1、读取使能晶体管rt1、箝位晶体管ct1、位线bl、选中电阻式储存单元sc(例如，与字线wl0相对应的电阻式储存单元sc)以及源极线sl。此外，参考电流iref可以流经第二输入端子i2、读取使能晶体管rt2、箝位晶体管ct2、参考位线rbl、参考电阻块520和参考源极线rsl。

读取电流ird的电流量可以根据选中电阻式储存单元sc的电阻值来确定，而参考电流iref的电流量可以根据参考电阻块520的电阻值来确定。数据感测块510可以比较读取电流ird的电流量与参考电流iref的电流量，并且在读取电流ird的电流量大于参考电流iref的电流量时提供具有值“0”的输出d，而在读取电流ird的电流量小于参考电流iref的电流量时提供具有值“1”的输出d。

地电压可以施加给耦接到参考电阻块520的参考源极线rsl，而参考电阻块520的电阻值可以通过使用调节电压vcon来调节。参考电阻调节块530可以产生调节电压vcon，并且根据存储电路(器件)的工作状况来调节调节电压vcon的电压电平。

参考电阻调节块530可以根据存储电路(器件)的温度来调节调节电压vcon的电压电平。参考电阻调节块530可以在温度下降时降低调节电压vcon的电压电平，而在温度上升时升高调节电压vcon的电压电平。通过使用串联耦接的参考电阻晶体管reft0和reft1，参考电阻块520的电阻值可以得到精细的调节。

图6是用来解释可变电阻元件r的电阻值随可变电阻元件r的状态和施加给可变电阻元件r的两端的电压而改变的示图的示例表示。

参见图6，实线a表示了在温度为室温(例如，25℃)的情况下可变电阻元件r的电阻值随施加给可变电阻元件r两端的电压(在下文中称作两端电压vr)的改变，而虚线b表示了在温度为高温(例如，90℃)的情况下可变电阻元件r的电阻值随两端电压vr的改变。此外，“低”区域表示在可变电阻元件r处于低电阻态的情况下可变电阻元件r的电阻值随两端电压vr的改变，而“高”区域表示在可变电阻元件r处于高电阻态的情况下可变电阻元件r的电阻值随两端电压vr的改变。

在可变电阻元件r处于低电阻态low的情况下，可变电阻元件r的电阻值可以基本上保持恒定。然而，在可变电阻元件r处于高电阻态high的情况下，不仅可以根据温度还可以根据两端电压vr的电压电平来改变可变电阻元件r的电阻值。以供参考，可变电阻元件r的电阻值的单位为kω，而两端电压vr的单位为v。

图7是用来解释当参考电阻块分别具有各种配置时参考电阻块的电阻值随调节电压vcon的改变而改变的示图的示例表示。

参见图7，图g1表示在参考电阻块520a包括一个参考电阻晶体管reft的情况下根据第一示例的参考电阻块520a的依赖于调节电压vcon的电阻值，图g2表示在参考电阻块520b包括两个参考电阻晶体管reft0和reft1且相同的调节电压vcon被施加给两个参考电阻晶体管reft0和reft1的栅极的情况下根据第二示例的参考电阻块520b的依赖于调节电压vcon的电阻值，以及图g3表示在参考电阻块520c包括两个参考电阻晶体管reft0和reft1、1.5v的偏置电压vbias施加给参考电阻晶体管reft0的栅极以及调节电压vcon施加给参考电阻晶体管reft1的栅极的情况下根据第三示例的参考电阻块520c的依赖于调节电压vcon的电阻值。

从图7可以看出，当调节电压vcon从1.40v变化至1.60v时，根据第一示例的参考电阻块520a的电阻值变化10.7kω(△r1)，根据第二示例的参考电阻块520b的电阻值变化11.1kω(△r2)，而根据第三示例的参考电阻块520c的电阻值变化4.5kω(△r3)。因此，可以通过使用调节电压vcon而比第一示例和第二示例的参考电阻块520a和520b更精细地调节第三示例的参考电阻块520c的电阻值。此外，由于随调节电压vcon的变化的电阻改变较小，因此在给定条件下参考电流变化率可能小，由此可以抑制读取操作中的数据感测错误。

第三示例的参考电阻块520c可以具有优于第一示例和第二示例的参考电阻块520a和520b的下列优点。

(1)当目标电阻值固定时，第三示例的参考电阻块520c能够具有更少依赖于调节电压vcon的电压改变的电阻值。假定目标电阻值为50kω。对于第一示例的参考电阻块520a，50kω的电阻值可以通过使用参考电阻块520a中包括的一个参考电阻晶体管reft来提供。由于单个参考电阻晶体管reft具有施加调节电压vcon的栅极，因此参考电阻块520a对调节电压vcon的改变的依赖是巨大的。对于第二示例的参考电阻块520b，50kω的电阻值可以通过使用两个参考电阻晶体管reft0和reft1来提供。尽管有两个参考电阻晶体管reft0和reft1，然而，由于两个参考电阻晶体管reft0的电阻值和reft1的电阻值二者都依赖于调节电压vcon的电压电平，因此参考电阻块520b对调节电压vcon的电压电平的改变具有相对更高的依赖性。对于第三示例的参考电阻块520c，50kω的电阻值可以通过使用两个参考电阻晶体管reft0和reft1来提供。与第二示例的参考电阻块520b不同的是，由于参考电阻块520c包括仅一个依赖于调节电压vcon的电压电平的参考电阻晶体管reft1，因此参考电阻块520c对调节电压vcon的电压电平的改变具有相对更低的依赖性。

(2)第三示例的参考电阻块520c允许通过将不同的电压施加给两个参考电阻晶体管reft0和reft1来以各种方式提供目标电阻值。例如，在目标电阻值为50kω的情况下，目标电阻值可以通过将参考电阻晶体管reft0和reft1的电阻值分别设置成40kω和10kω或者通过将参考电阻晶体管reft0和reft1的电阻值分别设置成20kω和30kω来形成。

(3)如以上(1)中所述，因为参考电阻块520c的电阻值对调节电压vcon的电压电平的改变的依赖相对小，所以电阻值可以通过调节调节电压vcon的电压电平来精细地调节。

如上所述，所公开技术提供了参考电阻块，参考电阻块使用串联耦接的至少两个参考电阻晶体管reft0和reft1作为用作用于确定可变电阻元件r的电阻值的参考的参考电阻元件。此外，所述至少两个参考电阻晶体管reft0和reft1具有施加独立调节的电压的栅极。相应地，在存储电路(器件)中执行读取操作时，可以提供具有减少的数据感测错误的存储电路(器件)。

图8是图示了根据一种实施方式的参考电阻调节块530的示例表示的配置图。

参见图8，参考电阻调节块530可以包括电压发生单元810和修整单元820。

电压发生单元810可以产生其电压电平根据温度来改变的第一电压v1。图9是图示了根据一种实施方式的电压发生单元810的示例表示的配置图。参见图9，电压发生单元810可以包括pmos晶体管p1和p2、nmos晶体管n1和n2以及电阻器rcon。在一些实施方式中，电压发生单元810可以包括本领域普遍知道的widlar电路。pmos晶体管p1可以具有施加电源电压vdd的源极、耦接到节点no1的栅极以及耦接到节点no2的漏极。pmos晶体管p2可以具有施加电源电压vdd的源极、耦接到节点no1的栅极以及耦接到节点no1的漏极。nmos晶体管n1可以具有施加地电压vss的源极、耦接到节点no2的栅极以及耦接到节点no2的漏极。nmos晶体管n2可以具有耦接到电阻器rcon的源极、耦接到节点no2的栅极以及耦接到节点no1的漏极。成为电压发生单元810的输出的第一电压v1可以为电阻器rcon的两端电压。

当晶体管n1、n2、p1和p2的栅的宽长比分别为(w/l)_n1、(w/l)_n2、(w/l)_p1和(w/l)_p2时，具有根据温度的期望电压电平的第一电压v1可以通过调节电阻器rcon的电阻值和(w/l)_n1、(w/l)_n2、(w/l)_p1和(w/l)_p2的值来产生。

修整单元820可以通过用根据调节码tm<0:3>和tmb<0:3>的值的合适划分比对第一电压v1分压来产生调节电压vcon。

图10是图示了根据一种实施方式的修整单元820的示例表示的配置图。参见图10，修整单元820可以包括多个晶体管n3至n10以及电阻器r1至r4和rl。晶体管n3、n5、n7和n9以及晶体管n4、n6、n8和n10可以分别响应于调节码tm<0:3>和tmb<0:3>而导通或关断。调节码tmb<0>至tmb<3>可以为通过将调节码tm<0>至tm<3>的逻辑值反相来获得的信号。

[表1]示出了根据调节码tm<0:3>和tmb<0:3>的值的调节电压vcon与第一电压v1的比值vcon/v1。[]中的值示出了电阻器r1至r4的电阻值分别为ra、2*ra、4*ra和8*ra的情况下的比值vcon/v1。

[表1]

如[表1]中所示，修整单元820可以通过用根据调节码tm<0:3>和tmb<0:3>的值的各种划分比对第一电压v1分压来产生调节电压vcon。

图11是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图11，存储电路(器件)可以包括一个或多个电阻式储存单元sc、读取使能晶体管rt1和rt2、箝位晶体管ct1和ct2、数据感测块1110、参考电阻块1120和参考电阻调节块1130。

与图5的存储电路(器件)不同，当图11的存储电路(器件)包括参考电阻块120(其包括参考电阻晶体管reft0和reft1)时，调节电压vcon0可以施加给至少一个参考电阻晶体管reft0，而另一调节电压vcon1可以施加给至少一个参考电阻晶体管reft1。调节电压vcon0和vcon1通过参考电阻调节块1130来产生，而参考电阻调节块1130可以独立地调节调节电压vcon0和vcon1。

如图11中所示，通过独立地调节参考电阻晶体管reft0和reft1的栅极电压，能够不同地调节参考电阻块1120的电阻值。

图12是图示了根据一种实施方式的参考电阻调节块1130的示例表示的配置图。

参见图12，参考电阻调节块1130可以包括第一电压发生单元1210和第二电压发生单元1220以及第一修整单元1230和第二修整单元1240。

第一电压发生单元1210可以产生其电压电平根据温度来改变的第一电压v1。第一修整单元1230可以通过用根据调节码tm0<0:3>和tm0b<0:3>的值的合适划分比对第一电压v1分压来产生调节电压vcon0。

一旦被激活，第二电压发生单元1220就可以产生其电压电平根据温度来改变的第二电压v2。第二修整单元1240可以通过用根据调节码tm1<0:3>和tm1b<0:3>的值的合适划分比对第二电压v2分压来产生调节电压vcon1。

第一电压发生单元1210和第二电压发生单元1220可以具有与图9的电压发生单元810相同的配置。然而，当晶体管n1、n2、p1和p2的栅的宽长比分别通过(w/l)_n1、(w/l)_n2、(w/l)_p1和(w/l)_p2来指定时，电阻器rcon的电阻值以及(w/l)_n1、(w/l)_n2、(w/l)_p1和(w/l)_p2的值可以随场合要求而具有不同的值。通过调节栅的宽长比的值以及电阻器rcon的电阻值，由第一电压发生单元1210和第二电压发生单元1220产生的第一电压v1和第二电压v2的改变量对温度的依赖可以进行不同地设置。第一修整单元1230和第二修整单元1240可以具有与图10的修整单元820相同的配置。

图13是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图13，存储电路(器件)可以包括一个或多个电阻式储存单元sc、读取使能晶体管rt1和rt2、箝位晶体管ct1和ct2、数据感测块1310、参考电阻块1320以及参考电阻调节块1330。

与图5的存储电路(器件)不同，在图13的存储电路(器件)中，参考电阻块1320可以包括串联耦接的三个参考电阻晶体管reft0至reft2。图13图示了这样的情况：不同的调节电压vcon0和vcon1施加给三个参考电阻晶体管reft0至reft2之中的两个参考电阻晶体管reft0和reft1的栅极，偏置电压vbias施加给剩余的参考电阻晶体管reft2，而参考电阻调节块1330恰当地产生调节电压vcon0、vcon1和vbias。

在公开的技术中，在参考电阻块1320和参考电阻调节块1330的设计方面，可以以各种方式来配置存储电路(器件)。例如，要考虑的设计改变可以包括：参考电阻块1320中包括的参考电阻晶体管的数量、施加偏置电压的参考电阻晶体管的数量、施加调节电压的参考电阻晶体管的数量以及施加同一偏置电压和同一调节电压的参考电阻晶体管的数量。此外，由于参考电阻调节块1330被设计成具有特定配置，因此参考电阻调节块1330可以被设计成产生与参考电阻块1320的结构一致的合适的调节电压和偏置电压。

也就是说，参考电阻块可以包括串联耦接的至少两个参考电阻晶体管。在此情况下，通过提供对参考电阻块的各种实施方式(例如，如何将电压施加给相应的参考电阻晶体管的栅极)，可以允许存储电路(器件)具有高精度的读取操作。

图14是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图14，存储电路(器件)可以包括多个电阻式储存单元sc、读取使能晶体管rt1和rt2、箝位晶体管ct1和ct2、参考电阻块refr0至refrx、数据感测块1410以及参考电阻调节块1430。

图14的存储电路(器件)可以包括分别与电阻式储存单元sc相对应的多个参考电阻块refr0至refrx。多个偏置电压vbias0至vbiasx和调节电压vcon0至vconx可以施加给多个参考电阻块refr0至refrx中包括的参考电阻晶体管reft0和reft1的栅极，并且一旦对应的字线被激活，就可以激活对应的偏置电压和调节电压。

例如，在字线wl0被激活的情况下，只有多个偏置电压vbias0至vbiasx之中的偏置电压vbias0和多个调节电压vcon0至vconx之中的调节电压vcon0可以被激活。

虽然图14中示出了偏置电压施加给参考电阻晶体管reft0，如以上参照图5所述，施加偏置电压的特定参考电阻晶体管可以在参考电阻晶体管reft0和reft1之间改变。

图14中示出的参考电阻块refr0至refrx之中的每个的配置可以按照以上参照图5、图11和图13描述的各种形状来设计。

图15是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图15，存储电路(器件)可以包括多个电阻式储存单元sc、读取使能晶体管rt1和rt2、箝位晶体管ct1和ct2、参考电阻块refr0至refry(y是自然数)、多个数据感测块1510_0至1510_y以及参考电阻调节块1530。

图15的存储电路(器件)可以包括分别与多个数据感测块1510_0至1510_y相对应的多个参考电阻块refr0至refry。相应的数据感测块1510_0至1510_y可以感测和输出储存在选中电阻式储存单元sc中的数据作为输出d0至dy。偏置电压vbias和调节电压vcon可以施加给多个参考电阻块refr0至refry中包括的参考电阻晶体管reft0和reft1的栅极。

如以上参照图5所述，偏置电压施加给参考电阻晶体管reft0或参考电阻晶体管reft1，并且可能的是：施加偏置电压的特定参考电阻晶体管能够在参考电阻晶体管reft0和reft1之间改变。除特定电阻之外的剩余参考电阻晶体管经由其栅极被供应以调节电压。当特定参考电阻晶体管在两个参考电阻晶体管reft0和reft1之间改变时，施加调节电压的参考电阻晶体管相应地改变。

图15中所示的参考电阻块refr0至refry之中的每个的配置可以按照以上参照图5、图11和图13而描述的各种方式来设计。

图16是图示了包括可变电阻元件的存储电路(器件)的示例表示的配置图。

参见图16，存储电路(器件)可以包括多个电阻式储存单元sc、读取使能晶体管rt1和rt2、箝位晶体管ct1和ct2、参考电阻块refr00至refrxy、多个数据感测块1610_0至1610_y以及参考电阻调节块1630。

图16的存储电路(器件)可以包括与多个数据感测块1610_0至1610_y相对应的多个参考电阻块refr00至refrxy。相应的数据感测块1610_0至1610_y可以感测和输出储存在选中电阻式储存单元sc中的数据作为输出d0至dy。

图16的存储电路(器件)可以包括分别与电阻式储存单元sc相对应的多个参考电阻块refr00至refrxy。多个偏置电压vbias0至vbiasx和调节电压vcon0至vconx可以施加给多个参考电阻块refr00至refrxy中包括的参考电阻晶体管reft0和reft1的栅极，而一旦对应的字线被激活就可以激活对应的偏置电压和调节电压。

例如，在字线wl0被激活的情况下，只有多个偏置电压vbias0至vbiasx之中的偏置电压vbias0和多个调节电压vcon0至vconx之中的调节电压vcon0可以被激活。

如以上参照图5所述，施加偏置电压的参考电阻晶体管和施加调节电压的参考电阻晶体管可以在参考电阻晶体管reft0和reft1之间改变。

图16中所示的参考电阻块refr00至refrxy之中的每个的配置可以按照以上参照图5、图11和图13描述的各种方式来设计。

图5、图11、图13、图14、图15和图16的存储电路(器件)可以通过使用晶体管作为参考电阻器来精确地调节依赖于温度的参考电阻值，由此增加读取裕度。

在根据上述实施方式的电子器件中，通过使用包括在参考电阻块中且串联耦接的至少两个晶体管，可以精确地调节参考电阻值。

基于所公开技术的以上和其它存储电路或半导体器件可以用在一系列设备或系统中。图17至图21提供可以实施本文中公开的存储电路的设备或系统的一些示例。

图17是实施基于所公开技术的存储电路的微处理器的配置图的示例。

参见图17，微处理器2000可以执行用于控制和调谐从各种外部设备接收数据、处理数据和将处理结果输出给外部设备的一系列过程的任务。微处理器2000可以包括存储器单元2010、运算单元2020、控制单元2030等。微处理器2000可以为诸如中央处理单元(cpu)、图像处理单元(gpu)、数字信号处理器(dsp)和应用处理器(ap)的各种数据处理单元。

存储器单元2010是微处理器2000中的储存数据的部件，如处理器寄存器等。存储器单元2010可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储器单元2010可以包括各种寄存器。存储器单元2010可以执行这样的功能：临时储存要由运算单元2020执行运算的数据、执行运算的结果数据以及储存用于执行运算的数据的地址。

存储器单元2010可以包括上述根据实施方式的半导体器件之中的一种或多种。例如，存储器单元2010可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较来确定储存在选中电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管以及将第二栅极电压提供给第二参考电阻晶体管并且调节参考电阻块的电阻值。由此，可以提升存储器单元2010的特性。因此，可以提升微处理器2000的性能特性。

运算单元2020可以根据控制单元2030对命令解码的结果来执行四则算术运算或逻辑运算。运算单元2020可以包括至少一个算术逻辑单元(alu)等。

控制单元2030可以从微处理器2000的存储器单元2010、运算单元2020和外部设备接收信号，执行对命令的提取、解码以及对微处理器2000的输入信号和输出信号的控制，并且执行由程序表示的处理。

根据当前实施方式的微处理器2000可以额外包括高速缓冲存储器单元2040，高速缓冲存储器单元2040能够临时储存要从除存储器单元2010之外的外部设备输入的数据或者要输出给外部设备的数据。在这种情况下，高速缓冲存储器单元2040可以经由总线接口2050与存储器单元2010、运算单元2020和控制单元2030交换数据。

图18是实施基于所公开技术的存储电路的处理器的配置图的示例。

参见图18，处理器2100可以通过包括除微处理器的功能之外的各种功能来提升性能和实现多功能，所述微处理器执行控制和调谐一系列过程(从各种外部设备接收数据，处理数据以及将处理结果输出给外部设备)的任务。处理器2100可以包括用作微处理器的核单元2110、用来临时储存数据的高速缓冲存储器单元2120以及用于在内部器件与外部设备之间传送数据的总线接口2130。处理器2100可以包括诸如多核处理器、图像处理单元(gpu)和应用处理器(ap)的各种片上系统(soc)。

当前实施方式的核单元2110是对从外部设备输入的数据执行算术逻辑运算的部件，并且可以包括存储器单元2111、运算单元2112和控制单元2113。

存储器单元2111是处理器2100中的储存数据的部件，如处理器寄存器、寄存器等。存储器单元2111可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储器单元2111可以包括各种寄存器。存储器单元2111可以执行这样的功能：临时储存要由运算单元2112来执行运算的数据、执行运算的结果数据以及储存有被执行运算的数据的地址。运算单元2112是处理器2100中的执行运算的部件。运算单元2112可以根据控制单元2113对命令解码的结果来执行四则算术运算、逻辑运算等。运算单元2112可以包括至少一个算术逻辑单元alu等。控制单元2113可以从处理器2100的存储器单元2111、运算单元2112和外部设备接收信号，执行对命令的提取、解码以及对处理器2100的信号输入和输出的控制，并且执行由程序表示的处理。

高速缓冲存储器单元2120是临时储存数据以补偿以高速度工作的核单元2110与以低速度工作的外部设备之间在数据处理速度上的差异的部件。高速缓冲存储器单元2120可以包括主储存区2121、次储存区2122和第三储存区2123。一般而言，高速缓冲存储器单元2120包括主储存区2121和次储存区2122，而在需要大存储容量的情况下可以包括第三储存区2123。视情况需要，高速缓冲存储器单元2120可以包括更大数量的储存区。也就是说，包括在高速缓冲存储器单元2120中的储存区的数量可以根据设计来改变。主储存区2121、次储存区2122和第三储存区2123储存和区分数据的速度可以相同或不同。在各个储存区2121、2122和2123的速度不同的情况下，主储存区2121的速度可以最大。高速缓冲存储器单元2120的主储存区2121、次储存区2122和第三储存区2123中的至少一个储存区可以包括上述根据实施方式的半导体器件之中的一种或多种。例如，高速缓冲存储器单元2120可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管并调节参考电阻块的电阻值。由此，可以提升高速缓冲存储器单元2120的特性。因此，可以提升处理器2100的性能特性。

虽然在图18中示出了主储存区2121、次储存区2122和第三储存区2123全部被配置在高速缓冲存储器单元2120的内部，但是应注意的是，高速缓冲存储器单元2120的主储存区2121、次储存区2122和第三储存区2123全部可以被配置在核单元2110的外部，并且可以补偿核单元2110与外部设备之间在数据处理速度上的差异。同时，应注意的是，高速缓冲存储器单元2120的主储存区2121可以设置在核单元2110的内部，而次储存区2122和第三储存区2123可以被配置在核单元2110的外部以增强补偿数据处理速度的差异的功能。在另一实施方式中，主储存区2121、次储存区2122可以设置在核单元2110的内部，而第三储存区2123可以设置在核单元2110的外部。

总线接口2130是连接核单元2110、高速缓冲存储器单元2120和外部设备且允许数据被有效地传输的部件。

根据当前实施方式的处理器2100可以包括多个核单元2110，而多个核单元2110可以共享高速缓冲存储器单元2120。多个核单元2110和高速缓冲存储器单元2120可以直接连接或者经由总线接口2130来连接。多个核单元2110可以按照与核单元2110的上述配置相同的方式来配置。在处理器2100包括多个核单元2110的情况下，高速缓冲存储器单元2120的主储存区2121可以被配置在每个核单元2110中(与多个核单元2110的数量相对应)，而次储存区2122和第三储存区2123可以按照经由总线接口2130而被共享的方式来配置在多个核单元2110的外部。主储存区2121的处理速度可以大于次储存区2122和第三储存区2123的处理速度。在另一实施方式中，主储存区2121和次储存区2122可以被配置在每个核单元2110中(与多个核单元2110的数量相对应)，而第三储存区2123可以按照经由总线接口2130而被共享的方式来配置在多个核单元2110的外部。

根据当前实施方式的处理器2100还可以包括：嵌入式存储器单元2140，其储存数据；通信模块单元2150，其能够以有线或无线的方式将数据传输给外部设备或从外部设备接收数据；存储器控制单元2160，其驱动外部存储设备；以及媒体处理单元2170，其处理要在处理器2100中处理的数据或从外部输入设备输入的数据，并且将处理过的数据输出给外部接口设备等。此外，处理器2100可以包括多个各种模块和设备。在此情况下，添加的多个模块可以经由总线接口2130来彼此交换数据以及与核单元2110和高速缓冲存储器单元2120交换数据。

嵌入式存储器单元2140可以不仅包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括dram(动态随机存取存储器)、移动dram、sram(静态随机存取存储器)和具有与以上提及的存储器类似功能的存储器等。非易失性存储器可以包括rom(只读存储器)、nor闪存、nand闪存、相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、自旋转移力矩随机存取存储器(sttram)、磁性随机存取存储器(mram)、具有类似功能的存储器。

通信模块单元2150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块或这二者。有线网络模块可以包括局域网(lan)、通用串行总线(usb)、以太网、电力线通信(plc)、例如经由传输线来发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(irda)、码分多址(cdma)、时分多址(tdma)、频分多址(fdma)、无线lan、物联网(zigbee)、泛在传感器网络(usn)、蓝牙、射频识别(rfid)、长期演进(lte)、近场通信(nfc)、无线宽带互联网(wibro)、高速下行链路分组接入(hsdpa)、宽带cdma(wcdma)、超宽带(usb)、诸例如在无传输线的情况下发送和接收数据的各种设备等。

存储器控制单元2160用来管理和处理在根据不同通信标准工作的处理器2100与外部储存设备之间传输的数据。存储器控制单元2160可以包括各种存储器控制器，例如，可以控制ide(集成设备电路)、sata(串行高级技术附件)、scsi(小型计算机系统接口)、raid(独立磁盘冗余阵列)、ssd(固态盘)、esata(外部sata)、pcmcia(个人计算机存储卡国际协会)、usb(通用串行总线)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等的设备。

媒体处理单元2170可以处理在处理器2100中处理的数据或以图像、声音或其它形式从外部输入设备输入的数据，并且将数据输出给外部接口设备。媒体处理单元2170可以包括图像处理单元(gpu)、数字信号处理器(dsp)、高清晰度音频设备(hd音频)、高清晰度多媒体接口(hdmi)控制器等。

图19是实施基于所公开技术的存储电路的系统的配置图的示例。

参见图19，作为用于处理数据的装置的系统2200可以执行输入、处理、输出、通信、储存等以对数据进行一系列操纵。系统2200可以包括处理器2210、主存储器件2220、辅助存储器件2230、接口设备2240等。当前实施方式的系统2200可以为使用处理器来工作的各种电子系统，诸如计算机、服务器、pda(个人数字助理)、便携式计算机、网络本、无线电话、移动电话、智能电话、数字音乐播放器、pmp(便携式多媒体播放器)、相机、全球定位系统(gps)、录像机、录音机、远程信息处理、视听(av)系统、智能电视等。

处理器2210可以将输入的命令解码，并执行针对储存在系统2200中的数据的运算、比较等，并且控制这些操作。处理器2210可以包括微处理器单元(mpu)、中央处理单元(cpu)、单/多核处理器、图像处理单元(gpu)、应用处理器(ap)、数字信号处理器(dsp)等。

主存储器件2220是这样的储存器：其可以在运行程序时临时地储存、调用和运行来自辅助存储器件2230的程序代码或数据，并且即使电源被切断仍能够保持存储的内容。主存储器件2220可以包括上述的根据实施方式的半导体器件之中的一种或多种。例如，主存储器件2220可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。由此，可以提升主存储器件2220的特性。因此，可以提升系统2200的性能特性。

此外，主存储器件2220还可以包括易失性存储器类型(其中，当电源被切断时全部内容被擦除)的静态随机存取存储器(sram)、动态随机存取存储器(dram)等。与此不同的是，主存储器件2220可以不包括根据实施方式的半导体器件，而可以包括易失性存储器类型(其中，当电源被切断时全部内容被擦除)的静态随机存取存储器(sram)、动态随机存取存储器(dram)等。

辅助存储器件2230是用于储存程序代码或数据的存储器件。虽然辅助存储器件2230的速度比主存储器件2220的速度慢，但是辅助存储器件2230能够储存更大量的数据。辅助储存器件2230可以包括上述的根据实施方式的半导体器件之中的一种或多种。例如，辅助存储器件2230可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。由此，可以提升辅助存储器件2230的特性。因此，可以提升系统2200的性能特性。

此外，辅助存储器件2230还可以包括数据储存系统(参见图20的附图标记2300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光二者的磁光盘、固态盘(ssd)、usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等。与此不同的是，辅助存储器件2230可以不包括根据实施方式的半导体器件，而可以包括诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光二者的磁光盘、固态盘(ssd)、usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等的数据储存系统(参见图20的附图标记2300)。

接口设备2240可以用来执行当前实施方式的系统2200与外部设备之间的命令和数据的交换。接口设备2240可以为小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(hid)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块或这二者。有线网络模块可以包括局域网(lan)、通用串行总线(usb)、以太网、电力线通信(plc)、诸如经由传输线来发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(irda)、码分多址(cdma)、时分多址(tdma)、频分多址(fdma)、无线lan、物联网(zigbee)、泛在传感器网络(usn)、蓝牙、射频识别(rfid)、长期演进(lte)、近场通信(nfc)、无线宽带互联网(wibro)、高速下行链路分组接入(hsdpa)、宽带cdma(wcdma)、超宽带(usb)、诸如在无传输线的情况下发送和接收数据的各种设备等。

图20是实施基于所公开技术的存储电路的数据储存系统的配置图的示例。

参见图20，数据储存系统2300可以包括：储存器件2310，其作为用于储存数据的组件具有非易失性特性；控制器2320，其控制储存器件2310；接口2330，其用于与外部设备连接；以及临时储存器件2340，其用于临时储存数据。数据储存系统2300可以为诸如硬盘驱动(hdd)、紧凑式只读盘存储器(cdrom)、数字通用盘(dvd)、固体盘(ssd)等的盘型，以及诸如usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等的卡型。

储存器件2310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括rom(只读存储器)、nor闪存、nand闪存、相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、磁性随机存取存储器(mram)等。

控制器2320可以控制储存器件2310与接口2330之间的数据的交换。为此，控制器2320可以包括处理器2321等，处理器2321用于执行用于处理从数据储存系统2300的外部经由接口2330输入的命令的操作。

接口2330用来执行数据储存系统2300与外部设备之间的命令和数据的交换。在数据储存系统2300是卡型的情况下，接口2330可以与诸如usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等设备中使用的接口兼容，或者与类似于上述设备的设备中使用的接口兼容。在数据储存系统2300是盘型的情况下，接口2330可以与诸如ide(集成设备电路)、sata(串行高级技术附件)、scsi(小型计算机系统接口)、esata(外部sata)、pcmcia(个人计算机存储卡国际协会)、usb(通用串行总线)等的接口兼容，或者与类似于上述接口的接口兼容。接口2330可以与具有彼此不同的类型的一个或多个接口兼容。

临时储存器件2340能够临时地储存数据，以根据与外部设备、控制器和系统的接口的多样化和高性能而在接口2330与储存器件2310之间高效地传送数据。用于临时储存数据的临时储存器件2340可以包括上述的根据实施方式的半导体器件之中的一种或多种。例如，临时储存器件2340可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。由此，可以提升临时储存器件2340的特性。因此，可以提升系统2300的性能特性。

图21是实施基于所公开技术的存储电路的存储系统的配置图的示例。

参见图21，存储系统2400可以包括：存储器2410，其作为用于储存数据的组件具有非易失性特性；存储器控制器2420，其控制存储器2410；用于与外部设备的连接的接口2430等。存储系统2400可以为诸如固态盘(ssd)、usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等的卡型。

用于储存数据的存储器2410可以包括上述的根据实施方式的半导体器件之中的一种或多种。例如，存储器2410可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。由此，可以提升存储器2410的特性。因此，可以提升存储系统2400的性能特性。

由此，可以通过执行稳定的感测和放大操作来提升存储系统2400的性能。

此外，根据当前实施方式的存储器2410还可以包括具有非易失性特性的rom(只读存储器)、nor闪存、nand闪存、相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、磁性随机存取存储器(mram)等。

存储器控制器2420可以控制存储器2410与接口2430之间的数据的交换。为此，存储器控制器2420可以包括处理器2421，处理器2421用于执行用于处理从存储系统2400的外部经由接口2430输入的命令的操作。

接口2430用来执行存储系统2400与外部设备之间的命令和数据的交换。接口2430可以与诸如usb存储器(通用串行总线存储器)、安全数字(sd)卡、迷你安全数字(msd)卡、微型安全数字(微型sd)卡、安全数字大容量(sdhc)卡、记忆棒卡、智能媒体(sm)卡、多媒体卡(mmc)、嵌入式mmc(emmc)、紧凑式闪存(cf)卡等设备中使用的接口兼容，或者与类似于上述设备的设备中使用的接口兼容。接口2430可以与具有彼此不同的类型的一个或多个接口兼容。

根据当前实施方式的存储系统2400还可以包括用于根据与外部设备、存储器控制器和存储系统的接口的多样性和高性能而在接口2430与存储器2410之间高效地传送数据的缓冲存储器2440。例如，用于临时储存数据的缓冲存储器2440可以包括上述的根据实施方式的半导体器件之中的一种或多种。缓冲存储器2440可以包括：一个或多个电阻式储存单元，每个电阻式储存单元被构建成为了储存数据而表现出不同的电阻值；参考电阻块，其包括串联耦接的至少一个第一参考电阻晶体管和至少一个第二参考电阻晶体管；数据感测块，其电耦接到所述一个或多个电阻式储存单元和参考电阻块，并且可操作为将从所述一个或多个电阻式储存单元之中选择的电阻式储存单元的电阻值与参考电阻块的参考电阻值相比较以确定储存在选中的电阻式储存单元中的数据；以及参考电阻调节块，其耦接到参考电阻块，并且可操作为将第一栅极电压提供给第一参考电阻晶体管和将第二栅极电压提供给第二参考电阻晶体管以及调节参考电阻块的电阻值。由此，可以提升缓冲存储器2440的特性。因此，可以提升存储系统2400的性能特性。

此外，根据当前实施方式的缓冲存储器2440还可以包括：具有易失性特性的sram(静态随机存取存储器)、dram(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、自旋转移力矩随机存取存储器(sttram)、磁性随机存取存储器(mram)等。与此不同的是，缓冲存储器2440可以不包括根据实施方式的半导体器件，而可以包括：具有易失性特性的sram(静态随机存取存储器)、dram(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(pram)、电阻式随机存取存储器(rram)、自旋转移力矩随机存取存储器(sttram)、磁性随机存取存储器(mram)等。

根据以上描述，明显的是，在根据实施方式的半导体器件和用于制造该半导体器件的方法中，可变电阻元件的图案化是容易的，并且可以确保可变电阻元件的特性。

基于此文件中所公开的存储器件的图17至图21中的电子设备或系统的上述示例中的特征可以在各种设备、系统或应用中实施。一些示例包括移动电话或其它便携式通信设备、平板电脑、笔记本或膝上电脑、游戏机、智能电视机、电视机顶盒、多媒体服务器、具有或不具有无线通信功能的数码相机、具有无线通信能力的腕表或其它可穿戴设备。

虽然此文件包含很多具体内容，但是这些不应当被解释成对任何发明范围或可能要求保护的范围的限制，而是作为对可能是专门用于特定发明的特定实施例的特征的描述。本专利文件中在单独的实施例的环境下描述的某些特征也能够在单个实施例中组合实施。相反地，在单个实施例的环境中描述的各种特征也能够在多个实施例中分别地实施，或者按照任何合适的子组合来实施。此外，虽然以上描述的特征按照某些组合起作用，甚至初始要求如此保护，但是在某些情况下来自要求保护的组合的一个或多个特征能够从该组合脱离出来，并且要求保护的组合可以针对子组合或子组合的变形。

类似地，虽然在附图中按照特定次序描述了操作，但是这不应当被理解成要求按照图示的特定次序或按照顺序的次序来执行这些操作或者执行所有的图示的操作来实现所描述的结果。此外，此专利文件中描述的实施例中的各种系统组件的分离不应当被理解成在全部实施例中都要求这种分离。仅描述了若干实施方式和示例。基于此专利文件中描述的和图示的，可以作出其它实施方式、改进和变形。