电子器件和用于制造电子器件的方法
【技术领域】
[0001]本发明涉及电子器件和用于制造电子器件的方法。
【背景技术】
[0002]电子器件可包括第一半导体芯片和第二半导体芯片。这些半导体芯片都可附着到载体。然而，第一和第二半导体芯片可使用不同的附着技术附着到载体，所述不同的附着技术可导致制造工艺的增加的复杂度和电子器件的增加的成本中的一个或多个。由于这些和其它原因，存在对本发明的需要。
【附图说明】
[0003]附图被包括以提供实施例的进一步理解，并合并在本说明书中且构成本说明书的一部分。附图示出实施例并连同描述一起用来解释实施例的原理。其它实施例和实施例的很多预期优点将容易被认识到，因为它们通过参考下面的详细描述而变得更好理解。附图的元件不一定相对于彼此按比例。相同的参考数字指定对应的相同部分。
[0004]包括图1A-1D的图1示出电子器件的实施例的生产的各种阶段的横截面视图。
[0005]包括图2A-2C的图2示出电子器件的另外的实施例的生产的各种阶段的横截面视图。
[0006]图3A示出电子器件的另外的实施例的横截面视图，而图3B示出这个实施例的顶视图。
[0007]图4示出在用于制造电子器件的方法的实施例中使用的输送装置的示例的顶视图。
[0008]图5示出第一和第二半导体芯片的横截面视图，其中第一和第二芯片示出由于在制造期间的误差容限引起的离电子器件中的理想方位的偏差。
[0009]图6示出用于制造电子器件的方法的实施例的流程图。
【具体实施方式】
[0010]在下面的详细描述中，参考形成其一部分的附图，且其中作为例证示出其中本发明可被实践的特定实施例。然而对本领域中的技术人员可明显的是，实施例的一个或多个方面可以以较小程度的特定细节被实践。在其它实例中，已知的结构和元件在示意图形式中示出，以便便于描述实施例的一个或多个方面。在这个方面中，关于正被描述的一个或多个图的方位使用方向术语，例如“顶部”、“底部”、“左边”、“右边”、“上部”、“下部”等。因为实施例的部件可被定位于多个不同的方位中，方向术语用于说明的目的，且决不是限制性的。应理解，可利用其它实施例，且可做出结构或逻辑改变而不脱离本发明的范围。下面的详细描述因此不在限制性的意义上被理解，且本发明的范围由所附权利要求限定。
[0011]此外，虽然可以关于几个实现中的仅仅一个公开了实施例的特别的特征或方面，但这样的特征或方面可与其它实现的一个或多个其它特征或方面组合，如可能对任何给定或特别的应用是期望的和有利的，除非另外特别提到或除非在技术上被限制。此外，就术语“包括”、“具有”、“带有”或其中的其它变形在详细描述或权利要求中被使用来说，这样的术语意在为以类似于术语“包含”的方式是开放式的。可使用术语“耦合”和“连接”连同其变形。应理解，这些术语可用于指示两个元件彼此协作或交互作用，而不考虑它们是直接物理或电接触，还是它们不彼此直接接触；中间元件或层可被提供在“接合”、“附着”或“连接”的元件之间。此外，术语“示例性的”仅仅意味着作为示例，而不是最好或最佳的。
[0012]下面进一步描述的一个或多个半导体芯片可具有不同的类型，可通过不同的技术制造并可包括例如集成电气、电光或电机电路和/或无源部件、逻辑集成电路、控制电路、微处理器、存储器器件等。
[0013]电子器件和用于制造电子器件的方法的实施例可使用合并在半导体芯片中的各种类型的半导体芯片或电路，在它们当中有AC/DC或DC/DC转换器电路、功率MOS晶体管、二极管、功率肖特基二极管、JFET (结栅极场效应晶体管)、功率双极晶体管、逻辑集成电路、模拟集成电路、混合信号集成电路、传感器电路、MEMS (微机电系统)、功率集成电路、具有集成无源部件的芯片等。实施例也可使用包括MOS晶体管结构或垂直晶体管结构(像例如IGBT (绝缘栅双极晶体管)结构或通常其中至少一个电接触焊盘被布置在半导体芯片的第一主面上且至少一个其它电接触焊盘被布置在与半导体芯片的第一主面相对的半导体芯片的第二主面上的晶体管结构)的半导体芯片。而且，绝缘材料的实施例可例如用于提供在各种类型的外壳中的绝缘层和对电路和部件的绝缘和/或用于提供在各种类型的半导体芯片或合并在半导体芯片中的电路(包括上面提到的半导体芯片和电路)中的绝缘层。
[0014]一个或多个半导体芯片可由特定的半导体材料(例如S1、SiC、SiGe、GaAs、GaN)或由任何其它半导体材料制造，并此外可包含不是半导体的无机和有机材料(诸如例如绝缘体、塑料或金属)中的一个或多个。
[0015]在本文考虑的一个或多个半导体芯片可以很薄。为了允许半导体芯片的处理或操纵，例如封装、eWLP (嵌入式晶片级封装)或半导体器件组装所需的处理/操纵，半导体芯片可形成合成芯片的部分。合成芯片可包括半导体芯片和固定到半导体芯片的加强芯片。加强芯片将稳定性和/或强度添加到合成芯片以使它易管理。
[0016]下面描述的半导体器件可包括一个或多个半导体芯片。作为示例，可包括一个或多个半导体功率芯片。此外，一个或多个逻辑集成电路可被包括在器件中。逻辑集成电路可被配置成控制其它半导体芯片的集成电路，例如功率半导体芯片的集成电路。逻辑集成电路可在逻辑芯片中实现。
[0017]一个或多个半导体芯片可具有允许产生与包括在一个或多个半导体芯片中的集成电路的电接触的接触焊盘(或电极)。电极可都被布置在一个或多个半导体芯片的仅仅一个主面处或一个或多个半导体芯片的两个主面处。它们可包括施加到一个或多个半导体芯片的半导体材料的一个或多个电极金属层。电极金属层可被制造有任何期望的几何形状和任何期望的材料成分。例如，它们可包括选自Cu、N1、Ni Sn、Au、Ag、Pt、Pd和这些金属中的一个或多个的合金、导电有机材料或导电半导体材料的组的材料，或由这些材料制成。
[0018]一个或多个半导体芯片可接合到载体。载体可以是用于封装的(永久)器件载体。载体可包括任何种类的材料，如例如陶瓷或金属材料、铜或铜合金或者铁/镲合金，或由这些材料组成。载体可与一个或多个半导体芯片的一个接触元件机械和电气地连接。一个或多个半导体芯片可通过回流焊接、真空焊接、扩散焊接或借助于导电粘合剂或非导电粘合剂的粘附中的一个或多个来连接到载体。如果扩散焊接用作在一个或多个半导体芯片和载体之间的连接技术，则可使用焊接材料，其由于在焊接工艺之后的界面扩散过程而导致在半导体和载体之间的界面处的金属间相。在铜或铁/镍载体的情况下，使用包括AuSn、AgSn、CuSn、AgIn、AuIn 或 CuIn 或由 AuSn、AgSn、CuSn、Agin、AuIn 或 CuIn 组成的焊接材料因此可能是期望的。可替换地，如果一个或多个半导体芯片将被粘附到载体，则可使用导电粘合剂。粘合剂可例如基于环氧树脂或其它适当的胶。粘合剂可富含有金、银、镍或铜的微粒以增强它们的导电性。
[0019]一个或多个半导体芯片的接触元件可包括扩散势皇。扩散势皇在扩散焊接的情况下防止焊接材料从载体扩散到一个或多个半导体芯片内。在接触元件上的薄钛层可例如影响这样的扩散势皇。
[0020]可例如通过焊接、胶合或烧结来完成将一个或多个半导体芯片接合到载体。在通过焊接附着一个或多个半导体芯片的情况下，可使用软焊材料或特别是能够形成扩散焊接接缝的焊接材料，例如包括从Sn、SnAg、SnAu、SnCu、In、InAg、InCu和InAu的组选择的一种或多种金属材料的焊接材料。
[0021]一个或多个半导体芯片可被覆盖有密封材料，以便嵌入密封剂(人造晶片)中用于eWLP处理，或在接合到器件载体(衬底)之后嵌入密封剂(人造晶片)中。密封材料可以是电绝缘的。密封材料可包括任何适当的塑料或聚合物材料(诸如例如硬质塑料、热塑性或热固性材料或层压材料(预浸料坯))或由这些材料制成，并可例如包含填充材料。各种技术可用于使用密封材料(例如压缩模塑、注入模塑、粉料模塑或液体模塑或层压材料)来密封一个或多个半导体芯片。热和/或压力可用于施加密封材料。
[0022]在几个实施例中，层或层叠层被施加到彼此或材料被施加或沉积到层上。应认识到，任何这样的术语如“施加”或“沉积”意欲涵盖实质上所有种类和将层施加到彼此上的技术。特别是，它们意欲涵盖其中层作为整体同时被施加的技术，像例如层压技术以及其中层以连续的方式被沉积的技术，像例如溅射、电镀、模塑、CVD等。
[0023]在下面的描述和