技术特征：
技术总结
本申请公开了一种半导体器件。所述半导体器件可以包括：多个存储体，其布置在第一方向上；地址解码器，其布置在所述存储体的一侧；多个局部感测放大器阵列，其布置在所述存储体的每个存储体之下；多个第一输入/输出线，其连接在所述存储体和与所述存储体中的每个存储体相对应的所述局部感测放大器阵列之间；以及至少一个第二输入/输出线，其连接到所述局部感测放大器阵列并且在所述第一方向上延伸。
技术研发人员：元炯植;玉承翰;李俊杓
受保护的技术使用者：爱思开海力士有限公司
技术研发日：2018.11.14
技术公布日：2019.07.16