1.一种半导体器件，该半导体器件包括：
存储器串，该存储器串被联接在公共源线和位线之间，所述存储器串包括至少一个第一选择晶体管、多个存储单元和多个第二选择晶体管；
选择线，所述选择线被单独联接到所述第二选择晶体管；以及
控制逻辑电路，该控制逻辑电路被配置为在第一时间使所述选择线当中的第一组选择线浮置，并且被配置为在不同于所述第一时间的第二时间使所述选择线当中的第二组选择线浮置。
2.根据权利要求1所述的半导体器件，其中，当所述第一组选择线比所述第二组选择线更靠近所述公共源线时，所述第一时间出现在所述第二时间之前。
3.根据权利要求1所述的半导体器件，其中，当所述第一组选择线比所述第二组选择线更靠近所述公共源线时，所述第一时间出现在所述第二时间之后。
4.根据权利要求1所述的半导体器件，其中，当所述第一组选择线比所述第二组选择线更靠近所述位线时，所述第一时间出现在所述第二时间之前。
5.根据权利要求1所述的半导体器件，其中，当所述第一组选择线比所述第二组选择线更靠近所述位线时，所述第一时间出现在所述第二时间之后。
6.根据权利要求1所述的半导体器件，其中，所述控制逻辑电路在使所述第一组选择线浮置之后使所述第二组选择线浮置，并且其中，所述第二组选择线包括比所述第一组选择线少的选择线。
7.根据权利要求1所述的半导体器件，其中，所述控制逻辑电路在使所述第一组选择线浮置之后使所述第二组选择线浮置，并且施加到所述第二组选择线的栅极感应漏极泄漏gidl偏置大于施加到所述第一组选择线的gidl偏置。
8.根据权利要求1所述的半导体器件，其中，包括在所述第一组选择线中的选择线的数目不同于包括在所述第二组选择线中的选择线的数目。
9.根据权利要求1所述的半导体器件，其中，通过延迟使所述第二组选择线浮置的所述第二时间，来增大由所述多个第二选择晶体管当中的与所述第二组选择线对应的第二选择晶体管产生的栅极感应漏极泄漏gidl电流。
10.根据权利要求1所述的半导体器件，其中，所述控制逻辑电路在擦除电压增大的时段中使所述第一组选择线和所述第二组选择线浮置。
11.一种半导体器件，该半导体器件包括：
存储器串，该存储器串被联接在公共源线和位线之间，所述存储器串包括至少一个第一选择晶体管、多个存储单元和多个第二选择晶体管；以及
控制逻辑电路，该控制逻辑电路被配置为向所述多个第二选择晶体管当中的第一组第二选择晶体管施加第一栅极感应漏极泄漏gidl偏置，并且被配置为向所述多个第二选择晶体管当中的第二组第二选择晶体管施加与所述第一gidl偏置不同的第二gidl偏置。
12.根据权利要求11所述的半导体器件，其中，所述第一gidl偏置表示所述第一组第二选择晶体管中的第二选择晶体管的栅极端子和源极端子之间的电压差，并且其中，所述第二gidl偏置表示所述第二组第二选择晶体管中的第二选择晶体管的栅极端子和源极端子之间的电压差。
13.根据权利要求11所述的半导体器件，其中，所述控制逻辑电路在擦除电压增大的时段中使所述第一组第二选择晶体管和所述第二组第二选择晶体管浮置。
14.根据权利要求13所述的半导体器件，其中，所述控制逻辑电路在使所述第一组第二选择晶体管浮置之后使所述第二组第二选择晶体管浮置，并且其中，所述第二gidl偏置大于所述第一gidl偏置。
15.根据权利要求13所述的半导体器件，其中，所述控制逻辑电路在使所述第一组第二选择晶体管浮置之后使所述第二组第二选择晶体管浮置，并且其中，所述第二组第二选择晶体管包括比所述第一组第二选择晶体管少的第二选择晶体管。
16.根据权利要求11所述的半导体器件，其中，包括在所述第一组第二选择晶体管中的第二选择晶体管的数目不同于包括在所述第二组第二选择晶体管中的第二选择晶体管的数目。
17.一种操作半导体器件的方法，该半导体器件包括存储器串，所述存储器串被联接在公共源线和位线之间，所述存储器串各自包括至少一个第一选择晶体管、多个存储单元和多个第二选择晶体管，该方法包括以下步骤：
向所述公共源线和所述位线中的至少一条施加擦除电压；
在第一时间，使单独联接到所述第二选择晶体管的选择线当中的第一组选择线浮置；以及
在不同于所述第一时间的第二时间，使单独联接到所述第二选择晶体管的所述选择线当中的第二组选择线浮置。
18.根据权利要求17所述的方法，其中，在使所述第一组选择线浮置之后使所述第二组选择线浮置，并且其中，所述第二组选择线包括比所述第一组选择线少的选择线。
19.根据权利要求17所述的方法，其中，在使所述第一组选择线浮置之后使所述第二组选择线浮置，并且施加到所述第二组选择线的栅极感应漏极泄漏gidl偏置大于施加到所述第一组选择线的gidl偏置。
20.根据权利要求17所述的方法，其中，包括在所述第一组选择线中的选择线的数目不同于包括在所述第二组选择线中的选择线的数目。
21.根据权利要求17所述的方法，其中，通过延迟所述第二组选择线的浮置来增大施加到所述多个第二选择晶体管当中的与所述第二组选择线对应的第二选择晶体管的栅极感应漏极泄漏gidl偏置。
22.根据权利要求17所述的方法，其中，在擦除电压增大的时段中使所述第一组选择线和所述第二组选择线浮置。
23.根据权利要求17所述的方法，其中，当所述第一组选择线比所述第二组选择线更靠近所述公共源线时，所述第一时间出现在所述第二时间之前。
24.根据权利要求17所述的方法，其中，当所述第一组选择线比所述第二组选择线更靠近所述公共源线时，所述第一时间出现在所述第二时间之后。
25.根据权利要求17所述的方法，其中，当所述第一组选择线比所述第二组选择线更靠近所述位线时，所述第一时间出现在所述第二时间之前。
26.根据权利要求17所述的方法，其中，当所述第一组选择线比所述第二组选择线更靠近所述位线时，所述第一时间出现在所述第二时间之后。