专利名称：半导体存储装置的制作方法
技术领域：
本发明涉及一种半导体存储装置，特别是关于具备有用于补救不良存储单元的冗余存储单元且分割字线的分割字方式的半导体存储装置。
半导体存储装置的扩散工序虽然是在洁净环境下进行的，但还会因为微米量级的灰尘导致不良存储单元的产生。因此，为了对在芯片内部产生的不良存储单元进行补救，在大多数半导体存储装置中都具备有冗余存储单元。
为了向这样的冗余存储单元进行替换，当扩散工序完成后，用测定器进行存储测试，会检测出普通存储单元阵列内的不良单元。不良单元有位单元不良，还有沿着字线的布线模式的不良。对于这些不良的模式进行可把不良单元最有效地替换成冗余单元的计算，以决定应该把熔丝电路中的哪个熔丝熔断。
对于已进行了熔丝熔断等替换处理的芯片，当选择到与普通存储单元阵列内的不良单元相对应的地址时会转换到冗余单元，因此可当作合格品。
可是，当在替换了的冗余存储单元中有不良时，这个芯片就成为次品，这会成为产品合格率下降的原因。
一般说来，冗余字线或冗余位线都备有多根，有一根不良时可用其中的一根进行替换。因此，如果可以在衬片试验时检测出冗余存储单元阵列内的不良单元，就可以避开成为不良的冗余字线或冗余位线进行替换处理，可以提高产品合格率。作为实现了对这样的冗余存储单元阵列测试的半导体存储装置，在特开平8-147995号公报中所公开的半导体存储装置有提议。
可是，在SRAM等半导体存储装置中，当读出或写入时，与选择字线相连的所有的存储单元上流着恒定电流。为减小这个恒定电流达到低耗电化，我们知道有把字线分割的分割字方式把存储单元阵列沿列方向分割成多个块，在这个块单位中进行行选择。
图3是在分割字方式的半导体存储装置中应用了特开平8-147995号公报的技术的半导体存储装置的方框图。
这个半导体存储装置具有把存储单元按矩阵状配设的存储单元阵列。这个存储单元阵列分为把普通存储单元(正常存储单元)Ma按矩阵状配设的普通存储单元阵列21a和把冗余存储单元Mb按矩阵状配设的冗余存储单元阵列21b。
还有，普通存储单元阵列21a分为与各个块选择线Ba1～Bah相对应的h个存储块21a-1～21a-h。
同样，冗余存储单元阵列21b分为与各个冗余块选择线Bb1～Bbi相对应的i个存储块21b-1～21b-i。
字线Wa1～Wam分别被设成与各行的普通存储单元Ma相对应，冗余字线Wb1～Wbn分别被设成与各行的冗余存储单元Mb相对应。
子字线SWa分别被设成与各个存储块21a-1～21a-h中的各行的普通存储单元Ma相对应，冗余子字线SWb分别被设成与各个存储块21b-1～21b-i中的各行的普通存储单元Mb相对应。
为在每个存储块上选择子字线SWa所用的块选择线Ba1～Bah分别被设成与存储块21a-1～21a-h相对应，为在每个存储块上选择冗余子字线SWb所用的冗余块选择线Bb1～Bbi分别被设成与存储块21b-1～21b-I相对应。
还有，数据线(无图示)分别被设成与各列的存储单元Ma、Mb相对应，通过数据线把存储信息写入存储单元Ma、Mb或从存储单元Ma、Mb读出。
在字线Wa1～Wam和块选择线Ba1～Bah的各交点上所设的子字驱动器22a在与这些线相连的同时还连着子字线SWa。
设在所选择的字线和所选择的块选择线的交点上的子字驱动器22a除了与接在该驱动器上的子字线和选择字线相连之外还驱动所有的连接在该子字线上的普通存储单元Ma。
在冗余字线Wb1～Wbn和冗余块选择线Bb1～Bbi的各交点上所设的冗余子字驱动器22b在与这些线相连的同时还连着冗余子字线SWb。
设在所选择的冗余字线和所选择的冗余块选择线的交点上的冗余子字驱动器22b除了与接在该驱动器上的冗余子字线和所选择的冗余字线相连之外还驱动所有的连接在该冗余子字线上的冗余存储单元Mb。
字线选择电路23a依照从行地址电路25输出的行地址信号X0～Xj选择字线Wa1～Wam中的一根。
冗余字线选择电路23b依照通过字线选择电路23a输入的行地址信号X0～Xj选择冗余字线Wb1～Wbn中的一根。
块选择线选择电路24依照从行地址电路25输出的行地址信号X0～Xj及从冗余熔丝电路26输出的冗余使能信号EN和测试模式信号TRED选择块选择线Ba1～Bah中的一根。
冗余块选择线选择电路27依照从冗余熔丝电路26输出的冗余行地址信号XREDO～XREDk和测试模式信号TRED选择冗余块选择线Bb1～Bbi中的一根。
行地址译码电路28依照从行地址电路25输出的行地址信号X0～Xj和测试模式信号TRED选择冗余块选择线Bb1～Bbi中的一根。
图4表示了块选择线选择电路24、冗余块选择线选择电路27以及行地址译码电路28的方框图。
块选择线选择电路24是由行地址译码部31和块选择线禁止部32构成。
冗余块选择线选择电路27是由冗余行地址译码部33和冗余块选择线禁止部34构成。
然后，行地址译码电路28是由行地址译码部35和冗余块选择线使能部36构成。
作为行地址译码部31的输出信号的行地址译码信号Da1～Dah分别与块选择线Ba1～Bah相对应，作为冗余行地址译码部33的输出信号的冗余行地址译码信号Db1～Dbi分别与冗余块选择线Bb1～Bbi相对应。还有，作为行地址译码部35的输出信号的冗余行地址译码信号Dc1～Dci分别与冗余块选择线Bb1～Bbi相对应。
行地址译码部31使在行地址译码信号Da1～Dah中与根据行地址信号X0～Xj所指定的1根块选择线相对应的行地址译码信号成为选择电平，而使其它的行地址译码信号成为非选择电平。
块选择线禁止部32在冗余使能信号EN以及测试模式信号TRED处于非激活电平的情况下与块选择线Ba1～Bah以及行地址译码部31的各输出相接、在冗余使能信号EN或者测试模式信号TRED处于激活电平的情况下断开与块选择线Ba1～Bah以及行地址译码部31的各输出的连接。
冗余行地址译码部33使在冗余行地址译码信号Db1～Dbi中与根据冗余行地址信号XRED0～XREDk所指定的1根冗余块选择线相对应的冗余行地址译码信号成为选择电平，而使其它的冗余行地址译码信号成为非选择电平。
冗余块选择线禁止部34在测试模式信号TRED处于非激活电平的情况下与冗余块选择线Bb1～Bbi和冗余行地址译码部33的各输出相接、在测试模式信号TRED处于激活电平的情况下断开与冗余块选择线Bb1～Bbi和冗余行地址译码部33的各输出的连接。
行地址译码部35使在冗余行地址译码信号Dc1～Dci中与根据行地址信号X0～Xj所指定的1根冗余块选择线相对应的冗余行地址译码信号成为选择电平，而使其它的冗余行地址译码信号成为非选择电平。
冗余块选择线使能部36在测试模式信号TRED处于非激活电平的情况下与冗余块选择线Bb1～Bbi和行地址译码部35的各输出断开、在测试模式信号TRED处于激活电平的情况下与冗余块选择线Bb1～Bbi和行地址译码部35的各输出连接。
冗余熔丝电路26根据行地址信号X0～Xj产生指定冗余行地址的冗余行地址信号XRED0～XREDk。
在这个冗余熔丝电路26中设有多个熔丝(未图示)，当不良存储单元所在的行地址通过行地址信号X0～Xj被指定时，有几个熔丝会预先被熔断，输出指向成为这个行地址的替换处的冗余行地址的冗余行地址信号XRED0～XREDk。关于这个熔丝的熔断后面会说明。
下面对制造工序中的测试进行说明。
首先把探针压接在扩散工序完成后的衬片上所形成的1个半导体存储装置的电极上，接好电源和测定器。
对普通存储单元阵列21a进行测试的情况下，从行地址电路25输出依次指向各字线Wa1～Wam的行地址信号X0～Xj，使字线选择电路23a依次选择各字线Wa1～Wam。
因此时的行地址信号X0～Xj的值不指向冗余字线Wb1～Wbn，冗余字线选择电路23b使冗余字线Wb1～Wbn都成为非选择电平。
未进行熔丝熔断处理的冗余熔丝电路26没有把冗余行地址信号XRED0～XREDk的值设定成指向冗余字线Wb1～Wbn的值，因此，使冗余使能信号EN成为非激活电平。
还有，对普通存储单元阵列21a进行测试的情况下，从外部被输入的测试模式信号TRED处于非激活电平。
因冗余使能信号EN以及测试模式信号TRED处于非激活电平，块选择线禁止部32与块选择线Ba1～Bah和行地址译码部31的各输出连接。
因测试模式信号TRED处于非激活电平，冗余块选择线禁止部34与冗余块选择线Bb1～Bbi和冗余行地址译码部33的各输出相接，冗余块选择线使能部36断开与冗余块选择线Bb1～Bbi和行地址译码部35的各输出的连接。
因此，块选择线选择电路24使得在块选择线Ba1～Bah中根据行地址信号X0～Xj所指定的1根块选择线成为选择电平，使其它的块选择线成为非选择电平。
然后，冗余块选择线选择电路27以及行地址译码电路28使冗余块选择线Bb1～Bbi都成为非选择电平。
与选择字线连着的各子字驱动器22a中，在与其自身相连的块选择线Ba1～Bah中成为选择电平的块选择线所对应的子字驱动器22a变为激活状态，接通与其自身相连的子字线和选择字线。
与选择字线连着的各子字驱动器22a中，在与其自身相连的块选择线Ba1～Bah中成为非选择电平的选择线所对应的子字驱动器22a以及在非选择字线上连着的各子字驱动器22a变为非激活状态，子字线没有与字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
这样，使规定的测试模式信号储存在由选择子字线以及选择数据线所指向的普通存储单元Ma上，通过读出其存储信息检查普通存储单元Ma是否为合格品，是次品的情况下，把其地址储存在测定器中。对普通存储单元阵列21a内所有的存储单元Ma进行这样的测试。
下面对冗余存储单元阵列21b的测试进行说明。
对冗余存储单元阵列21b进行测试的情况下，从行地址电路25输出依次指向各冗余字线Wb1～Wbn的行地址信号X0～Xj，使冗余字线选择电路23b依次选择各冗余字线Wb1～Wbn。
未进行熔丝熔断处理的冗余熔丝电路26没有把冗余行地址信号XRED0～XREDk的值设定成指向冗余字线Wb1～Wbn的值，使冗余使能信号EN成为非激活电平。
还有，对冗余存储单元阵列21b进行测试的情况下，从外部被输入的测试模式信号TRED处于激活电平。
因测试模式信号TRED处于激活电平，块选择线禁止部32断开与块选择线Ba1～Bah和行地址译码部31的各输出的连接。冗余块选择线禁止部34断开与冗余块选择线Bb1～Bbi和冗余行地址译码部33的各输出的连接。然后，冗余块选择线使能部36与冗余块选择线Bb1～Bbi和行地址译码部35的各输出相连。
因此，块选择线选择电路24使块选择线Ba1～Bah全都成为非选择电平，冗余块选择线选择电路27使冗余块选择线Bb1～Bbi全都成为非选择电平。
然后，行地址译码电路28使在冗余块选择线Bb1～Bbi中根据行地址信号X0～Xj所指定的1根冗余块选择线成为选择电平，使其它的冗余块选择线成为非选择电平。
在选择冗余字线上连着的各冗余子字驱动器22b中，在与其自身相连的冗余块选择线Bb1～Bbi中成为选择电平的冗余块选择线所对应的冗余子字驱动器22b变为激活状态，接通与其自身相连的冗余子字线和选择冗余字线。
还有，与选择冗余字线连着的各冗余子字驱动器22b中，在与其自身相连的冗余块选择线Bb1～Bbi中成为非选择电平的冗余块选择线所对应的冗余子字驱动器22b以及在非选择冗余字线上连着的各冗余子字驱动器22b变为非激活状态，冗余子字线没有与冗余字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
这样，使规定的测试模式信号储存在由选择冗余子字线以及选择数据线所指向的冗余存储单元Mb上，通过读出其存储信息检查冗余存储单元Mb是否为合格品，是次品的情况下，把其地址储存在测定器中。对冗余存储单元阵列21b内所有的冗余存储单元Mb进行这样的测试。
测试完成后，检测是否可以把普通存储单元阵列21a内的不良存储单元替换成冗余存储单元阵列21b内的正常冗余存储单元，如果可以替换成冗余存储单元，根据不良存储单元所示的行地址作成与该地址相对应的熔丝号码的数据。
然后，当在正常模式中通过行地址信号X0～Xj指向不良存储单元所在的行地址时，用调整装置(用激光等熔断熔丝的装置)把冗余熔丝电路26内的与上述数据对应的熔丝熔断，输出指向成为这个行地址的替换处的冗余行地址的冗余行地址信号XRED0～XREDk。
至此，完成了在制造工序中的熔丝熔断处理。
下面，说明当正常的单元被选择的情况下的在正常模式时的半导体存储装置的动作。这里假定普通存储单元阵列21a内的不良存储单元存在于行地址的3号地址即存在于X0=「H」、X1=「H」、X2～Xj=「L」所指向的地址，输入的行地址为1号地址即X0=「H」、X1～Xj=「L」(列地址为任意值)。
字线选择电路23a依照行地址信号X0～Xj从字线Wa1～Wam中选择1根。
在输入没有指向不良存储单元的行地址信号X0～Xj的情况下，冗余熔丝电路26没有把冗余行地址信号XRED0～XREDk的值设定成指向冗余字线Wb1～Wbn的值，使冗余使能信号EN成为非激活电平。
还有，在正常模式的情况下，从外部被输入的测试模式信号TRED处于非激活电平。
因冗余使能信号EN及测试模式信号TRED处于非激活电平，块选择线禁止部32与块选择线Ba1～Bah和行地址译码部31的各输出相连。
因测试模式信号TRED处于非激活电平，冗余块选择线禁止部34与冗余块选择线Bb1～Bbi和冗余行地址译码部33的各输出相连，冗余块选择线使能部36断开与冗余块选择线Bb1～Bbi和行地址译码部35的各输出的连接。
因此，块选择线选择电路24使在块选择线Ba1～Bah中与根据行地址信号X0～Xj所指定的1根块选择线成为选择电平，而使其它的块选择线成为非选择电平。
然后，冗余块选择线选择电路27及行地址译码电路28使冗余块选择线Bb1～Bbi都成为非选择电平。
与选择字线连着的各子字驱动器22a中，在与其自身相连的块选择线Ba1～Bah中成为选择电平的块选择线所对应的子字驱动器22a变为激活状态，接通与其自身相连的子字线和选择字线。
与选择字线连着的各子字驱动器22a中，在与其自身相连的块选择线Ba1～Bah中成为非选择电平的选择线所对应的子字驱动器22a以及在非选择字线上连着的各子字驱动器22a变为非激活状态，子字线没有与字线连接。还有，冗余子字驱动器22b也变为非激活状态，冗余子字线没有与冗余字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
然后，对由选择子字线及选择数据线所指定的普通存储单元Ma进行写入或读出。
下面，对输入3号地址即X0=「H」、X1=「H」、X2～Xj=「L」作为行地址(列地址为任意值)并选择了不良存储单元的情况下的动作进行说明。
当指向不良存储单元的行地址信号X0～Xj被输入时，冗余熔丝电路26把冗余行地址信号XRED0～XREDk的值作为指向成了不良存储单元所在的行地址的替换处的冗余行地址的值，使冗余使能信号EN成为激活电平。
冗余字线选择电路23b依照行地址信号X0～Xj从冗余字线Wb1～Wbn中选择1根。
在正常模式的情况下，从外部被输入的测试模式信号TRED处于非激活电平。
因冗余使能信号EN处于激活电平，块选择线禁止部32断开与块选择线Ba1～Bah和行地址译码部31的各输出的连接。
还有，因测试模式信号TRED处于非激活电平，冗余块选择线禁止部34与冗余块选择线Bb1～Bbi和冗余行地址译码部33的各输出相连，冗余块选择线使能部36断开与冗余块选择线Bb1～Bbi和行地址译码部35的各输出的连接。
因此，块选择线选择电路24使块选择线Ba1～Bah都成为非选择电平，行地址译码电路28使冗余块选择线Bb1～Bbi都成为非选择电平。
然后，冗余块选择线选择电路27使得在冗余块选择线Bb1～Bbi中根据冗余行地址信号XRED0～XREDk所指定的1根冗余块选择线成为选择电平，其它的冗余块选择线成为非选择电平。
在选择冗余字线上连着的各冗余子字驱动器22b中，在与其自身相连的冗余块选择线Bb1～Bbi中成为选择电平的冗余块选择线所对应的冗余子字驱动器22b变为激活状态，接通与其自身相连的冗余子字线和选择冗余字线。
还有，与选择冗余字线连着的各冗余子字驱动器22b中，在与其自身相连的冗余块选择线Bb1～Bbi中成为非选择电平的冗余块选择线所对应的冗余子字驱动器22b以及在非选择冗余字线上连着的各冗余子字驱动器22b变为非激活状态，冗余子字线没有与冗余字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
然后，对由选择冗余子字线及选择数据线所指定的冗余存储单元Mb进行写入或读出。
在如上所述的以往的半导体存储装置中必须要有选择与普通存储单元对应的块选择线的块选择线选择电路和选择与冗余存储单元对应的冗余块选择线的冗余块选择线选择电路，因此，电路规模变大，有芯片面积增加的缺点。
而且，因另外还需要作为实现对冗余存储单元测试的电路的行地址译码电路，有电路规模进一步增大的缺点。
本发明以为解决上述问题、提供可以缩小与块选择线的选择有关的电路的规模的半导体存储装置为目的。
为实现上述目的本发明提供一种半导体存储装置，该装置具备有一种块选择线选择手段，把单元阵列在列方向上分割成多个块，在这个块单位中进行行选择，在字线分割了的分割字方式的半导体存储装置中，在普通存储单元的测试模式以及在正常模式中普通存储单元阵列内的正常存储单元被选择时，依照输入地址信号选择与普通存储单元对应的多个块选择线中的1根，在冗余存储单元的测试模式以及在正常模式中普通存储单元阵列内的不良存储单元被选择时，依照输入地址信号选择与冗余存储单元对应的多个块选择线中的1根。
还有，在上述的半导体存储装置中，与上述普通存储单元对应的块选择线和与冗余存储单元对应的块选择线是公用的。
还有，在上述的半导体存储装置中，上述块选择线选择手段是由使与各块选择线对应的多个输出信号中与依照地址信号所指定的1根块选择线相对应的输出信号成为选择电平的地址译码手段、使与各块选择线对应的多个输出信号中与依照冗余地址信号所指定的1根块选择线相对应的输出信号成为选择电平的冗余地址译码手段、把地址译码手段的各输出或冗余地址译码手段的各输出中的任一种输出与各块选择线连接的转换手段、在测试模式以及在正常模式中当普通存储单元阵列内的正常存储单元被选择时使地址译码手段的各输出和各块选择线连接在上述转换手段上且在正常模式中当普通存储单元阵列内的不良存储单元被选择时使冗余地址译码手段的各输出与各块选择线连接在上述转换手段上的控制手段所组成。
下面对附图进行简单说明。
图1是成为本发明实施例的半导体存储装置的方框图。
图2是图1的块选择线选择电路的方框图。
图3是以往的半导体存储装置的方框图。
图4是图3的块选择线选择电路、冗余块选择线选择电路以及行地址译码电路的方框图。
图中1a普通存储单元阵列；1b冗余存储单元阵列；2a子字驱动器；2b冗余子字驱动器；3a字线选择电路；3b冗余字线选择电路；4块选择线选择电路；5行地址电路；6冗余熔丝电路；11行地址译码部；12冗余行地址译码部；13控制部；14输入信号转换部；Wa1～Wam字线；Wb1～Wbn冗余字线；B1～Bi块选择线。
下面，参照附图对本发明的实施例进行详细说明。图1是本发明实施例的半导体存储装置的方框图。
这个半导体存储装置具备有存储单元按矩阵状配设的存储单元阵列。这个存储单元阵列分为把普通存储单元(正常存储单元)Ma按矩阵状配设的普通存储单元阵列1a和把冗余存储单元Mb按矩阵状配设的冗余存储单元阵列1b。
在本实施例的半导体存储装置中，与普通存储单元阵列1a对应的块选择线和与冗余存储单元阵列1b对应的块选择线是公用的，设有i根块选择线B1～Bi。根据这种设置，普通存储单元阵列1a分为i个存储块1a-1～1a-i，冗余存储单元阵列1b也分为i个存储块1b-1～1b-i。
与各行的普通存储单元Ma相对应分别设置着字线Wa1～Wam，与各行的普通存储单元Mb相对应分别设置着冗余字线Wb1～Wbn。
与各存储块1a-1～1a-i内的各行普通存储单元Ma相对应分别设置着子字线SWa，与各存储块1b-1～1b-i内的各行冗余存储单元Mb相对应分别设置着冗余子字线SWb。
为了选择每个存储块上的字线SWa、SWb，与存储块1a-1～1a-i及存储块1b-1～1b-i相对应分别设置着块选择线B1～Bi。
还有，与各列的存储单元Ma、Mb相对应设置着数据线(未图示)。
在字线Wa1～Wam和块选择线B1～Bi的各交点上所设的子字驱动器2a在与这些线相连的同时还连着子字线SWa。
设在所选择的字线和所选择的块选择线的交点上的子字驱动器2a除了与接在该驱动器上的子字线和选择字线相连之外还驱动所有的连接在该子字线上的普通存储单元Ma。
在冗余字线Wb1～Wbn和块选择线B1～Bi的各交点上所设的冗余子字驱动器2b在与这些线相连的同时还连着冗余子字线SWb。
设在所选择的冗余字线和所选择的冗余块选择线的交点上的冗余子字驱动器2b除了与接在该驱动器上的冗余子字线和所选择的冗余字线相连之外还驱动所有的连接在该冗余子字线上的冗余存储单元Mb。
字线选择电路3a依照从行地址电路5输出的行地址信号X0～Xj选择字线Wa1～Wam中的一根。
冗余字线选择电路3b依照从下述的冗余熔丝电路6输出的冗余行地址信号XRED0～XREDk选择冗余字线Wb1～Wbn中的一根。
块选择线选择电路4依照从行地址电路5输出的行地址信号X0～Xj、从冗余熔丝电路6输出的冗余行地址信号XRED0～XREDk、从冗余字线选择电路3b输出的冗余使能信号EN以及测试模式信号TRED选择块选择线B1～Bi中的一根。
图2表示了块选择线选择电路4的方框图。块选择线选择电路4是由行地址译码部11、冗余行地址译码部12、控制部13和输入信号转换部14所构成。
作为行地址译码部11的输出信号的行地址译码信号Da1～Dah分别与块选择线B1～Bi相对应，作为冗余行地址译码部12的输出信号的冗余行地址译码信号Db1～Dbi也分别与块选择线B1～Bi相对应。
行地址译码部11使在行地址译码信号Da1～Dah中与根据行地址信号X0～Xj所指定的1根块选择线相对应的行地址译码信号成为选择电平，而使其它的行地址译码信号成为非选择电平。
冗余行地址译码部12使在冗余行地址译码信号Db1～Dbi中与根据冗余行地址信号XRED0～XREDk所指定的1根冗余块选择线相对应的冗余行地址译码信号成为选择电平，而使其它的冗余行地址译码信号成为非选择电平。
控制部13在普通存储单元的测试模式以及在正常模式中普通存储单元阵列1a内的正常的普通存储单元被选择时即测试模式信号TRED处于非激活电平且冗余使能信号EN处于非激活电平时使转换控制信号SEL成为第1电平(比如「H」电平)。
还有，控制部13在正常模式中普通存储单元阵列1a内的不良存储单元被选择时即测试模式信号TRED处于非激活电平且冗余使能信号EN处于激活电平时使转换控制信号SEL成为第2电平(比如「L」电平)。
然后，控制部13在冗余存储单元的测试模式时即测试模式信号TRED处于激活电平时使转换控制信号SEL成为第1电平。
在转换控制信号SEL处于第1电平的情况下，输入信号转换部14与行地址译码部11的各输出及块选择线B1～Bi连接，由此，行地址译码信号Da1～Dah分别被输出到块选择线B1～Bi上。
还有，在转换控制信号SEL处于第2电平的情况下，输入信号转换部14与冗余行地址译码部12的各输出及块选择线B1～Bi连接，由此，冗余行地址译码信号Db1～Dbi分别被输出到块选择线B1～Bi上。
冗余熔丝电路6根据行地址信号X0～Xj产生指定冗余行地址的冗余行地址信号XRED0～XREDk。
在这个冗余熔丝电路6中设有多个熔丝(未图示)，当不良存储单元所在的行地址通过行地址信号X0～Xj被指定时，有几个熔丝会预先被熔断，输出指向成为这个行地址的替换处的冗余行地址的冗余行地址信号XRED0～XREDk。关于这个熔丝的熔断后面会说明。
下面对制造工序中的测试进行说明。
首先把探针压接在扩散工序完成后的衬片上所形成的1个半导体存储装置的电极上，接好电源和测定器。
对普通存储单元阵列1a进行测试的情况下，从行地址电路5输出依次指向各字线Wa1～Wam的行地址信号X0～Xj，使字线选择电路3a依次选择各字线Wa1～Wam。
对普通存储单元阵列1a进行测试的情况下，从外部被输入的测试模式信号TRED处于非激活电平。
当测试模式信号TRED处于非激活电平的情况下，未进行熔丝熔断处理的冗余熔丝电路6没有把冗余行地址信号XRED0～XREDk的值设定成指向冗余字线Wb1～Wbn的值。因此，冗余字线选择电路3b使冗余字线Wb1～Wbn全都成为非选择电平，使冗余使能信号EN成为非激活电平。
因测试模式信号TRED和冗余使能信号EN处于非激活电平，控制部13使转换控制信号SEL成为第1电平。根据这个转换控制信号SEL，输入信号转换部14与行地址译码部11的各输出及块选择线B1～Bi相连。
也就是说，块选择线选择电路4使得在块选择线B1～Bi中根据行地址信号X0～Xj所指定的1根块选择线成为选择电平，而使其它的块选择线成为非选择电平。
与选择字线连着的各子字驱动器2a中，在与其自身相连的块选择线B1～Bi中成为选择电平的块选择线所对应的子字驱动器2a变为激活状态，接通与其自身相连的子字线和选择字线。
还有，与选择字线连着的各子字驱动器2a中，在与其自身相连的块选择线B1～Bi中成为非选择电平的选择线所对应的子字驱动器2a以及在非选择字线上连着的各子字驱动器2a变为非激活状态，子字线没有与字线连接。
然后，因冗余字线Wb1～Wbn成为非选择电平，各冗余子字驱动器2b变为非激活状态，冗余子字线没有和冗余字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
这样，使规定的测试模式信号储存在由选择子字线以及选择数据线所指向的普通存储单元Ma上，通过读出其存储信息检查普通存储单元Ma是否为合格品，是次品的情况下，把其地址储存在测定器中。对普通存储单元阵列1a内所有的存储单元Ma进行这样的测试。
下面对冗余存储单元阵列1b的测试进行说明。
对冗余存储单元阵列1b进行测试的情况下，从行地址电路5输出依次指向各冗余字线Wb1～Wbn的行地址信号X0～Xj。
对冗余存储单元阵列1b进行测试的情况下，从外部被输入的测试模式信号TRED处于激活电平。
当测试模式信号TRED处于激活电平的情况下，未进行熔丝熔断处理的冗余熔丝电路6产生为从行地址信号X0～Xj依次选择冗余字线Wb1～Wbn的冗余行地址信号XRED0～XREDk。
通过这个冗余行地址信号XRED0～XREDk，冗余字线选择电路3b在依次选择各冗余字线Wb1～Wbn的同时还使冗余使能信号EN成为激活电平。
因冗余使能信号EN变为激活电平，字线选择电路3a变为非激活状态，使得各字线Wa1～Wam都成为非选择电平。
因测试模式信号TRED处于激活电平，控制部13使转换控制信号SEL成为第1电平。根据这个转换控制信号SEL，输入信号转换部14与行地址译码部11的各输出及块选择线B1～Bi相连。
也就是说，块选择线选择电路4使得在块选择线B1～Bi中根据行地址信号X0～Xj所指定的1根块选择线成为选择电平，而使其它的块选择线成为非选择电平。
与选择冗余字线连着的各冗余子字驱动器2b中，在与其自身相连的块选择线B1～Bi中成为选择电平的块选择线所对应的冗余子字驱动器2b变为激活状态，接通与其自身相连的冗余子字线和选择冗余字线。
还有，与选择冗余字线连着的各冗余子字驱动器2b中，在与其自身相连的块选择线B1～Bi中成为非选择电平的块选择线所对应的冗余子字驱动器2b以及在非选择字线上连着的各冗余子字驱动器2b变为非激活状态，冗余子字线没有与冗余字线连接。
然后，因字线Wa1～Wam成为非选择电平，各子字驱动器2a变为非激活状态，子字线没有和字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
这样，使规定的测试模式信号储存在由选择冗余子字线以及选择数据线所指向的冗余存储单元Mb上，通过读出其存储信息检查冗余存储单元Mb是否为合格品，是次品的情况下，把其地址储存在测定器中。对冗余存储单元阵列1b内所有的冗余存储单元Mb进行这样的测试。
测试完成后，检测是否可以把普通存储单元阵列1a内的不良存储单元替换成冗余存储单元阵列1b内的正常冗余存储单元，如果可以替换成冗余存储单元，根据不良存储单元所示的行地址作成与该地址相对应的熔丝号码的数据。
然后，当在正常模式中通过行地址信号X0～Xj指向不良存储单元所在的行地址时，用调整装置把冗余熔丝电路6内的与上述数据对应的熔丝熔断，输出指向成为这个行地址的替换处的冗余行地址的冗余行地址信号XRED0～XREDk。
至此，完成了在制造工序中的熔丝熔断处理。
下面，说明当正常的单元被选择的情况下的在正常模式时的半导体存储装置的动作。这里假定普通存储单元阵列1a内的不良存储单元存在于行地址的3号地址即存在于X0=「H」、X1=「H」、X2～Xj=「L」所指向的地址，输入的行地址为1号地址即XO=「H」、X1～Xj=「L」(列地址为任意值)。
在输入没有指向不良存储单元的行地址信号X0～Xj的情况下，从冗余熔丝电路6输出的冗余行地址信号XRED0～XREDk的值没有变成指向冗余字线Wb1～Wbn的值。
通过这个冗余行地址信号XRED0～XREDk，冗余字线选择电路3b在使冗余字线Wb1～Wbn都成为非选择电平的同时还使冗余使能信号EN成为非激活电平。
因冗余使能信号EN变为非激活电平，字线选择电路3a依照行地址信号X0～Xj从字线Wa1～Wam之中选择1根。
还有，在正常模式的情况下，从外部被输入的测试模式信号TRED处于非激活电平。
因冗余使能信号EN及测试模式信号TRED处于非激活电平，控制部13使转换控制信号SEL成为第1电平。根据这个转换控制信号SEL，输入信号转换部14与行地址译码部11的各输出及块选择线B1～Bi相连。
也就是说，块选择线选择电路4使得在块选择线B1～Bi中根据行地址信号X0～Xj所指定的1根块选择线成为选择电平，而使其它的块选择线成为非选择电平。
与选择字线连着的各子字驱动器2a中，在与其自身相连的块选择线B1～Bi中成为选择电平的块选择线所对应的子字驱动器2a变为激活状态，接通与其自身相连的子字线和选择字线。
还有，与选择字线连着的各子字驱动器2a中，在与其自身相连的块选择线B1～Bi中成为非选择电平的选择线所对应的子字驱动器2a以及在非选择字线上连着的各子字驱动器2a变为非激活状态，子字线没有与字线连接。
然后，因冗余字线Wb1～Wbn成为非选择电平，各冗余子字驱动器2b变为非激活状态，冗余子字线没有和冗余字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
这样就可以对由选择子字线以及选择数据线所指向的普通存储单元Ma进行写入或读出。
下面，对输入3号地址即X0=「H」、X1=「H」、X2～Xj=「L」作为行地址(列地址为任意值)并选择了不良存储单元的情况下的动作进行说明。
当指向不良存储单元的行地址信号X0～Xj被输入时，从冗余熔丝电路6输出的冗余行地址信号XRED0～XREDk的值变为指向成了不良存储单元所在的行地址的替换处的冗余行地址的值。
通过这个冗余行地址信号XRED0～XREDk，冗余字线选择电路3b在选择冗余字线Wb1～Wbn中的1根的同时还使冗余使能信号EN成为激活电平。
因冗余使能信号EN变为激活电平，字线选择电路3a成为非激活状态，使各字线Wa1～Wam都成为非选择电平。
在正常模式的情况下，从外部被输入的测试模式信号TRED处于非激活电平。
因测试模式信号TRED处于非激活电平且冗余使能信号EN处于激活电平，控制部13使转换控制信号SEL成为第2电平。根据这个转换控制信号SEL，输入信号转换部14与冗余行地址译码部12的各输出及块选择线B1～Bi相连。
也就是说，块选择线选择电路4使得在块选择线B1～Bi中根据冗余行地址信号XRED0～XREDk所指定的1根块选择线成为选择电平，而使其它的块选择线成为非选择电平。
与选择冗余字线连着的各冗余子字驱动器2b中，在与其自身相连的块选择线B1～Bi中成为选择电平的块选择线所对应的冗余子字驱动器2b变为激活状态，接通与其自身相连的冗余子字线和选择冗余字线。
还有，与选择冗余字线连着的各冗余子字驱动器2b中，在与其自身相连的块选择线B1～Bi中成为非选择电平的块选择线所对应的冗余子字驱动器2b以及在非选择字线上连着的各冗余子字驱动器2b变为非激活状态，冗余子字线没有与冗余字线连接。
然后，因字线Wa1～Wam成为非选择电平，各子字驱动器2a变为非激活状态，子字线没有和字线连接。
另一方面，从列地址电路(未图示)输出的列地址信号被输入到数据线选择电路(未图示)，由此，数据线选择电路选择多根数据线中的1根。
这样就可以对由选择子字线以及选择数据线所指向的冗余存储单元Mb进行写入或读出。
在如上所述的本实施例中，把来自行地址电路5的行地址信号X0～Xj送给字线选择电路3a，把来自冗余熔丝电路6的冗余行地址信号XRED0～XREDk送给冗余字线选择电路3b。
由这样的构成，使得当字线Wa1～Wam中的1根被选择时冗余字线Wb1～Wbn都成为非选择电平、当冗余字线Wb1～Wbn中的1根被选择时字线Wa1～Wam都成为非选择电平，因此，即便块选择线是公用的，所选择的将是子字线或冗余子字线中的一种。
这样，与普通存储单元阵列1a相对应的块选择线和与冗余存储单元阵列1b相对应的块选择线可以实现公用，用一种块选择线选择手段可以选择块选择线。
根据本发明，用一种块选择线选择手段可以选择与普通存储单元相对应的块选择线或与冗余存储单元相对应的块选择线，因此，可以缩小电路规模，这样可以减小芯片面积。
还有，因与普通存储单元相对应的块选择线和与冗余存储单元相对应的块选择线实现了公用，可以减少块选择线的数目，可以进一步减小芯片面积。
权利要求
1．一种半导体存储装置，把单元阵列在方向上分割成多个块，在这个块单位中进行行选择，在字线分割了的分割字方式的半导体存储装置中，其特征在于具备有一种块选择线选择手段，在普通存储单元的测试模式以及在正常模式中普通存储单元阵列内的正常存储单元被选择时，依照输入地址信号选择与普通存储单元对应的多个块选择线中的1根，在冗余存储单元的测试模式以及在正常模式中普通存储单元阵列内的不良存储单元被选择时，依照输入地址信号选择与冗余存储单元对应的多个块选择线中的1根。
2．根据权利要求1所述的一种半导体存储装置，其特征在于与上述普通存储单元对应的块选择线和与冗余存储单元对应的块选择线是公用的。
3．根据权利要求2所述的一种半导体存储装置，其特征在于上述块选择线选择手段是由使与各块选择线对应的多个输出信号中与依照地址信号所指定的1根块选择线相对应的输出信号成为选择电平的地址译码手段、使与各块选择线对应的多个输出信号中与依照冗余地址信号所指定的1根块选择线相对应的输出信号成为选择电平的冗余地址译码手段、把地址译码手段的各输出或冗余地址译码手段的各输出中的任一种输出与各块选择线连接的转换手段、在测试模式以及在正常模式中当普通存储单元阵列内的正常存储单元被选择时使地址译码手段的各输出和各块选择线连接在上述转换手段上且在正常模式中当普通存储单元阵列内的不良存储单元被选择时使冗余地址译码手段的各输出与各块选择线连接在上述转换手段上的控制手段所组成。
全文摘要
一种半导体存储装置设置块选择线B
文档编号G11C11/407GK1221958SQ9811176
公开日1999年7月7日 申请日期1998年12月28日 优先权日1997年12月26日
发明者北山诚 申请人:日本电气株式会社