存储器阵列平面选择的制作方法
【技术领域】
[0001]本发明大体上涉及半导体装置及方法，且更特定来说涉及用于存储器阵列平面选择的设备及方法。
【背景技术】
[0002]存储器装置通常提供作为计算机或其它电子装置中的内部、半导体、集成电路。存在许多不同类型的存储器，尤其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻可变存储器及快闪存储器。电阻可变存储器的类型尤其包含相变存储器、可编程导体存储器及电阻性随机存取存储器(RRAM) ο
[0003]利用存储器装置作为用于需要高存储器密度、高可靠性及无需电力的数据保留的广泛电子应用范围的非易失性存储器。非易失性存储器可用于(例如)个人计算机、便携式记忆棒、固态驱动器(SSD)、数码相机、蜂窝式电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置中。
[0004]各种存储器装置可包含存储器阵列。所述存储器阵列可包含多个存储器单元。所述多个存储器单元可布置于一或多个平面中，每一平面具有组织于交叉点架构中的存储器单元。在此类架构中，存储器单元可布置于行及列的矩阵中。存储器单元可定位于导电线的交点处。存储器装置可包含多个垂直堆叠平面。即，所述平面可在彼此不同的高度处形成。
[0005]与所述存储器阵列相关联的解码逻辑(例如，一或多个解码器)可具有在存储器阵列下方形成于衬底材料中的元件(例如晶体管)。然而，随着存储器单元的密度在给定区域中归因于存储器单元及/或堆叠在彼此顶部上的存储器单元的平面的大小降低而增加，解码逻辑的占据面积可超过存储器阵列的占据面积。
【发明内容】
【附图说明】
[0006]图1说明根据本发明的许多实施例的存储器阵列的一部分的透视图。
[0007]图2A为根据本发明的许多实施例所形成的具有呈平面隔离的“共用基极”配置的三端子平面选择装置的存储器阵列的一部分的示意表示。
[0008]图2B为根据本发明的许多实施例所形成的具有呈平面隔离的“共用集电极”配置的三端子平面选择装置的存储器阵列的一部分的示意表示。
[0009]图3说明根据本发明的许多实施例所形成的具有平面隔离的“共用基极”配置的存储器阵列的一部分的透视图。
【具体实施方式】
[0010]本发明提供存储器阵列及形成所述存储器阵列的方法。实例存储器阵列可包含具有布置于矩阵中的多个存储器单元及多个平面选择装置的至少一个平面。所述多个存储器单元的群组以通信方式耦合到多个平面选择装置中的相应平面选择装置。具有元件的解码逻辑形成于衬底材料中且以通信方式耦合到所述多个平面选择装置。所述多个存储器单元及所述多个平面选择装置未形成于所述衬底材料中。
[0011]本发明的实施例可提供例如减少形成于衬底材料中的与存储器阵列相关联的元件(例如包括解码电路的晶体管)的数量的益处。减少形成于衬底材料中的与存储器阵列相关联的元件的数量可减少解码逻辑及定位于存储器阵列下方的与所述存储器阵列相关联的其它电路的物理占据面积且因此增加存储器单元密度。
[0012]根据本发明的各种实施例，用于选择存储器单元的个别平面的选择装置可形成于与存储器装置相同的平面上。在与存储器装置相同的平面上形成平面选择装置允许形成于衬底材料中且与存储器阵列相关联的多路复用电路。因为可选择个别平面，所以存储器阵列的每一平面不需要(例如)其自身的专用解码电路。即，解码电路不需要唯一地与存储器阵列的每一平面相关联且存储器单元的多个平面可通过平面选择装置以通信方式并联耦合到相同解码电路。在与存储器装置相同的平面上形成平面选择装置通过不必形成于衬底材料中的平面选择装置而减少具有形成于所述衬底材料中的元件的与存储器阵列相关联的电路的占据面积。
[0013]在本发明的以下详细描述中，参考形成所述详细描述的一部分的附图且在附图中通过图解说明展示可如何实践本发明的一或多个实施例。详细描述这些实施例以足以使所属领域的一般技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不脱离本发明的范围的情况下做出工艺改变、电改变及/或结构改变。
[0014]本文中的图遵循其中第一数字或若干数字对应于图式数字且剩余数字识别图式中的元件或组件的编号惯例。可通过使用类似数字识别不同图之间的类似元件或组件。例如，102可参考图1中的元件“02”且类似元件可参考为图2中的202。而且，如本文中所使用，“许多”特定元件及/或特征可指代此类元件及/或特征中的一或多者。
[0015]图1说明根据本发明的许多实施例的存储器阵列100的一部分的透视图。存储器阵列100可具有交叉点架构，所述交叉点架构具有定位于可在本文中称为字线的许多导电线104(例如，存取线)及可在本文中称为位线的许多导电线106(例如，数据/感测线)的交点处的存储器单元102。如所说明，字线104实质上彼此平行且实质上正交于实质上彼此平行的位线106。然而，实施例并不限于平行/正交配置。
[0016]如本文中所使用，术语“实质上”意指所修改特性不需要为绝对的，但为足够接近以便实现所述特性的优点。例如，“实质上平行”不限于绝对平行且可包含比垂直定向至少更接近于平行定向的定向。类似地，“实质上正交”不限于绝对正交且可包含比平行定向至少更接近于垂直定向的定向。
[0017]在各种实施例中，存储器单元102可具有“堆叠”结构。每一存储器单元102可包含形成于字线104与位线106之间的与相应单元选择装置串联连接的存储元件，例如，单元存取装置。所述存储元件可为电阻可变存储元件。所述电阻可变存储元件可包含形成于一对电极(例如，108及112)之间的电阻可变存储元件材料110。单元选择装置可包含形成于一对电极(例如，112及116)之间的单元选择装置材料114。
[0018]存储器阵列100的存储器单元102可包括与相变材料串联的单元选择装置，使得存储器阵列100可称为相变材料及开关(PCMS)阵列。在许多实施例中，单元选择装置可为(例如)二端子双向阈值开关(OTS)。OTS可包含(例如)形成于一对导电材料(例如，导电电极)之间的硫属化物材料。响应于跨OTS的小于阈值电压的所施加电压，OTS可保持在“关闭”状态(例如，非导电状态)中。或者，响应于跨OTS的大于所述阈值电压的所施加电压，OTS突返到“接通”状态。在所述“接通”状态中，OTS装置可携载具有在其端子处的几乎保持恒定于所谓“保持(holding)电压”电平的电压的大量电流。
[0019]本发明的实施例不限于PCMS交叉点阵列或特定单元选择开关。例如，本发明的方法及设备可应用于其它交叉点阵列，例如利用除其它类型的存储器单元外的(例如)电阻性随机存取存储器(RRAM)单元、导电桥接随机存取存储器(CBRAM)单元及/或自旋转移力矩随机存取存储器(STT-RAM)单元的阵列。
[0020]在其中电阻可变存储元件包括PCM的实施例中，除其它相变材料外，相变材料可为硫属合金，例如铟(In)-铺(Sb)-碲(Te) (1ST)材料(例如，In2Sb2Te5' In1Sb2Te4'In1Sb4Te7等)或锗(Ge)-铺(Sb)-碲(Te) (GST)材料(例如，Ge8Sb5Te8、Ge2Sb2Te5、GeiSb2Te4、Ge1Sb4Te7, Ge4Sb4Te7或等)。如本文中所使用的用连字符连接的化学成分符号指示包含于特定混合物或化合物中的元素且既定表示涉及所指示元素的全部理想配比。其它相变材料可包含(例如)Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te, Te-Sn-Se, Ge-Se-Ga, B1-Se-Sb、Ga-Se-Te, Sn-Sb-Te、In-Sb-Ge, Te-Ge-Sb-S、Te-Ge-Sn-0、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-T1-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co,Sb-Te-B1-Se, Ag-1n-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te, Ge-Te-Sn-Ni, Ge-Te-Sn-Pd 及Ge-Te-Sn-Pto电阻可变材料的其它实例包含过渡金属氧化物材料或包含两种或两种以上金属(例如，过渡金属、碱土金属及/或稀土金属)的合金。实施例不限于特定电阻性可变材料或与存储器单元102的存储元件相关联的材料。例如，电阻性可变材料中可用于形成存储元件的其它实例尤其包含二元金属氧化物材料、巨磁阻材料及/或各种基于聚合物的电阻可变材料。
[0021]在许多实施例中，可在存储器单元102的单元选择装置与存储元件之间共享电极。而且，在许多实施例中，字线104及位线106可用作对应于存储器单元102的顶部电极或底部电极。
[0022]在许多实施例中，电阻可变存储元件材料110可包括与单元选择装置材料114相同的材料中的一或多者。然而，实施例并不如此限制。例如，电阻可变存储元件材料110及单元选择装置材料114可包括不同材料。根据本发明的各种实施例，电阻性存储元件材料110与单元选择装置材料114的相对定位