可与图1中所展示的相对定位反向。
[0023]可通过各种薄膜技术形成本文中所描述的材料，所述薄膜技术尤其包含(但不限于):旋涂、毯覆式涂布、化学气相沉积(CVD)(例如低压CVD)、等离子增强型化学气相沉积(PECVD)、原子层沉积(ALD)、等离子增强型ALD、物理气相沉积(PVD)、热分解及/或热生长。或者，材料可在原位生长。虽然本文中所描述及说明的材料可形成为层，但所述材料并不限于此且可以其它三维配置形成。
[0024]尽管图1中并未说明，但在许多实施例中存储器阵列100可为具有垂直堆叠在彼此上的许多平面(例如，瓦片、卡片)的三维(3D)架构的部分。在此类实施例中，例如，导电线104及106可以通信方式耦合到所述3D阵列的一个平面的存储器单元。此外，存储器阵列100可(例如)经由导电线104及106连接到与所述存储器阵列相关联的电路(例如，在与操作存储器阵列100相关联的各种其它电路中的解码电路)。例如，可形成与存储器阵列100相关联的此电路的元件(例如，晶体管等)以构成存储器阵列100的基础。
[0025]在操作中，可通过经由选定字线104及位线106跨存储器单元102施加电压(例如，写入电压)而编程存储器阵列100的存储器单元102。可(例如)通过调整存储元件的电阻电平而调整(例如，改变)跨存储器单元102的电压脉冲的宽度及/或量值以将存储器单元102编程到特定数据状态。
[0026]感测(例如，读取)操作可用于确定存储器单元102的逻辑状态。例如，特定电压可施加到对应于选定存储器单元102的位线106及字线104且可感测响应于所得电压差的通过所述单元的电流。感测操作还可包含在特定电压处偏置未选定字线104及位线106 (例如，连接到未选定单元的字线及位线)以感测选定单元102的数据状态。
[0027]来自存储器单元的每一平面的字线104及位线106可连接到在存储器阵列下方形成于衬底材料中且用于解译各种信号(例如，字线104及位线106上的电压及/或电流)的解码电路。所述解码电路可包含用于解码字线104上的信号的行解码电路及用于解码位线106上的信号的列解码电路。
[0028]如本发明中所使用，术语“衬底”材料可包含绝缘体上硅(SOI)或蓝宝石上硅(SOS)技术、掺杂及未掺杂的半导体、由基底半导体基座支撑的外延生长硅层、常规金属氧化物半导体(CMOS)(例如，具有金属后端的CMOS前端)及/或其它半导体结构及技术。可例如经由工艺步骤于衬底材料中/上形成各种元件(例如，晶体管)及/或电路(举例而言，例如与操作存储器阵列100相关联的解码电路)以在所述基底半导体结构或基座中形成区域或结。
[0029]图2A为根据本发明的许多实施例的所形成的具有呈平面隔离的“共用基极”配置的三端子平面选择装置236/238的存储器阵列218的一部分的示意表示。根据许多实施例，所述三端子平面选择装置236及238可为类似于上文关于单元选择装置所论述的二端子OTS的双向阈值开关(OTS)，但通过添加第三端子以控制所述OTS的“激活”。通过所述第三端子控制OTS装置。三端子OTS处于高电阻性非导电“关闭”状态中直到脉冲施加到所述第三端子，所述脉冲接通三端子OTS (例如，三端子OTS处于导电“接通”状态中)。只要最小保持电流流过三端子OTS (例如，只要最小保持电压跨三端子OTS而存在)，则在移除控制脉冲之后三端子OTS保持接通。
[0030](例如)通过使第三端子接触(例如)二端子装置的活性硫属化物开关区域的一部分而形成三端子0TS。一旦超过阈值电压，电流便流过所述第三端子到较低电极。存在较少迂回或不存在迂回，这是因为第三端子物理上非常接近于所述较低电极且为电阻性的。三端子OTS平面选择装置236及238可以与二端子单元选择装置形成于PCMS阵列的平面中所采用的方式类似的方式形成于存储器阵列218的平面中。
[0031]存储器阵列218包含多个存储器单元202。将存储器阵列218展示为具有包含第一平面220及第二平面222的多个平面。平面220及222可形成为垂直堆叠配置，例如，其中平面220形成于与形成平面222所处的高度不同的高度处。在许多其它实施例中，可于衬底材料上方的相同高度处形成平面220及22。
[0032]尽管图2A中展示两个平面，但本发明的实施例并不限于此数量的平面。本发明的实施例可实施为其中存储器单元布置于更多或更少平面中。为简单起见，将有限数目个存储器单元202展示于存储器阵列218的每一平面中。然而，本发明的实施例并不限于特定数量的存储器单元且可针对具有更多或更少存储器单元的存储器阵列而实施。
[0033]将每一平面的存储器单元202展示为布置于行及列的交叉点架构(例如，4X4矩阵)中。将一行中的每一存储器单元202的一端展示为以通信方式耦合到局部导电线(例如，局部字线204)。在图2A中将局部字线204的一端展示为连接到电阻230且将局部字线204的另一端展示为连接到对应平面选择装置236的第一端子(例如，三端子OTS的发射极端子)。
[0034]然而，本发明的实施例并不限于图2A中所说明的特定配置，特定来说在电阻230及/或平面选择装置236的定位方面。S卩，电阻230不需要定位于局部字线204的与对应平面选择装置236相对的端处且可更接近于对应平面选择装置236而定位及/或可为分布式电阻(例如，在与局部字线204串联定位的多个离散电阻性元件及/或用于形成局部字线204的材料所产生的电阻中体现)。在一些配置中，平面选择装置236也可与图2A中所展示不同地定位。例如，平面选择装置236及/或电阻230可远离局部字线204的端而定位(除其它定位外，例如接近局部字线204的中心)。在另一实例中，平面选择装置236及电阻230可相对于图2A中所展示的定位而互换。
[0035]对应平面选择装置236的第二端子(例如，集电极端子)连接到平面字线248，平面字线248又连接到共用字线252。将共用字线252展示为以通信方式耦合到行解码逻辑224。虽然图2A说明定位于每一局部字线204与对应平面字线248/250之间的对应平面选择装置236，但本发明的实施例并不如此限制。平面选择装置可定位于并非全部字线与对应平面字线之间，及/或相对于一些平面而存在且并不相对于其它平面而存在等。例如，本发明的实施例可包含介于(一或多个平面的)一或多个局部字线204与对应平面字线之间的平面选择装置。
[0036]将一列中的每一存储器单元202的端子展示为以通信方式耦合到局部位线206。将局部位线206的一端展示为连接到电阻228且将局部位线206的另一端展示为连接到对应平面选择装置238的第一端子(例如，三端子OTS的发射极端子)。
[0037]然而，本发明的实施例并不限于图2A中所说明的特定配置，特定来说在电阻228及/或平面选择装置238的定位方面。S卩，电阻228不需要定位于局部位线204的与对应平面选择装置238的相对端处且可更接近于对应平面选择装置238而定位及/或为分布式电阻(例如，在与局部位线206串联定位的多个离散电阻性元件及/或用于形成局部位线206的材料所产生的电阻中体现)。在一些配置中，平面选择装置238也可与图2A中所展示不同地定位。例如，平面选择装置238及/或电阻228可远离局部位线206的端而定位(除其它定位外，例如接近局部位线206的中心)。在另一实例中，平面选择装置238及电阻228可相对于图2A中所展示的定位而互换。
[0038]对应平面选择装置238的第二端子(例如，集电极端子)连接到平面位线256，平面位线256又连接到共用位线258。将共用位线258展示为以通信方式耦合到列解码逻辑226。虽然图2A说明定位于每一局部位线206与对应平面位线254/256之间的对应平面选择装置238，但本发明的实施例并不如此限制。平面选择装置可定位于并非全部位线与对应平面位线之间，及/或相对于一些平面而存在且并不相对于其它平面而存在等。例如，本发明的实施例可包含介于(一或多个平面的)一或多个局部位线206与对应平面位线之间的平面选择装置。此外，可相对于局部字线且非局部位线，或局部位线且非局部字线，或全部平面中每一平面中的一些或每一平面的全部(如图2A所展示)，或仅在一些平面中且非其它平面而使用(定位于平面自身中的)平面选择装置。
[0039]如图2A中所展示，未连接到存储器单元202的电阻228及230的端子可连接到供应电压(例如，Vcc)。可选择电阻228及230的大小以将通过平面选择装置236及238的电流及/或跨平面选择装置236及238的电压限制到与平面选择装置236及238相关联的操作电平。电阻228的大小可与电阻230的大小相同或不同。
[0040]平面选择装置236中的每一者的第三端子(例如，基极端子)可连接到控制信号(例如，平面启用240)。图2A中所展示的具有平面选择装置的连接到平面启用的基极端子的配置称为“共用基极”配置，这是因为所述基极端子一起共用。在平面启用240上借此施加到平面选择装置236的基极端子的适当信号可致使平面选择装置236中的每一者在发射极端子与集电极端子之间传导，借此将局部字线204经由平面字线248以通信方式耦合到共用字