)。
[0058]关于第二平面322，介于存储器单元302、局部字线304、局部位线306、选择装置336及338、平面字线350、平面位线354、共用字线352、共用位线358、电阻328及330与供应电压Vcc之间的连接可全部与参考第一平面320的类似特征所描述及图3中所展示相同。然而，关于第二平面322，平面选择装置336的基极端子可连接到平面启用344且平面选择装置338的基极端子可连接到平面启用346。
[0059]尽管本文中已说明及描述特定实施例，然而所属领域的一般技术人员将理解经计算以达到相同结果的布置可替代所展示的特定实施例。本发明既定涵盖本发明的各种实施例的调适及变动。应理解，已以说明性方式且非限制性方式做出上文描述。所属领域的技术人员在审阅上文描述之后将明白本文中并未特定描述的上文实施例的组合及其它实施例。本发明的各种实施例的范围包含其中使用上文结构及方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书以及此权利要求书所授权的等效物的完整范围而确定。
[0060]在前述详细描述中，在单一实施例中为简化本发明而将各种特征分组在一起。本发明的此方法不应解释为反映以下意图:本发明的所揭示实施例必须使用多于每一权利要求中所明确叙述的特征。而是，如所附权利要求书反映，发明性标的物在于少于单一所揭示实施例的全部特征。因此，所附权利要求书在此并入【具体实施方式】中，其中每一权利要求独立作为单独实施例。
【主权项】
1.一种存储器阵列，其包括: 至少一个平面，其具有布置于矩阵中的多个存储器单元及多个平面选择装置，所述多个存储器单元的群组以通信方式耦合到多个平面选择装置中的相应平面选择装置；及 具有元件的解码逻辑，其形成于衬底材料中且以通信方式耦合到所述多个平面选择装置， 其中所述多个存储器单元及所述多个平面选择装置未形成于所述衬底材料中。
2.根据权利要求1所述的存储器阵列，其中所述多个存储器单元中的每一者以通信方式耦合到所述多个平面选择装置中的相应一对平面选择装置。
3.根据权利要求1所述的存储器阵列，其中所述解码逻辑的元件包含形成于硅衬底材料中的晶体管，且所述多个平面选择装置为薄膜装置。
4.根据权利要求1到3中任一权利要求所述的存储器阵列，其中所述多个平面选择装置中的每一者为双向阈值开关OTS。
5.根据权利要求4所述的存储器阵列，其中所述多个平面选择装置中的每一者为三端子 OTS0
6.根据权利要求5所述的存储器阵列，其中所述三端子OTS的第一端子以通信方式并联耦合到所述多个存储器单元的群组，所述三端子OTS的第二端子以通信方式耦合到所述解码逻辑，且所述三端子OTS的第三端子以通信方式耦合到平面启用控制线。
7.根据权利要求6所述的存储器阵列，其中所述三端子OTS以共用基极配置以通信方式耦合到所述平面启用控制线。
8.根据权利要求6所述的存储器阵列，其中所述三端子OTS以共用集电极配置以通信方式耦合到所述平面启用控制线。
9.根据权利要求1到3中任一权利要求所述的存储器阵列，其中每一存储器单元包含存储装置及薄膜单元选择装置。
10.根据权利要求9所述的存储器阵列，其中每一存储器单元为相变材料及开关PCMS 目.ο
11.根据权利要求10所述的存储器阵列，其中所述单元选择装置为与所述相变材料串联形成的二端子OTS。
12.—种存储器阵列，其包括: 以堆叠配置布置的多个平面，每一平面形成于衬底材料上方的不同高度处，每一平面具有布置于行及列的矩阵中的多个存储器单元，且对于所述多个平面中的每一者: 一行的所述存储器单元连接到第一导电线，及 一列的所述存储器单元连接到第二导电线；及 以下各者中的至少一者: 行解码逻辑，其通过定位于所述多个平面的每一相应平面上的行平面选择装置以通信方式耦合到每一平面的所述第一导电线，所述行平面选择装置经并联布置；及 列解码逻辑，其通过定位于所述多个平面的每一相应平面上的列平面选择装置以通信方式耦合到每一平面的所述第二导电线，所述列平面选择装置经并联布置。
13.根据权利要求12所述的存储器阵列，其中每一平面的所述行平面选择装置及/或所述列平面选择装置连接到平面启用信号。
14.根据权利要求12到13中任一权利要求所述的存储器阵列，其中所述行平面选择装置连接到第一平面启用信号且/或每一平面的所述列平面选择装置连接到第二平面启用信号。
15.—种存储器阵列，其包括: 解码逻辑；及 多个平面，每一平面具有布置于行及列的矩阵中的多个存储器单元，且对于所述多个平面中的每一者: 一行中的每一存储器单元的第一端子连接到第一导电线， 一列中的每一存储器单元的第二端子连接到第二导电线， 所述第一导电线连接到第一电阻器的一个端子及行平面选择装置的第一端子， 所述第二导电线连接到第二电阻器的一个端子及列平面选择装置的第一端子， 所述行平面选择装置的第二端子连接到所述解码逻辑， 所述列平面选择装置的第二端子连接到所述解码逻辑， 所述行平面选择装置的第三端子连接到相应行平面启用信号，及 所述列平面选择装置的第三端子连接到相应列平面启用信号， 其中所述行平面选择装置的所述第二端子并联连接到所述解码逻辑，且所述列平面选择装置的所述第二端子并联连接到所述解码逻辑。
16.根据权利要求15所述的存储器阵列，其中: 所述第一导电线的第一端连接到所述第一电阻器的一个端子；且 所述第一导电线的第二端连接到所述行平面选择装置的所述第一端子； 所述第二导电线的第一端连接到所述第二电阻器的一个端子；且 所述第二导电线的第二端连接到所述列平面选择装置的所述第一端子。
17.根据权利要求15到16中任一权利要求所述的存储器阵列，其中所述第一导电线为字线且所述第二导电线为位线。
18.根据权利要求15到16中任一权利要求所述的存储器阵列，其中: 所述存储器单元为各自包含二端子双向阈值开关OTS的相变材料及开关PCMS存储器单元；且 所述行平面选择装置及所述列选择装置为三端子0TS。
19.根据权利要求18所述的存储器阵列，其中所述多个平面中的每一平面中的所述行平面选择装置以共用基极配置连接到所述行平面启用信号，且所述多个平面中的每一平面中的所述列平面选择装置以共用基极配置连接到所述列平面启用信号。
20.根据权利要求18所述的存储器阵列，其中所述多个平面中的每一平面中的所述行平面选择装置以共用集电极配置连接到所述行平面启用信号，且所述多个平面中的每一平面中的所述列平面选择装置以共用集电极配置连接到所述列平面启用信号。
21.一种形成存储器阵列的方法，其包括: 在衬底材料中形成解码电路； 在所述衬底材料上方形成具有布置于矩阵中的相变材料及开关PCMS存储器单元及平面选择装置的至少一个平面， 其中所述PCMS存储器单元的群组以通信方式耦合到导电线，且所述导电线通过所述平面选择装置以通信方式耦合到所述解码电路。
22.根据权利要求21所述的方法，其中形成所述平面选择装置包含形成呈共用基极配置的三端子双向阈值开关OTS，所述共用基极连接到相应平面启用信号。
23.根据权利要求21到22中任一权利要求所述的方法，其中形成所述平面选择装置包含形成呈共用集电极配置的三端子双向阈值开关OTS，所述共用基极连接到相应平面启用信号。
24.一种操作存储器阵列的方法，其包括: 经由到定位于选定平面中的平面选择装置的控制信号从多个平面中选择具有布置于行及列的矩阵中的多个存储器单元的一个平面；及 将来自所述选定平面的导电线以通信方式耦合到形成于衬底材料中的具有元件的解码电路；及 将来自多个平面的未选定平面的导电线与所述解码电路隔离。
25.根据权利要求24所述的方法，其进一步包括通过在任何给定时间选择最多一个平面而将来自所述多个平面的信号多路复用到所述解码电路。
26.根据权利要求24到25中任一权利要求所述的方法，其中所述控制信号为平面启用信号，且所述平面选择装置为与所述选定平面的所述导电线串联定位的三端子薄膜装置，且其中选择所述一个平面包含致使所述三端子薄膜装置响应于所述平面启用信号而进行传导。
【专利摘要】本发明提供存储器阵列及形成所述存储器阵列的方法。实例存储器阵列可包含具有布置于矩阵中的多个存储器单元及多个平面选择装置的至少一个平面。所述多个存储器单元的群组以通信方式耦合到多个平面选择装置中的相应平面选择装置。具有元件的解码逻辑形成于衬底材料中且以通信方式耦合到所述多个平面选择装置。所述多个存储器单元及所述多个平面选择装置未形成于所述衬底材料中。
【IPC分类】G11C8-10
【公开号】CN104584133
【申请号】CN201380044661
【发明人】钟沅·李, 詹保罗·斯帕迪尼
【申请人】美光科技公司
【公开日】2015年4月29日
【申请日】2013年8月29日
【公告号】EP2891152A1, US9117503, US20140063888, WO2014036243A1