敏感放大器偏置电路224朝向首部方向发送所述偏置比较信号。
[0042]如图3所示，除了位于首部的第一敏感放大器偏置电路221和位于尾部的第四敏感放大器偏置电路224之外的其他敏感放大器偏置电路(第二敏感放大器偏置电路222和第三敏感放大器偏置电路223)分别朝向首部方向和朝向尾部方向发送所述偏置比较信号；位于首部的第一敏感放大器偏置电路221朝向尾部方向发送所述偏置比较信号；位于尾部的第四敏感放大器偏置电路224朝向首部方向发送所述偏置比较信号。即，每个敏感放大器偏置电路22只需将偏置比较信号传送至与其对应设置的SA电路211即可，故本发明实施例提供的存储器的读取电路大幅度缩减了 SA电路211建立偏置比较信号的时间，从而大幅度提高了对存储器芯片的读取速度。
[0043]优选的，所述敏感放大器偏置电路22等间距设置。各敏感放大器偏置电路22可以等间距设置，也可以非等间距设置。当敏感放大器偏置电路22等间距设置时，能够使所有敏感放大器偏置电路22发送偏置比较信号的总路径缩短，进而能够提高存储器芯片的读取速度。
[0044]其中，当所述偏置比较信号包括第一偏置比较信号和第二偏置比较信号时，其中第一偏置比较信号为基准电压，第二偏置比较信号为参考信号。具体的，每个敏感放大器偏置电路22向与该敏感放大器偏置电路22对应设置的SA电路211发送基准电压和参考信号，使得SA电路211以接收的基准电压工作，且使SA电路211根据参考信号能够读取存储器芯片中的数据。
[0045]其中，所述参考信号可以为参考电压或参考电流。SA电路211通过将接收到的参考电压或参考电流与从存储器获取的存储单元的实际电路信号进行比较，能够检测出存储单元的类型，进而能够读取存储单元中的数据。
[0046]本发明第一实施例提供的存储器的读取电路相对于现有的存储器的读取电路，敏感放大器的偏置电路被分成了多个部分，其中每个敏感放大器的偏置电路均产生至少一个偏置比较信号，使得每个SA电路接收偏置比较信号的路径大幅度的缩短，并且传输路径上的RC延时也大大缩短，减小了每个SA电路建立偏置比较信号的时间,进而大幅度提高偏置比较信号的建立速度，提升了对存储器的读取速度。
[0047]第二实施例:
[0048]图4为本发明第二实施例中的存储装置的结构示意图。如图4所示，存储装置包括存储器23和读取电路，还包括Y方向的译码器电路24 (YMUX)，其中，所述读取电路为本发明任意实施例中提供的存储器的读取电路。关于存储器的读取电路的相关内容参考本发明第一实施例，在此不再详述。
[0049]可选的，所述存储器23为NOR闪存或NAND闪存。即本发明第二实施例中对闪存存储器的类型不作限定。
[0050]本发明第二实施例中提供的存储装置中读取电路内部的建立偏置比较信号的效率大幅度提闻，故该存储装置中芯片的读取速度大幅度提闻。
[0051]第三实施例:
[0052]图5为本发明第三实施例中的存储器的读取方法的实现流程图，该方法包括:
[0053]步骤31、敏感放大器电路获取存储器中待读取存储单元的电路信号。
[0054]SA电路对待读取存储单元的电路信号的读取方法有很多种，大多数都是通过在待读取存储单元的栅极上施加读取电压，将待读取存储单元转化为不同大小的电流，进而再由SA电路获取所述待读取存储单元的电流。
[0055]步骤32、所述敏感放大器电路从与所述敏感放大器电路对应设置的敏感放大器偏置电路接收偏置比较信号。
[0056]由于有多个敏感放大器偏置电路，故敏感阵列中各SA电路建立偏置比较信号的速率大幅度提闻。
[0057]步骤33、所述敏感放大器电路根据所述电路信号和所述偏置比较信号，读取所述待读取存储单元中的数据。
[0058]各SA电路根据待读取单元的实际的电路信号和待读取单元的偏置比较信号，读取所述待读取存储单元的类型，具体的，判断出待读取存储单元的类型到擦除单元还是编程单元，进而判断出待读取存储单元中的数据是“ I ”还是“0”，读取待读取单元中的数据。
[0059]优选的，所述敏感放大器偏置电路等间距设置。
[0060]其中，当所述偏置比较信号包括第一偏置比较信号和第二偏置比较信号时，其中第一偏置比较信号为基准电压，第二偏置比较信号为参考信号时，所述敏感放大器电路根据所述电路信号和所述偏置比较信号，读取所述待读取存储单元中的数据，包括:所述敏感放大器电路根据所述电路信号和所述参考信号，检测所述待读取存储单元的类型；所述敏感放大器电路根据检测的所述待读取存储单元的类型，读取所述待读取存储单元中的数据。
[0061]本发明第三实施例提供的存储器的读取方法中，由于多个敏感放大器偏置电路分别向SA电路发送偏置比较信号，使得每个SA电路接收偏置比较信号的路径大幅度的缩短，并且传输路径上的RC延时也大大缩短，减小了每个SA电路建立偏置比较信号的时间，进而大幅度提高偏置比较信号的建立速度，提升了对存储器的读取速度。
[0062]注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
【主权项】
1.一种存储器的读取电路，其特征在于，包括: 敏感放大器阵列和多个敏感放大器偏置电路，其中， 所述敏感放大器阵列包括多个敏感放大器电路； 所述敏感放大器偏置电路，用于向所述敏感放大器阵列中与所述敏感放大器偏置电路对应设置的敏感放大器电路发送至少一个偏置比较信号。2.根据权利要求1所述的电路，其特征在于， 所述敏感放大器偏置电路分别朝向首部方向和朝向尾部方向发送所述偏置比较信号，且位于首部的所述敏感放大器偏置电路朝向尾部方向发送所述偏置比较信号，位于尾部的所述敏感放大器偏置电路朝向首部方向发送所述偏置比较信号。3.根据权利要求1所述的电路，其特征在于，所述敏感放大器偏置电路等间距设置。4.根据权利要求1-3任一项所述的电路，其特征在于， 当所述偏置比较信号包括第一偏置比较信号和第二偏置比较信号时，第一偏置比较信号为基准电压，第二偏置比较信号为参考信号。5.根据权利要求4所述的电路，其特征在于，所述参考信号为参考电压或参考电流。6.一种存储装置，其特征在于，包括存储器和如权利要求1-5任一项所述的电路。7.根据权利要求6所述的存储装置，其特征在于，所述存储器为NOR闪存或NAND闪存。8.一种存储器的读取方法，其特征在于，包括: 敏感放大器电路获取存储器中待读取存储单元的电路信号； 所述敏感放大器电路从与所述敏感放大器电路对应设置的敏感放大器偏置电路接收偏置比较信号； 所述敏感放大器电路根据所述电路信号和所述偏置比较信号，读取所述待读取存储单元中的数据。9.根据权利要求8所述的方法，其特征在于，所述敏感放大器偏置电路等间距设置。10.根据权利要求8或9所述的方法，其特征在于，当所述偏置比较信号包括第一偏置比较信号和第二偏置比较信号，其中第一偏置比较信号为基准电压，第二偏置比较信号为参考信号时， 所述敏感放大器电路根据所述电路信号和所述偏置比较信号，读取所述待读取存储单元中的数据，包括: 所述敏感放大器电路根据所述电路信号和所述参考信号，检测所述待读取存储单元的类型； 所述敏感放大器电路根据检测的所述待读取存储单元的类型，读取所述待读取存储单元中的数据。
【专利摘要】本发明涉及存储技术领域，尤其涉及存储器的读取电路、存储装置及存储器的读取方法，该电路包括：敏感放大器阵列和多个敏感放大器偏置电路，其中，所述敏感放大器阵列包括多个敏感放大器电路；所述敏感放大器偏置电路，用于分别向所述敏感放大器阵列中与所述敏感放大器偏置电路对应设置的敏感放大器电路发送至少一个偏置比较信号。该电路能够大大缩短了偏置比较信号的传输路径，从而缩短了敏感放大器电路所需的偏置比较信号的建立时间，提高了对存储器芯片的读取速度。
【IPC分类】G11C16/06, G11C16/26
【公开号】CN105304137
【申请号】CN201410345328
【发明人】苏志强, 丁冲, 张君宇, 张现聚, 程莹, 陈晓璐
【申请人】北京兆易创新科技股份有限公司
【公开日】2016年2月3日
【申请日】2014年7月18日